Proyecto Embebido

UNIVERSIDAD PRIVADA ANTENOR ORREGO
FACULTAD DE INGENIERA
ESCUELA PROFESIONAL DE INGENIERA ELECTRONICA
CONTROL AUTOMTICO DE LA REPRESA LOS EJIDOS EN EL

DEPARTAMENTO DE PIURA, AO 2017
AUTORES:
Alcorta Santisteban, Natali Fiorella

Fukumoto Chvez, Carlos Kiyoshi
Lizarzaburu Baza, Piero Gonzalo
Pinedo Quezada, Felix Marlon
Villanueva Samoluk, Javier Oleski
TRUJILLO - PER
2017
Escuela Profesional de Ingeniera Electrnica Universidad Privada Antenor Orrego
INDICE
I. ASPECTOS INFORMATIVOS......................................................................................................... 3
1. Ttulo: .................................................................................................................................... 3
2. Equipo investigador:.............................................................................................................. 3
II. DISEO DE LA INVESTIGACIN.................................................................................................. 3
1. EL PROBLEMA ........................................................................................................................ 3
1.1. Formulacin del problema: ....................................................................................... 3
1.2. Justificacin de la investigacin ................................................................................ 3
1.3. Aportes: ..................................................................................................................... 4
2. HIPOTESIS .............................................................................................................................. 4
3. OBJETIVOS ............................................................................................................................. 4
3.1. General: .......................................................................................................................... 4
3.2. Especficos: ..................................................................................................................... 4
4. DESARROLLO ......................................................................................................................... 4
5. MATERIALES Y HERRAMIENTAS ............................................................................................ 5
6. MARCO TERICO ................................................................................................................... 7
7. DIAGRAMA DE FLUJO .......................................................................................................... 13
8. CDIGO DEL PROGRAMA .................................................................................................... 17
9. ANEXOS ............................................................................................................................... 18
10. BIBLIOGRAFA: ................................................................................................................... 21
2
I. ASPECTOS INFORMATIVOS
1. Ttulo:
CONTROL AUTOMTICO DE LA REPRESA LOS EJIDOS EN EL
DEPARTAMENTO DE PIURA, AO 2017
2. Equipo investigador:
Alcorta Santisteban, Natali Fiorella
Fukumoto Chvez, Carlos Kiyoshi
Lizarzaburu Bazn, Piero Gonzalo
Pinedo Quezada, Felix Marlon
Villanueva Samoluk, Javier Oleski
II. DISEO DE LA INVESTIGACIN

1. EL PROBLEMA
1.1. Formulacin del problema:
Cmo desarrollar un sistema de control del caudal de la represa
de Los Ejidos en el departamento Piura en el ao 2017?
1.2. Justificacin de la investigacin

A causa de las fuertes lluvias que se manifestaron a fines de febrero
e inicios de marzo del presente ao a causa del fenmeno el nio
Costero, la represa de Los Ejidos empez a mostrar el
desbordamiento del agua que contena, producto de esto, los
encargados de dicha represa se vieron en la obligacin de abrir las
compuertas para que el agua siga su camino hacia el mar, evitando
de esta forma que la represa colapsara.
Lo que antes eran zonas agrcolas de arroz u otros cultivos, ahora
se encuentran llenas de agua, creando un panorama desolador; en
tanto, la poblacin misma, muestra las evidencias de estas nuevas
condiciones de vida, ms precarias.
3
1.3. Aportes:
Llevar a cabo el mejoramiento del sistema tradicional de la apertura
de las compuertas de la represa de Los Ejidos a travs del
desarrollo de un prototipo automtico encargado de verificar el
caudal, asimismo de la apertura y cierre de las compuertas, a un
costo mdico, en el departamento Piura
2. HIPOTESIS
La implementacin de un sistema electrnico con procesamiento de
seales digitales haciendo uso de una FPGA, permite mejorar el
control del caudal de la represa de Los Ejidos en el departamento
Piura en el ao 2017
3. OBJETIVOS
3.1. General:
Desarrollar un prototipo electrnico basado en el procesamiento
de seales digitales para el control del caudal de la represa de
Los Ejidos en el departamento Piura
3.2. Especficos:
Identificar los elementos del sistema de control automtico.
Desarrollar un programa de almacenamiento de datos.
Implementar un sistema procesamiento de seales digitales
Validar la funcionalidad del sistema.
4. DESARROLLO
Explicacin del sistema:
El sistema constar de una cmara la cual sensar el nivel del
caudal presente en la represa. A determinado nivel (el mximo)
automticamente la vlvula tendr que abrirse permitiendo la salida del
agua, evitando de esta forma que la represa colapse. La cmara evaluar
continuamente el nivel del agua presente en ella, hasta que llegue al nivel
deseado, una vez alcanzado, la vlvula tendr que regresar a su posicin
original, impidiendo de esta forma la salida del agua hacia del ro Piura.
Los datos obtenidos a travs de la cmara sern enviados en forma
serial para ser procesados por una FPGA.
4
5. MATERIALES Y HERRAMIENTAS
Material Imagen Costo
Plancha de Acrlico S/15.00
Motor de 12v 30 rpm Reciclado
Engranajes Reciclados
Dos fuentes de energa

Recicladas
de 12v
Total S/15.00
5
Herramientas e
Imagen Precio
instrumentos
Uhu S/.3.50
Cuchilla
especial para S/.15.00
acrlico
Total S/. 18.50
6
6. MARCO TERICO
Baudios y transmisin serial
Transmitiendo bits
Los bits se envan al PC de uno en uno a travs del pin Tx. Los datos no se
envan aislados, sino que estn metido en una trama. El estndar de
transmisin serie define diferentes tramas. Nosotros usaremos la tpica,
conocida como 8N1 (8 bits de datos, Ninguno de paridad y 1 bit de stop) que
tiene el siguiente formato:
La trama comienza con un bit a 0, que se llama bit de start. A continuacin

estn los 8 bits del dato a transmitir, pero comenzando por el bit 0 (la
transmisin se hace comenzando por el bit de menor peso, 0, hasta el mayor,
7). La trama finaliza con un bit a 1, llamado bit de stop.
7
As, para transmitir un dato, la lnea (Tx) tomar lo siguientes valores.

Inicialmente estar en reposo (Tx = 1). Se transmite primero el bit de start, por
lo que Tx = 0. A continuacin el bit de menor peso: Tx = bit0, luego el siguiente,
Tx = bit1, y el siguiente Tx = bit2 hasta llegar al de mayor peso Tx = bit7. Por
ltimo se enva el bit de stop, poniendo Tx = 1. Tx Permanece a 1 hasta que se
enve la siguiente trama.
La lnea de transmisin a lo largo del tiempo tendr esta forma:
Todos los bits tienen la misma duracin, que denominaremos periodo de bit
(Tb).
Velocidad de transmisin: Baudios
La velocidad de transmisin se mide en baudios. Como estamos usando una

transmisin binaria, en la que slo hay dos valores (0 y 1), un baudio equivale a
un bit por segundo (bps)
Para que diferentes circuitos se puedan comunicar entre ellos, las velocidades
estn normalizadas. Pueden tener los siguientes valores: 115200, 56700, 38400,
19200, 9600, 4800, 2400, 1200, 600 y 300 baudios. Nosotros la fijaremos a la
mxima: 115200 baudios
Para transmitir a una velocidad de X baudios, necesitamos generar una seal

cuadrada cuya frecuencia sea igual a X. Cada flanco de subida de esta seal
indica cundo enviar el siguiente bit:
8
Generador de seal de reloj para la transmisin
Lo primero que necesitamos para transmitir datos es generar la seal de reloj

con la frecuencia adecuada. Esto ya lo sabemos hacer: usaremos un divisor de
frecuencias. En este caso la placa cuenta con un CLOCK interno de 100 Mhz,
necesitamos genera un CLOCK de 50 Mhz. Para ello en el cdigo se realiza el
siguiente arreglo:
Se trabaj en este caso con la parte media del periodo de bit para lograr
conseguir un valor real sin interferencias. Para ello tenemos que dividir el
tiempo de bit entre el tiempo de oscilacin.
Se trabaj con una velocidad de transmisin de 230400 y con un clock de 50

Mhz.
1 1
= = 4.340277 106 = = 2 108
230400 50 106

= = 217

9
Como se mencion se trabajar con la parte media del ancho de bit, por ello lo
dividimos entre 2.
217
= 108.5
2
Se consider el valor entero de 108. Obteniendo los siguientes valores.
Conectores de expansin
Un total de 80 pines de E/S Virtex-II Pro se sacan para cuatro conectores de 60
pines y dos conectores de ngulo recto de 40 pines para uso definido por el
usuario. Las cabeceras de 60 patillas son diseadas para aceptar los conectores
del cable plano.
Algunas de estas seales se comparten con los conectores de ngulo recto
montados en la parte delantera.
Los conectores montados en la parte frontal soportan mdulos de expansin
Digilent. Adems, se proporciona un conector de alta velocidad para soportar los
mdulos de expansin Digilent de alta velocidad. Esta proporciona 40 seales
de E/S de un extremo o diferencial adems de tres relojes.
Para nuestro caso, se utilizaron los pines de expansin derechos de acuerdo a
la siguiente tabla:
10
Componentes de la placa
En la parte inferior de la figura se puede apreciar los conectores de expansin

de alta y baja velocidad, los cuales fueron usados para hacer la conexin hacia
el driver del motor (L298D)
11
Tabla de los conectores de expansin derechos
12
7. DIAGRAMA DE FLUJO
13
14
15
16
8. CDIGO DEL PROGRAMA
17
9. ANEXOS
Figura 1. Delimitacin de la situacin problemtica
18
Figura 2. Primer diseo de la represa
Figura 3. Eleccin de los materiales
19
Figura 4. Diseo pre-final de la maqueta (1)
Figura 5. Diseo pre-final de la maqueta (2)
20
Figura 6. Motor utilizado
10. BIBLIOGRAFA:
Xilinx Inc. (2005). Xilinx Virtex-II Hardware Reference Manual. US: Xilinx.
21
22

Proyecto Embebido

Hochgeladen von

Dokumentinformationen

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Proyecto Embebido

Hochgeladen von

Copyright:

Verfügbare Formate

UNIVERSIDAD PRIVADA ANTENOR ORREGO

ESCUELA PROFESIONAL DE INGENIERA ELECTRONICA

CONTROL AUTOMTICO DE LA REPRESA LOS EJIDOS EN EL

Alcorta Santisteban, Natali Fiorella

II. DISEO DE LA INVESTIGACIN

1.2. Justificacin de la investigacin

Material Imagen Costo

Plancha de Acrlico S/15.00

Motor de 12v 30 rpm Reciclado

Dos fuentes de energa

Total S/. 18.50

Baudios y transmisin serial

La trama comienza con un bit a 0, que se llama bit de start. A continuacin

As, para transmitir un dato, la lnea (Tx) tomar lo siguientes valores.

La lnea de transmisin a lo largo del tiempo tendr esta forma:

Velocidad de transmisin: Baudios

La velocidad de transmisin se mide en baudios. Como estamos usando una

Para transmitir a una velocidad de X baudios, necesitamos generar una seal

Generador de seal de reloj para la transmisin

Lo primero que necesitamos para transmitir datos es generar la seal de reloj

Se trabaj con una velocidad de transmisin de 230400 y con un clock de 50

En la parte inferior de la figura se puede apreciar los conectores de expansin

Tabla de los conectores de expansin derechos

8. CDIGO DEL PROGRAMA

Figura 1. Delimitacin de la situacin problemtica

Figura 2. Primer diseo de la represa

Figura 3. Eleccin de los materiales

Figura 4. Diseo pre-final de la maqueta (1)

Figura 5. Diseo pre-final de la maqueta (2)

Figura 6. Motor utilizado

Das könnte Ihnen auch gefallen