LABORATORIO DE SISTEMAS DIGITALES II

1. Diseñar un circuito digital que permita determinar los resultados de una competencia
atlética, en el cual participan 8 personas a la vez. El circuito digital al final de la
competencia debe mostrar los resultados en dos display.

 Display 1: orden de llegada de cada competidor

 Display 2: código del competidor

Solución:

En primer lugar, los carriles determinan el código del competidor: por ejemplo, el competidor
del carril 7, será el participante con código 7 y asi en todos los casos.

Cada meta tiene un pulsador el cual se activará cuando el corredor llegue, inmediatamente llegue
el competidor se activará en alto pasando por un encoder el cual nos dará el código del
competidor por tanto cuando llegue el competidor 7 se mostrará en la salida del encoder y la
entrada del decoder el numero en binario: 0111 y así en cada caso.

Ahora para realizar la parte del puesto del participante hacemos una configuración con
compuertas OR las cuales son sumadores entonces sea cual sea el competidor que llegue activara
la salida de a ultima compuerta generando una pulsación como de reloj para activar el circuito
integrado 7490 el cual es un contador de décadas y está configurado para contar de 0-8
seguidamente por un decoder el cual nos facilitara su visualización en el display.

Según nuestra simulación una desventaja del circuito es que no está memorizado por eso no se
detectara si volvemos a pulsar al mismo competidor, este igual contada como llegada y funciona
óptimamente en una sola vuelta
 FIGURA 1: simulación en programa PROTEUS de circuito de competencia atlética

Al implementar este ejercicio se presentaron complicaciones en la parte del puesto del

competidor, nos dimos cuenta que este no funcionaba de manera correcta como en nuestra
simulación esto por un problema de rebote entonces aislamos el contador para lograr primero
su correcto funcionamiento y luego se acople al circuito para lo cual encontramos las siguientes
soluciones:

1. implementar un circuito antirebote con resistencias y condensadores:

Usamos la configuración en lógica positiva, esta configuración está diseñada para suprimir los
malos contactos del pulsador que generan rebotes
Experiencia: con esta configuración la cual también funciona en la simulación no pudimos
obtener lo deseado ya que los rebotes en el pulsador seguían.

2. implementar circuito antirebote con flip flop o latches:

Experiencia: con esta configuración la cual también funciona en la simulación no pudimos

obtener lo deseado, los problemas de rebote seguían en menor magnitud pero aun había
impresicion en el diseño.

3. detector de flanco de subida en un clock mediante compuertas lógicas:

Experiencia: con esta configuración el problema principal fue que los detectores de flanco no
tenían buen tiempo de retardo por ende había ocasiones en las que no activaba al contador
4. configuración antirebote con IC555 configurado como monoestable:

Experiencia: con esta configuración si pudimos conseguir el pulso deseado sin rebotes para
activar el contador, ahora para que el pulso tarde un par de segundos usamos los siguientes
valores como se muestra en la figura y su imagen del pulso
Entonces reconfigurando nuestro circuito quedaría:

FIGURA 2: simulación en PROTEUS de circuito corregido listo para su implementación

FIGURA 3: Circuito implementado en laboratorio