Chapitre 7 : Circuits à transistors FET

ELEN075 : Electronique Analogique

ELEN075 : Electronique Analogique / Circuits FET

Un aperçu du chapitre

1. Caractéristiques courant-tension des FET (saturation)

2. Droite de charge et polarisation

3. Modèles petit-signal

4. Circuits d’amplification

5. Interrupteur logique

ELEN075 : Electronique Analogique / Circuits FET 7.1

 1. Caractéristiques courant-tension des FET (saturation)
• MOSFET : iD = K (vGS − Vt)2 ,

canal n canal p
W W
enrichissement Vt > 0 et K = µn Cox Vt < 0 et K = µp Cox
2L 2L
W W
appauvrissement Vt < 0 et K = µn Cox Vt > 0 et K = µp Cox
2L 2L

• JFET : Vt est noté VP et K = IDSS /VP2 :

 2
vGS
iD = IDSS 1− (VP < 0)
VP

• Vt et K varient avec la température, Vt varie d’un transistor à l’autre, même

s’ils satisfont la même fiche technique.

ELEN075 : Electronique Analogique / Circuits FET 7.2

2. Droite de charge d’un MOSFET à canal n

Un circuit d’amplification La droite de charge correspondante
iD (mA)
2.5

ICC
VDD 2

R1 RD 1.5 Q1
TRIODE SATURATION (vDS > vGS − Vt )
C
1
vout = vDS
vin iD 0.5
Q2
R2 Q3
0
0 0.5 1 1.5 2 2.5 3 3.5 4 vDS (V)
COUPURE VDD

C : capacité de couplage vDS = VDD − RD iD

vin : source de tension petit signal VDD
ICC = iD |v =0 = .
DS RD

→ positionner le point de repos (point Q) ni trop près de la coupure (Q3) ni trop

près du régime de triode (Q1) ;
→ rendre le point Q le plus indépendant possible des variations de K et de Vt.

ELEN075 : Electronique Analogique / Circuits FET 7.3

 Circuits de polarisation : (i) similaires à ceux du chap. 4
(a) Polarisation par la grille (b) Polarisation par diviseur de tension
VDD VDD
R1 RD R1 RD

G G
S
R2 R2 RS ID

R2 R2
VG = VDD , VG = VDD ,
R1 + R2 R1 + R2
VGS > Vt, VGS = VG − RS ID > Vt (souhaité),
IG = 0 ! (diviseur rigide) IG = 0 ! (diviseur rigide)

En (b), la résistance RS fournit une contre-réaction négative : si ID ր

brusquement, alors VS ր tandis que VG est constant ⇒ VGS ց et ID ց.

ELEN075 : Electronique Analogique / Circuits FET 7.4

(c) Polarisation par la source (d) Polarisation par rétroaction au drain

VDD
VDD
RD
C RG RD
vin G
D

RG RS G
−VSS

VG = 0 et IG = 0 VG = VD et IG = 0
VGS > Vt (souhaité). ⇒ VDS = VGS > VGS − Vt !

RG met VG à la masse et joue le RG fournit un chemin de

rôle de charge pour la source petit “feedback”.
signal vin. Le transistor est toujours en
saturation !
Dans les deux cas, RG est une grande résistance (> 1MΩ).

ELEN075 : Electronique Analogique / Circuits FET 7.5

 Circuits de polarisation : (ii) polarisation nulle

Ce circuit est particulier aux MOSFETs à appauvrissement : en prenant

VGS = 0, on se place entre les régimes de déplétion et d’enrichissement. Le
courant de drain est donné par

iD = K (VGS − Vt)2 = K Vt2 = IDSS .

VDD
RD iD
Q IDSS
(déplétion)
(enrichissement)
R2
Vt vGS

Vt < 0 !

ELEN075 : Electronique Analogique / Circuits FET 7.6

Circuits de polarisation : (iii) polarisation automatique

Ce circuit est particulier aux MOSFETs à appauvrissement ou au JFET : ici,

on cherche à obtenir Vt < VGS < 0 (MOSFET) ou VP < VGS < 0 (JFET).

VDD
droite de iD
RD charge
IDSS

Q
R2 RS
ID
VP vGS

Droite de charge :
VGS = −RS ID .

ELEN075 : Electronique Analogique / Circuits FET 7.7

 3. Modèles petit-signal du MOSFET (en saturation !)
2
On linéarise la relation iD = K (vGS − Vt) : si vGS = VGS + vgs, alors

iD = K (VGS − Vt + vgs)2
= K (VGS − Vt)2 + 2 K (VGS − Vt) vgs + K vgs
2
,
2


iD = ID + gm vgs + O vgs .

Le développement limité au premier ordre est valable dans le domaine

2
3e terme K vgs
= ≪ 1
2e terme 2 K (VGS − Vt) vgs
⇒ |vgs| ≪ 2 (VGS − Vt) .

ELEN075 : Electronique Analogique / Circuits FET 7.8

Paramètres incrémentaux d’un MOSFET à canal n

• transconductance gm :

∂iD 
gm = = 2 K (VGS − Vt) = 2ID / (VGS − Vt) .
∂vGS Q

Typiquement, avec ID ∼ 1 mA et VGS − Vt ∼ 1 V, on a gm ∼ 1 mS.

• résistance d’entrée rπ : iG = 0 =⇒ rπ = ∞.

• résistance de sortie ro (associée à l’effet Early) :


∂vDS  VA
ro = = .
∂iD Q ID


Typiquement, ro ∼ 10 à 1000 kΩ.

ELEN075 : Electronique Analogique / Circuits FET 7.9

 Modèles petit-signal d’un MOSFET à canal n (basses
fréquences)
Modèle en π Modèle en T
d

gm vgs
g d g ro
gm vgs ro ig 1/gm

s s

vgs
Dans le modèle en T, on peut vérifier que ig = 0 : ig = − gm vgs = 0.
1/gm
Notez que ces schémas peuvent être obtenus à partir de ceux du chap. 5 en
prenant les limites

β → ∞, α → 1, rπ → ∞ et re → 1/gm.

ELEN075 : Electronique Analogique / Circuits FET 7.10

Modèles petit-signal d’un MOSFET à canal p

Inverser les tensions et les courants. Par exemple, pour le modèle en π :

• iD s’écoule de la source au drain, tandis que vGS < 0 et Vt < 0,

• réécrire la relation : iD = K (vGS − Vt)2 = K (−vSG + |Vt|)2

2
=⇒ iD = K (vSG − |Vt|) ,

• Modèle petit-signal :
 s
id = gm vsg
 

∂iD 
gm = ∂vSG  = 2 K (VSG − |Vt|) ⇒ gm vsg ro
vSG =VSG 
ou gm = 2 K |VGS − Vt| > 0.

g d

ELEN075 : Electronique Analogique / Circuits FET 7.11

 4. Analyse d’étage d’amplification contenant un transistor
FET

• Trois types de circuits : source commune, drain commun ou grille commune.

• Le travail d’analyse est déjà fait pour les BJT !

→ exploiter ces résultats en prenant la limite β → ∞ et α → 1.
En particulier, les MOSFET présentent une résistance d’entrée infinie.

• Sans surprise, la plupart des conclusions établies au chap. 5 restent d’application

pour les circuits à FET.

ELEN075 : Electronique Analogique / Circuits FET 7.12

Ampli source commune + résistance de source

VDD Résistance d’entrée :

RD
RSin C vout rin = RG

vin + RG Gain en tension :

− RS rout
rin
CS vd RD
Avo ≡ = − −1
vg gm + RS
I vout rin
Av ≡ = Avo
−VSS vin rin + RSin

Résistance de sortie : rout = RD . (On néglige l’effet Early : ro → ∞)

→ grand gain en tension (modulé par RS ), grande résistance d’entrée, résistance

de sortie modérée.

ELEN075 : Electronique Analogique / Circuits FET 7.13

 Amplificateurs à grille commune ou suiveurs de courant
VDD Résistance d’entrée très faible !
RD
−1
rin = gm

Gain en tension :
RS rout
C
vd RD
Avo ≡ = −1 = gm RD
+
vs gm
vin I
− vout g −1
rin −VSS Av ≡ = −1 m Avo
vin gm + RS
Résistance de sortie (On néglige l’effet Early : ro → ∞)

rout = RD .
→ Grand gain en tension, faible résistance d’entrée, résistance de sortie modérée.

ELEN075 : Electronique Analogique / Circuits FET 7.14

Amplificateurs à drain commun

VDD Résistance d’entrée

RS
C rin = RG
+ vout
− vin RG
rin I RL Gain en tension :

−VSS vd (RLkro)
Avo ≡ = −1
rout vg (RLkro) + gm
vout rin
Av ≡ = Avo
Résistance de sortie vin rin + RS

−1
rout = gm ro RL. (RL est inclus dans le calcul de Av )

→ Gain en tension pratiquement unitaire, faible résistance de sortie.

ELEN075 : Electronique Analogique / Circuits FET 7.15

 5. Un interrupteur logique
VDD Entrée haute : Vin . VDD
RD
VDD
Vout ⇒ Vout = vDS ≃ 0 et iD ≃ ICC =
Vin RD

(régime de triode)

Entrée basse : Vin = 0 < Vt

iD Vin . VDD

ICC
⇒ Vout = vDS ≃ VDD et iD = 0

Vin = 0
(régime de coupure).
VDD vDS

→ un inverseur logique, pouvant servir d’interface entre un circuit logique délivrant

un état ON ou OFF (Vin) et une charge RD parcourue par un courant important.

ELEN075 : Electronique Analogique / Circuits FET 7.16