Sie sind auf Seite 1von 6

Université Saad Dahleb de Blida

Faculté des Sciences


Département d’Informatique
Licence Génie des Systèmes Informatique (GSI) PRÉAMBULE
Semestre 3 (2ème année)

Pré-requis: Cours (SM, S2).

UEF: Éléments fondamentaux des Systèmes informatiques (EFSI)


ARCHITECTURE DES ORDINATEURS Volume horaire hebdomadaire: 1H30 Cours + 1H30 TD

Cours n°1: 9 Octobre 2013 Évaluation: continu + Examen.


AROUSSI Sana Coefficient 1, Crédit 4
s_aroussi@esi.dz

CONTENU DE LA MATIÈRE

I. Architecture Générale de l’Unité Centrale d’un Ordinateur CHAPITRE I:


II. Architecture Interne des Processeurs

III. Étude des cas: Processeur 80x86 ARCHITECTURE GÉNÉRALE


IV. Architectures des processeurs récents
DE L’UNITÉ CENTRALE

3
D’UN ORDINATEUR
PLAN DU CHAPITRE I GÉNÉRALITÉS SUR L’ORDINATEUR

Généralités sur l’Ordinateur Qu’est ce qu’un ordinateur?


Qu’est ce qu’un ordinateur? Un ordinateur est une machine de traitement de l’information.
Qu’entend-t-on par architecture? Il est capable d’acquérir de l’information, de la stocker, de la
Composants d’un ordinateur transformer en effectuant des traitements, puis de la restituer

Architecture de Base sous une autre forme.

Modèle de Von Neumann Qu’entend-t-on par architecture?


Processeur
L'architecture d'un système représente l’organisation de ses
Mémoire
différentes composantes et de leurs interconnexions.
Bus 5 6

COMPOSANTS D’UN ORDINATEUR ARCHITECTURE DE BASE


MODÈLE DE VON NEUMANN (1946)
Exécute
Périphériques du sortie Composante de base l’instruction
Stocke
l’information

Périphériques d’E/S

Périphériques d’entrée
Unité Centrale
7 8
ARCHITECTURE DE BASE ARCHITECTURE DE BASE
PROCESSEUR MÉMOIRE PRINCIPALE

Le processeur, parfois appelé CPU (Central Processing La Mémoire Principale (MP) permet de stocker de
Unit) est un circuit électronique qui est divisé en deux parties:
l’information.
Unité de commande (U.C) est responsable de la lecture en mémoire et du
décodage des instructions ;
Nous appelons « information » tout ensemble de données
Unité de traitement, appelée aussi Unité Arithmétique et Logique
(U.A.L.), exécute les instructions qui manipulent les données. (textes, nombres, sons, images, etc) ou instructions
Pour chaque instruction, le processeur effectue
composant un programme.
schématiquement les opérations suivantes :
lire en mémoire l’instruction à exécuter ; Toute information est manipulée sous forme binaire par
effectuer le traitement correspondant ; 9 10
le processeur.
passer à l’instruction suivante.

ARCHITECTURE DE BASE ARCHITECTURE DE BASE


STRUCTURE DE MÉMOIRE PRINCIPALE STRUCTURE DE MÉMOIRE PRINCIPALE

La mémoire est divisée en emplacements de taille fixe (en général 1 Dans une mémoire de taille N, on a N emplacements mémoires,

octet = 8 bits) utilisés pour stocker instructions et données. numérotés de 0 à N-1. Chaque emplacement est repéré par son

numéro, appelé adresse. L’adresse est le plus souvent écrite en

hexadécimal.

11 12
ARCHITECTURE DE BASE ARCHITECTURE DE BASE
STRUCTURE DE MÉMOIRE PRINCIPALE OPÉRATIONS SUR MÉMOIRE PRINCIPALE

La capacité (taille) de la mémoire est le nombre d’emplacements,

exprimé en général en kilo-octets ou en méga-octets, voire davantage. Les seules opérations possibles sur la mémoire sont :

Écriture : le processeur donne une valeur et une adresse, et la

mémoire range la valeur à l’emplacement indiqué par l’adresse ;

Lecture : le processeur demande à la mémoire la valeur contenue

à l’emplacement dont il indique l’adresse. Le contenu de

l’emplacement lu reste inchangé.

13 14

ARCHITECTURE DE BASE ARCHITECTURE DE BASE


UNITÉ DE TRANSFERT BUS

Les informations échangées entre la mémoire et le processeur circulent


Les opérations de lecture et d’écriture portent en général sur sur des bus.
plusieurs octets contigus en mémoire : un mot mémoire.

La taille d’un mot mémoire dépend du type de processeur :

1 octet dans les processeurs 8 bits (ex. Motorola 6502) ;

2 octets dans les processeurs 16 bits (ex. Intel 8086) ;


Un bus est simplement un ensemble de n fils conducteurs, utilisés pour
4 octets dans les processeurs 32 bits (ex. Intel 80486 ou Motorola 68030).
transporter n signaux binaires.
15 16
Il existe trois types de bus : adresses, données, contrôle.
ARCHITECTURE DE BASE ARCHITECTURE DE BASE
BUS DE DONNÉES BUS D’ADRESSES

Le bus de données est un bus bidirectionnel permettant de Le bus d’adresse est un bus unidirectionnel; seul le

transférer l’information entre la mémoire et le CPU. processeur envoie des adresses.

L’information peut être: Il est composé de n fils ⇒ on utilise donc des adresses de

Une instruction à exécuter par le processeur (mémoire CPU) n bits ⇒ La mémoire peut posséder au maximum 2n

Donnée stockée en mémoire (mémoire CPU) emplacements (adresses 0 à 2n -1).

Donnée produite par un traitement du processeur (CPU mémoire).


17 18

ARCHITECTURE DE BASE ARCHITECTURE DE BASE


BUS D’ADRESSES (EXEMPLE 1) BUS D’ADRESSES (EXEMPLE 2)

Mémoire Principale Supposant que le processeur veut lire le 5ème


Quel est le nombre minimal des fils
0 123 emplacement (12), Quel sera le contenu du Mémoire Principale
nécessaire pour adresser cette mémoire? 1 211 0 123
bus d’adresse ainsi que le bus de données?
Décodeur

2 12 1 211

Décodeur
00000100
3 65 2 90
Bus d’adresse
4 98 3 65
Bus d’adresse
5 120 4 12
8 fils
6 128 5 120
7 231 6 128
0 à 7 emplacements ⇒ 8 emplacements ...... .....

8 = 23 ⇒ 3 fils sont nécessaires


19 00001100 Bus de données 20

8 fils
ARCHITECTURE DE BASE
BUS DE CONTRÔLE
SOURCES DE CE COURS
Le bus de contrôle est un bus unidirectionnel; seul le processeur
envoie des commandes pour contrôler le fonctionnement des autres
Emmanuel Viennet, Architecture des ordinateurs, IUT de
unités.
Villetaneuse, Université Paris 13, 2000, pp. 108.

Djamal BENNOUAR, Cours Architecture des Ordinateurs 1,

Département Informatique, Faculté des Sciences, USDB, 2012.

21 22