Infra Estrutura de Hardware

UNIVERSIDADE FEDERAL RURAL DE PERNAMBUCO

UNIDADE ACADÊMICA DE SERRA TALHADA
Bacharelado em Sistemas de Informação
Disciplina: Infra Estrutura de Hardware

Profº: Gerson Rodrigues Santos Data: 13 / 10 / 2016

Aluno: ____________________________________________________________________

1ª Verificação de Apendizagem – Parte 2

1. (3.5) Dado o código abaixo: 3. (1.0) Sejam duas implementações do

mesmo conjunto de instruções. O
s=0; Computador A tem um tempo de
a=5; ciclo de clock de 300ps e um CPI de
int v={1,2,3,6}; 2.0 para um determinado programa,
for(i=0;i<4;i++) e o computador B tem um tempo de
{ clock de 500ps e um CPI de 1.5 para
b=a+7; o mesmo programa. Que
q=q+v[i]; computador é mais rápido para esse
} programa e o quanto é mais rápido.
c=q+b;
4. (2.0) Sejam duas sequências de
a) Compile para o assembly do MIPS código para um determinado
b) Converta para a linguagem de programa considerando instruções
máquina. Use $gp como sendo a de alto nível. Temos abaixo as classes
posição do primeiro elemento do de instruções e a contagem de
vetor v. instruções para classe de instrução.

2. (3.5) Converta o trecho de instruções a) Qual sequência de código executa

presente na memoria para o mais instruções?
assembly do MPIS: b) Qual será a mais rápida?
c) Qual é o CPI para cada sequência?
Endereço de
Instrução
memória CPI para esta classe de instrução
0x4c6f6f70 0x00134880 A B C
0x4C6F6FA2 0x01364820 CPI 1 2 3
0x4C6F6FD4 0x8D280000
0x4c6f6f70 0x15156974 Sequência Contagens de instrução para
de classe de instrução
0x4C6F7006 0x22730001 código A B C
0x4C6F7038 0x086F6F70
1 3 3 2
0x45786974 0x00000000
2 7 2 1

Boa Prova!!!