ESCUELA POLITÉCNICA NACIONAL

FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

DISEÑO DE REGISTRO DE DESPLAZAMIENTO

Practica N° 10.

LABORATORIO DE SISTEMAS DIGITALES

PATRICIO JARRIN
ALEXIS NARANJO
DARWIN VINUEZA

Grupo: Gr9

PROFESOR: VICTOR REYES

Quito, 30/07/2017
 Departamento de Electrónica, Telecomunicaciones y Redes de Información.

Tema: DISEÑO DE REGISTRO DE DESPLAZAMIENTO

Objetivos:

 Familiarizar al estudiante con el diseño de registro de desplazamiento.

Preparatorio:

I. Investigue acerca de los registros de desplazamiento comerciales con carga

paralela y salida serie y carga serie salida serie (74164, 74165, 74194, 74195,
74198).

74164
Es un registro de desplazamiento que tiene dos entradas serie y una salida paralela de 8 bits.
Además posee una entrada asíncrona de Clear y una entrada de Clock de flanco positivo.

74165
Es un registro de desplazamiento con carga paralela de 8 bits y salida en serie; el cual se efectúa
de izquierda a derecha que cuenta con entrada de Clock y salidas QH y QH’. La entrada de la
carga en paralelo se activa mediante un 0L en la entrada Shit/Load.

1
 Departamento de Electrónica, Telecomunicaciones y Redes de Información.

74194

Tiene un registro de desplazamiento bidireccional, es decir, cuenta con una entrada asíncrona de
borrado Clear. Se puede emplear este integrado de las siguientes formas:

2
 Departamento de Electrónica, Telecomunicaciones y Redes de Información.

 Cambio derecho: QA a QD.

 Cambio izquierda: QD a QA.
 Paralelo.

74195

Tiene un registro de desplazamiento con carga paralelo de QA a QD. Además cuenta con una
asíncrona de borrado, y una entrada Clock que trabaja con flanco negativo

3
 Departamento de Electrónica, Telecomunicaciones y Redes de Información.

74198

II. Utilizando Flip-Flops, realice el diseño de un registro de desplazamiento de 4

bits con carga serie y salida serie. Presente su solución en diagrama de Bloques,
diagrama esquemático y la respectiva simulación.

Registro de
Bit de entrada
desplaz. En Salida
(1L o 0L)
Serie- Serie
Figura 6. Diagrama de bloques de registro de desplazamiento de 4 bits serie-serie.

4
 Departamento de Electrónica, Telecomunicaciones y Redes de Información.

J J J J

K K K K

Figura 7. Diagrama esquemático de registro de desplazamiento de 4 bits serie-serie.

Figura 8.Simulación del registro de desplazamiento de 4 bits serie-serie.

III. Diseñar de un circuito que permita abrir la bóveda de un banco, el circuito debe
contar con dos teclas (entradas) High y Low, un circuito secuencial que va a
verificar el ingreso correcto de la clave (Clave Indicada en la Tabla A) y un
temporizador (contador) que mantiene la caja fuerte abierta durante 11s cuando
recibe un uno lógico desde el circuito secuencial. Este temporizador vuelve a
cerrar la bóveda después de trascurrido dicho tiempo, independientemente del
circuito secuencial.

Cuando se pulsa la tecla High, se produce un uno lógico que entra al circuito
secuencial, mientras que cuando se pulsa la tecla Low se produce un cero lógico y
si no se pulsa ninguna tecla no se genera ningún nivel lógico a entrada al circuito
secuencial a diseñar.

5
 Departamento de Electrónica, Telecomunicaciones y Redes de Información.

Para abrir la bóveda, se debe introducir la clave de manera correcta. Si la clave

es ingresada de manera correcta, el circuito secuencial tendrá su salida en 1
lógico, que actuará sobre el temporizador(contador), permitiendo la apertura de la
bóveda durante 11s. Si en cualquier momento se introdujera un error al pulsar la
secuencia secreta el sistema pasará al estado inicial, y la secuencia debe volver
a introducirse nuevamente.

El diseño debe presentar lo siguiente.

a) Diagrama de estados.
b) Tabla de comportamiento de la red secuencias sincrónica (FF-JK o FF-D
o FF-T)
c) Diseñar el circuito secuencial.
d) Diseñar el contador módulo 12 que comience el conteo al momento de
recibir un uno lógico del circuito secuencial (Incluir el circuito de visualización en
displays y un led que indique que la bóveda se encuentra abierta).

Figura 9.Diagrama de estados para circuito de bóveda.

Est Asignación

A 0 0 0

B 0 0 1

C 0 1 0

D 0 1 1

E 1 0 0

Tabla 1.Asigancion de estados para circuito de bóveda.

6
 Departamento de Electrónica, Telecomunicaciones y Redes de Información.

Est. 0 1

A B/0 A/0

B B/0 C/0

C D/0 B/0

D A/0 E/0

E A/1 B/0

Tabla 2.Tansiciones para circuito de bóveda.

Ent act Est act Est próx Sal act Excit act

X Q2 Q1 Q0 Q2 Q1 Q0 Z J2 K2 J1 K1 J0 K0

0 0 0 0 0 0 1 0 0 X 0 x 1 x

0 0 0 1 0 0 1 0 0 X 0 x x 0

0 0 1 0 0 0 0 0 0 X X 1 0 X

0 0 1 1 0 0 0 0 0 X X 1 x 1

0 1 0 0 0 0 0 0 X 1 0 x 0 X

0 1 0 1 0 0 0 0 X 1 0 x x 1

0 1 1 0 x x x x X X X x x X

0 1 1 1 x x x x X X X x x X

1 0 0 0 0 0 1 0 0 X 0 x 1 X

1 0 0 1 0 0 0 0 0 X 0 x x 1

1 0 1 0 0 1 1 0 0 X X 0 1 X

1 0 1 1 1 0 0 0 1 X X 1 x 1

1 1 0 0 1 0 1 0 X 0 0 x 1 X

1 1 0 1 x x x x X x x x x x

1 1 1 0 x X x x X X X x x X

1 1 1 1 x X x x X X X x x X

Tabla 3.Tabla de verdad completa para circuito de bóveda.

7
 Departamento de Electrónica, Telecomunicaciones y Redes de Información.

Figura 10.Diagrama del circuito para una bóveda en Proteus.

IV. Diseñar un circuito que permita emular el funcionamiento de una máquina

dispensadora de golosinas que está controlada por un circuito secuencial. El
circuito secuencial tiene una entrada M (M1,M0) de dos bits que el valor de la
moneda ingresada en la maquina dispensadora como se indica en la Tabla B. Se
tienen 2 salidas del circuito secuencial, la primera T que indica si se debe o no
entregar la golosina como se indica en la Tabla C y la segunda una salida C (C1,C0)
de dos bits que indica la cantidad de cambio que se encuentra en la máquina
dispensadora como se indica en la Tabla D.

El circuito funciona de la siguiente manera el usuario introduce monedas hasta

alcanzar la cantidad de 100 centavos, este será el precio de todas las golosinas.
Una vez que la suma de monedas alcance ese valor, automáticamente la máquina
entregara la golosina (Salida T en 1), y se mostrara el cambio (Salida C). Ejemplo

8
 Departamento de Electrónica, Telecomunicaciones y Redes de Información.

si el usuario ingresa una moneda de 75 y una de 50 centavos, la máquina debe

servirle el paquete y tendrá un cambio de 25 centavos (salidas T= 1 y C= (0,1)).

El diseño debe presentar lo siguiente.

a) Diagrama de estados.
b) Tabla de comportamiento de la red secuencias sincrónica (utilizando FF-JK o
FF-D o FF-T)
c) Diseñar el circuito secuencial

Asignación de estados
A 0 0
B 0 1
C 1 0
D 1 1

Tabla 4.Aisganción de estados para maquina dispensadora.

Estado Estado Próximo

Actual 00 01 10 11
A A/0 B/0 C/0 D/0
00 0 00 00
B B/0 C/0 D/0 D/1
00 00 00 00
C C/0 D/0 A/1 D/1
00 00 00 01
D D/0 A/1 A/1 A/1
00 00 01 10

Tabla 5.Transición de estados para maquina dispensadora.

9
 Departamento de Electrónica, Telecomunicaciones y Redes de Información.

Entrada E. Actual E. Sali Cambio Salid

Próxima da as
M M Q Q Q Q T C C0 J K1 J K
1 0 1 0 1 0 1 1 0 0
0 0 0 0 0 0 0 0 0 0 X 0 X
0 0 0 1 0 1 0 0 0 0 X X 0
0 0 1 0 1 0 0 0 0 X 0 0 X
0 0 1 1 1 1 0 0 0 X 0 X 0
0 1 0 0 0 1 0 0 0 0 X 1 X
0 1 0 1 1 0 0 0 0 1 X X 1
0 1 1 0 1 1 0 0 0 X 0 1 X
0 1 1 1 0 0 1 0 0 X 1 X 1
1 0 0 0 1 0 0 0 0 1 X 0 X
1 0 0 1 1 1 0 0 0 1 X X 0
1 0 1 0 0 0 1 0 0 X 1 0 X
1 0 1 1 0 0 1 0 1 X 1 X 1
1 1 0 0 1 1 0 0 0 1 X 1 X
1 1 0 1 0 0 1 0 0 0 X X 1
1 1 1 0 0 0 1 0 1 X 1 0 X
1 1 1 1 0 0 1 1 0 X 1 X 0

Tabla 5.Tabla de verdad completa para maquina dispensadora.

SOLUCIONES DE MAPAS K

K1= M1 + Q0M0
J0 = M1’ Mo + Q1’ M0
K0 = M1Q1 + M0
T = Q0 M0 (M1 + Q1) + M1Q1
C1 = M1 Q1 Q0 M0

10
 Departamento de Electrónica, Telecomunicaciones y Redes de Información.

Figura 11.Diagrama del circuito para una maquina dispensadora en Proteus.

Bibliografía:

[1]. Novillo. C, Sistemas Digitales.

[2]. J. García. Sistemas Digitales y tecnología de computadoras, Madrid: Thompson
Ediciones, 2007.
[3]. TOCCI/WIDMER/MOSS. “Sistemas Digitales. Principios y Aplicaciones”. Prentice
Hall. 10ma. Edición. 2007.

11