Beruflich Dokumente
Kultur Dokumente
OCUPACIÓN
CONTROLISTA DE MÁQUINAS Y
PROCESOS INDUSTRIALES
MANUAL DE APRENDIZAJE
ELECTRÓNICA DIGITAL
Los Directores Zonales y Jefes de Unidades Operativas son los responsables de su difusión y aplicación
oportuna.
N° de Página…298……
Firma ……………………………………..
Nombre: Jorge Saavedra Gamón
Fecha: …………………………………….
INDICE
1. Presentación ........................................................................ 3
2. Tarea 1 ............................................................................... 5 – 39
Montaje y comprobación de compuertas lógicas.
3. Tarea 2 ............................................................................... 40 – 71
Montaje de circuitos combinacionales.
4. Tarea 3 ............................................................................... 72 – 86
Montaje y comprobación de circuitos multiplexores
y demultiplexores.
.
ELECTRÓNICA DIGITAL
.
ELECTRÓNICA DIGITAL
PRESENTACION
Año: 2002
.
ELECTRÓNICA DIGITAL
HT Hoja de Tarea
HO Hoja de Operación
BIBLIOGRAFIA.
.
ELECTRÓNICA DIGITAL
TAREA 1
MONTAJE Y COMPROBACIÓN DE
COMPUERTAS LOGICAS
Vcc A
Nº BDE EJECUCIÓN
ORDEN HERRAMIENTAS / INSTRUMENTOS/MATERIALES
1 IDENTIFIQUE LOS TERMINALES DE LA FUENTE DE ALIMENTACIÓN DC.
COMPUERTAGND 0 NOT.
LÓGICA
MULTÍMETRO DIGITAL , PROTOBOARD.
2 MONTE CIRCUITO DE COMPROBACIÓN CON
COMPUERTA NOT. CIRCUITOS INTEGRADOS 74LS04, 74LS08
74LS32, 74LS00, 74LS02 ,74LS86.
3 PRUEBE EL FUNCIONAMIENTO DEL CIRCUITO
Y EL CUMPLIMIENTO DE LA TABLA DE CONDUCTORES VARIOS CALIBRE 24 AWG.
VERDAD CORRESPONDIENTE.
PINZAS, ALICATE DE CORTE.
4 REPITA LOS PASOS ANTERIORES PARA
COMPUERTAS AND, OR, NAND, NOR, OREX, RESISTENCIAS, CONMUTADORES, DIODOS
NOREX. LED.
6
ELECTRÓNICA DIGITAL
OPERACIÓN
DESCRIPCIÓN
PROCESO DE EJECUCIÓN
+
-
OPERACIÓN
DESCRIPCIÓN
Usar un indicador de nivel lógico para conocer el nivel lógico de una entrada o
salida de una compuerta lógica o circuito lógico.
PROCESO DE EJECUCIÓN
OPERACIÓN
DESCRIPCIÓN
PROCESO DE EJECUCIÓN:
Hex Inverter
Muesca o
Hendidura
Terminal 1
7º PASO: Busque dentro de Digital ICs las hojas de Selector Guide para
ubicar un tipo de integrado del cual no tiene el codigo pero sabe
que compuerta es o que función realiza, con la finalidad de saber si
le servirá para un diseño antes de conseguir el IC.
9º PASO: Repita los pasos del 3 al 5 para ver el diagrama del IC.
OPERACIÓN
DESCRIPCIÓN
PROCESO DE EJECUCIÓN
1 2
OPERACIÓN
DESCRIPCIÓN
PROCESO DE EJECUCIÓN
OPERACIÓN
DESCRIPCIÓN
PROCESO DE EJECUCIÓN
OPERACIÓN
DESCRIPCIÓN
PROCESO DE EJECUCIÓN
1
3
OPERACIÓN
DESCRIPCIÓN
PROCESO DE EJECUCIÓN
1 2 1
3
1
2
3
4
2
6
3 4
5
A + B =A B + A B
1 2 1
3
3 4 2 1
3
4 2
6
A+B=AB+AB
ELECTRÓNICA DIGITAL
SISTEMAS ANALOGICOS
Los sistemas analógicos manejan cantidades físicas representadas en forma analógica,
en la cual las cantidades varían sobre un intervalo continuo de valores, la electrónica
analógica maneja, por lo tanto, variaciones de niveles de tensión continuos entre dos
valores extremos.
SISTEMAS DIGITALES
Los sistemas digitales manejan cantidades físicas representadas en forma digital, en la
cual las cantidades toman solo determinados valores, esto es toma valores discretos, la
electrónica digital generalmente solo trabaja con dos valores, aun cuando existen
sistema que toman varios valores.
CARACTERÍSTICAS BASICAS
Los circuitos lógicos digitales que se utilizan en los equipos electrónicos actuales
est5an en circuitos integrados o Chips, habiéndose dejado de lado los circuitos
construidos con componentes discretos.
Los circuitos digitales responden a un nivel lógico binario, por lo tanto tiene dos niveles:
Nivel Lógico O ó simplemente O y Nivel lógico 1 o simplemente 1, la tecnología de
fabricación de los CI que se utilizan actualmente son: TTL, CMOS, NMOS, ECL.
LA FAMILIA TTL
CARACTERISITICAS
CARACTERISTICA SN / 54 SN / 74
MIN NOM MAX MIN NOM MAX
Fuente de Alimentación 4.5 a 5.5 v. 4.75 a 5.25 v.
Temperatura -55 a 125 0 a 70
Voltaje de entrada Nivel Alto 2 2
Voltaje de entrada Nivel Bajo 0.8 0.8
Voltaje de salida Nivel Alto 2.4 3.4 2.4 3.4
Voltaje de salida Nivel Bajo 0.2 0.4 0.2 0.4
En el circuito tipo Tótem mostrado, las dos entradas A y B están en nivel Alto o sea
+5v, con ello el transistor Q1 este en corte y Q2 y Q4 se saturan; luego el voltaje de
salida del circuito es el VCE de Q4 igual 0.2v, Q3 esta en corte porque su base esta a
0.9v (VBE de Q4 = 0.7 y VCE de Q2 = 0.2), y su emisor esta a 0.9v (VCE de Q4 = 0.2
y Vd de D1 = 0.7).
En el circuito, si una de las entradas A o B, o ambas están en nivel bajo o sea 0v; el
transistor Q1 se satura; Q2 y Q4 pasan a corte porque la base de Q2 este a 0.2v
(VCEsaturación de Q1 = 0.2). Q3 pasa a saturación y el voltaje de salida del circuito es
3.4v, esto es nivel alto y entregara corriente al circuito que este conectado a la salida
de la Compuerta.
LA FAMILIA CMOS.
La tecnología MOS Complementaria conocido como CMOS utiliza transistores del tipo
Mosfet de canal P y canal N combinados en el mismo circuito.
CARACTERÍSTICAS
Los Circuitos Integrados de la tecnología CMOS son mas rápidos que los TTL y
consumen menos Potencia.
CARACTERÍSTICA 74HC
MIN NOM MAX
Fuente de Alimentación 5.0 v.
Voltaje de entrada Nivel Alto 3.5
Voltaje de entrada Nivel Bajo 1.0
Voltaje de salida Nivel Alto 4.9
Voltaje de salida Nivel Bajo 0.1
Una compuerta NAND esta formada por dos Mosfet canal P en paralelo y estos en
serie con dos Mosfet canal N, tal como se muestra en la figura.
Cuando A y B son de nivel Alto; los Mosfet de canal P se encuentran Corte o Alta
Impedancia y los Mosfet de canal N se encuentran en conducción por lo tanto la salida
esta en nivel Bajo.
Cuando A o B o ambos a la vez están en nivel bajo; los Mosfet canal P están en
conducción y los Mosfet canal N están en Corte o alta Impedancia; por lo tanto la salida
será un nivel Alto; llegando VDD por cualquier o por los dos Mosfet de canal P.
Existen circuitos digitales integrados que cumplen las operaciones lógicos básicos, a
estos circuitos se les conoce como compuertas lógicas.
COMPUERTA AND
La compuerta AND de 2 entradas tendrá en su salida X valor lógico 1, solo cuando las
entradas A y B tengan valor lógico 1, en los demás casos la salida X tendrá valor 0.
A B X=AB
0 0 0
0 1 0
1 0 0
1 1 1
NOTA: En los circuitos digitales el valor lógico 0 se representa por 0 voltios y el valor
lógico 1 se representa por el voltaje de la fuente Vcc = 5v
COMPUERTA OR
A A B X=A+B
0 0 0
X=A+B 0 1 1
B 1 0 1
1 1 1
COMPUERTA NOT
A X=A
A X=A 0 1
1 0
SISTEMAS DE NUMERACIÓN
- Decimal
- Binario
- Hexadecimal
SISTEMA DECIMAL
Base: 10
Símbolos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9.
Conteo: 00, 01, 02, 03, 04, 05, 06, 07, 08, 09, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19,
20, 21, ... 29, 30, 31, ... 98, 99, 100, 101, 102, 103 ... 998, 999, 1000, ...
SISTEMA BINARIO
Base: 2
Símbolos: 0, 1.
Conteo: 00, 01, 10, 11, 100, 101, 110, 111, 1000, 1001, 1010, 1011, 1100, 1101,
SISTEMA HEXADECIMAL
Base: 16
Símbolo: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F.
Conteo: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F, 10, 11, 12, 13, 14, 15, 16, 17, 18,
19, 1A, 1B, 1C, 1D, 1E, 1F, 20, 21, ..., 2E, 2F, 30, 31, ..., 3E, 3F, 40, 41,....., 9E, 9F,
A0, A1, A2, ...., AE, AF, B0, B1, ..., BE, BF, C0, C1, C2, ...., ....., FE, FF, 100, 101,
102, 103, ........., FFE, FFF, 1000, 1001, 1002, ...., ...., FFFF, 10000, 10001,... .
0 0 0 10 1010 A
1 1 1 11 1011 B
2 10 2 12 1100 C
3 11 3 13 1101 D
4 100 4 14 1110 E
5 101 5 15 1111 F
6 110 6 16 10000 10
7 111 7 17 10001 11
8 1000 8 18 10010 12
9 1001 9 19 10011 13
DE BINARIO A DECIMAL
1 1 0 1 0 0 0 1 2
27 26 25 24 23 22 21 20
128 64 32 16 8 4 2 1 PESOS
128 + 64 + 0 + 16 + 0 + 0 + 0 + 1 = 209
DE HEXADECIMAL A DECIMAL
1 D 6
1 13 6 EQUIVALENTE
256 16 1 PESOS
1x 256 + 13 x 16 + 6 x 1 = 470
DE DECIMAL A BINARIO
23 2
1
11 2
1
5 2
1
2 2
0
1
DE DECIMAL A HEXADECIMAL
269 16
13
16 16
0
1
D = 13
DE BINARIO A HEXADECIMAL
Se debe agrupar de 4 en 4 los bits del numero binario empezando por el digito menos
significativo y luego reemplazar cada grupo por su equivalente Hexadecimal.
1 2 D
DE HEXADECIMAL A BINARIO
E = 1110
1 = 0001
0 = 0000
D = 1101
CODIGOS BINARIOS
Ejemplo:
CODIGO BCD
El código Decimal Codificado en Binario o BCD, codifica un numero decimal
representado cada digito decimal por su equivalente Binario en cuatro bits; por lo tanto
cada digito decimal se transforma independientemente en Binario.
Ejemplo:
CODIGO GRAY
El código Gray es un código del tipo cambios mínimos, en el cual solo un bit del código
cambia cuando pasa de un valor a otro consecutivo.
CODIGOS ALFANUMERICOS
Son códigos que se utilizan para representar, por medio de dígitos binarios o BITS, los
números, Letras, signos especiales, etc.
CODIGO ASCII
Con los 7 bits que utiliza el código ASCII se pueden definir 128 estados o
combinaciones por lo tanto, nos permite tener 27 letras mayúsculas, 27 letras
minúsculas, 10 números, aproximadamente 10 signos aritméticos, 20 caracteres
especiales y 20 de ordenes de control, etc.
CÓDIGO ASCII
A 1000001 41 N 1001110 4E
B 1000010 42 O 1001111 4F
C 1000011 43 P 1010000 50
D 1000100 44 Q 1010001 51
E 1000101 45 R 1010010 52
F 1000110 46 S 10100 11 53
G 1000111 47 T 1010100 54
H 1001000 48 U 1010101 55
I 1001001 49 V 1010110 56
J 1001010 4A W 1010111 57
K 1001011 4B X 1011000 58
L 1001100 4C Y 1011001 59
M 1001101 4D Z 1011010 5A
0 0110000 30 5 0110101 35
1 0110001 31 6 0110110 36
2 0110010 32 7 0110111 37
3 0110011 33 8 0111000 38
4 0110100 34 9 0111001 39
CI DIGITALES BIPOLARES
CI DIGITALES UNIPOLARES
Los circuitos digitales Unipolares o de tecnología CMOS tienen como elemento básico
al transistor Mosfet de enriquecimiento, que pueden ser de dos tipos : Mosfet canal N o
Mosfet canal P; por lo tanto el transistor Mosfet solo utiliza un tipo de material para la
conducción que puede ser el tipo N o el tipo P; y además los transistores Mosfet son de
puerta aislada y no de unión.
Es el tipo común y las salidas trabajan con dos transistores uno sobre el otro separados
por un diodo, este tipo de circuito TTL puede sufrir un deterioro si se conectan dos o
más salida paralelo, presentándose un conflicto cuando uno tiene salida de nivel bajo y
el otro salida de nivel alto, quedando el nivel como nivel bajo. En un tema anterior se
detalló el funcionamiento del NAND básico TTL.
En la configuración tipo Colector Abierto, el colector del transistor Q4 sale fuera del CI
como un terminal, para conectarse a una resistencia externa y una fuente.
En esta configuración la salida es activa en nivel bajo y si puede conectar las salidas de
varias compuertas entre si, sin peligro para los componentes.
Este tipo de configuración también se llama salida tipo manejador o DRIVER y sirve
para excitar un circuito que pueden trabajar con mayor potencia y voltaje.
Es una configuración tipo TÓTEM con tres posibles estados de una salida; Alta, Baja y
Alta impedancia – ALTAZ.
Los CI CMOS están formados por dos o mas transistores Mosfet complementarios,
esto es, un transistor Mosfet canal N con un transistores Mosfet canal P; un transistor
Mosfet es un transistor de Efecto de campo del tipo de puerta aislada o Metal oxido
semiconductor.
SIMBOLOGIA NORMALIZADA.
TRADICIONAL IEEE/ANSI
Para realizar los esquemas de los circuitos lógicos se debe aplicar las normas y
procedimientos de dibujo técnico utilizando los símbolos de los componentes digitales y
de los demás componentes electrónicos.
El Chip o cápsula del CI tiene una marca o muesca o hendidura visible, que sirve para
identificar el terminal 1 y a partir de este terminal, se ubica demás terminales; si
colocamos en forma horizontal el CI, con la marca hacia la izquierda, el terminal debajo
de la marca es el terminal o pin 1, y siguiendo en sentido contrario a las agujas del
reloj en forma consecutiva están los demás terminales, quedando el último terminal
sobre la marca o muesca antes indicada.
TAREA 2
A B C X MIN TERMINOS
0 0 0 0
0 0 1 0
0 1 0 1 ABC
0 1 1 1 ABC
1 0 0 0
1 0 1 1 ABC
1 1 0 1 ABC
1 1 1 1 ABC
A A.C
C
X=AC+B
B
Vcc
41
ELECTRÓNICA DIGITAL
OPERACIÓN
DESCRIPCIÓN
El Entrenador Digital en general esta compuesto por uno ó mas protoboards, una
fuente de alimentación DC variable ó fija con salidas de 5VDC , 12VDC y en
algunos casos salidas +12VDC y –12VDC.
Tarjeta de leds, formando grupos de cuatro leds, pueden ser dos de 8 leds o uno
de 12 leds.
PROCESO DE EJECUCIÓN
+
-
150Ω
ASTABLE
MONO
ESTABLE
PULSADOR
150Ω
MONO
ESTABLE
A B X
OPERACIÓN
DESCRIPCIÓN
PROCESO DE EJECUCIÓN
A B C X MIN TERMINOS
0 0 0 0
0 0 1 0
0 1 0 1 ABC
0 1 1 1 ABC
1 0 0 0
1 0 1 1 ABC
1 1 0 1 ABC
1 1 1 1 ABC
X=ABC+ABC+ABC+ABC+ABC
X=ABC+ABC+ABC+ABC+ABC
A B C X
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
OPERACIÓN
DESCRIPCIÓN
PROCESO DE EJECUCIÓN
X=ABC+ABC+ABC+ABC+ABC
X=AC+B
A A.C
C
X=AC+B
B
A B C X
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
OPERACIÓN
DESCRIPCIÓN
Las entradas corresponde a los dos bits que se van a sumar y las salidas: una
llamada S ó Suma, corresponde al primer digito de la suma, y la otra llamada C ó
Acarreo; corresponde al segundo digito de la suma y se lleva para sumar con los
dígitos de la siguiente posición.
PROCESO DE EJECUCIÓN
A B S C
0 0 0 0
0 1 1 0 S=SUMA
1 0 1 0 C=ACARREO
1 1 0 1
S=A + B
C=A B
SUMADOR MEDIO
A B C0 S C
0 0 0 0 0
0 0 1 1 0 S = SUMA
0 1 0 1 0
0 1 1 0 1 C = ACARREO
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
S=A + ( B + C )
C=B C + A C + A B
SUMADOR TOTAL
4
1
3 6
2 5
1
3 1
2 3
4 2
6
5
4
5 6
8
10
9
12º PASO: Verifique que el circuito cumpla con la tabla de verdad indicado en
el paso 7.
Los circuitos lógicos combinacionales son circuitos formados por las combinaciones de
compuertas logicas y en ellas el nivel lógico de la salida depende únicamente de los
niveles lógicos de sus entradas.
TABLA DE VERDAD
Una Tabla de Verdad describe la forma en que la salida de un circuito lógico, depende
de los niveles lógicos presentes en sus entradas, la Tabla de Verdad debe tener filas
correspondientes a todos los estados o combinaciones posibles de las variables de
entrada y para cada una de ellas el valor de la salida.
La tabla de Verdad se puede obtener a partir del circuito, si este existe, ingresando los
niveles lógicos correspondientes a las combinaciones de las entradas y registrando el
valor de la salida para cada uno de ellas.
ENTRADAS SALIDA
A B C X
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
FUNCION LOGICA:
X=ABC+ABC+ABC+ABC+ABC
PRIMER PRODUCTO = A BC
Se elabora de manera similar los otros cuatro productos y luego se combinan con
compuertas OR para lograr la suma lógica y se unen las entradas para tener una sola
entrada de cada variable al circuito, teniendo como resultado el circuito siguiente:
X = ABC+ABC+ABC+ABC+ABC
X = AC + B
A A.C
C
X=AC+B
B
X = AC + B
Son circuitos que sirven para realizar la operación aritmética de la suma en el sistema
de numeración binario, que es el sistema en el que se ejecutan las operaciones
aritméticas en los sistemas digitales.
Para sumar dos dígitos binarios debemos conocer los resultados que se obtendrán al
sumarlos, en forma similar a como aprendimos a sumar en el sistema decimal, con una
tabla de las suma; también debemos saber los resultados para sumar tres dígitos.
En los circuitos se podrán sumar al mismo tiempo a lo mas tres dígitos, uno
correspondiente al primer sumando, otro correspondiente al segundo sumando y el
tercero que será el acarreo de la suma de los dígitos del orden anterior.
SUMADOR MEDIO
El circuito sumador medio permite la suma de dos números, cuando no existe acarreo
anterior por tratarse de los dígitos menos significativos de los números a sumarse, para
ello debemos hallar la tabla de verdad basado en la tabla de resultados para dos
dígitos, y a partir de ella determinar las funciones logicas de las dos variables de salida
del sumador medio e implementar el circuito con dos entradas y dos salidas.
A B S SUMA C ACARREO
0 0 0 0
0 1 1 AB 0
1 0 1 AB 0
1 1 0 1 AB
FUNCIONES LOGICAS:
SUMA = S = AB + AB = = B
A +
ACARREO = C = A B
SUMADOR MEDIO
SUMADOR COMPLETO
A B C0 S SUMA C ACARREO
0 0 0 0 0
0 0 1 1 A B Co 0
0 1 0 1 A B Co 0
0 1 1 0 1 A B Co
1 0 0 1 A B Co 0
1 0 1 0 1 A B Co
1 1 0 0 1 A B Co
1 1 1 1 A B Co 1 A B Co
FUNCIONES LOGICAS:
SUMA = S = A B Co + A B Co + A B Co + A B Co
S = A = (B = C)
ACARREO = C = A B Co + A B Co + A B Co + A B Co
C = B Co + A Co + A B
SUMADOR TOTAL
S=A + ( B + C )
C=B C + A C + A B
En lugar de las compuertas OR-Ex se puede utilizar los circuitos equivalentes OR-EX,
utilizando compuertas NOT, AND y OR; y también se puede utilizar para la salida C,
una compuerta OR de tres entradas en lugar de dos OR de dos entradas.
ALGEBRA DE BOOLE
Una función en el álgebra de Boole es una variable dependiente binaria cuyo valor
depende de una expresión algebraica en la que se relacionan otras variables binarias
por medio de las operaciones logicas básicas: Producto lógico, Suma lógica e
Inversión o negación.
Por ejemplo, sea f una función de tres variables f(a, b, c). El termino abc es un
producto canónico y el termino a + b + c es una suma canónica.
En cada uno de los teoremas siguientes la variable puede tomar el valor 0 o el valor 1,
y en cada teorema presenta un diagrama circuital que verifica su validez.
X 0 Y=X.0
0 0 0
1 0 0
2) X . 1 = X Tabla de Verdad
X 1 Y=X.1=X
0 1 0
1 1 1
3) X . X = X Tabla de Verdad
X X X Y=X
X 0 0 0
1 1 1
X
0 X X Y=X.X
0 1 0
1 0 0
Cualquier variable multiplicada por su
complemento da 0.
5) X+ 0 = X Tabla de Verdad
X X 0 Y=X+0
X 0 0 0
0
1 0 1
6) X + 1 = 1 Tabla de Verdad
X X 1 Y=X+1
1 0 1 1
1 1 1 1
7) X + X = X Tabla de Verdad
X X Y=X+X
X
X 0 0 0
1 1 1
8) X + X = 1 Tabla de Verdad
X X X Y=X+X
1 0 1 1
1 0 1
Ejemplo:
Z = AC (AC) T4 W = AD + (AD) T8
Z=X.X W=X+X
Z=0 W=1
9) X + Y = Y + X
10) X.Y=Y.X
11) X + (Y + Z) = (X + Y) + Z = X + Y + Z
12) X (Y . Z) = ( X . Y) Z = X Y Z
13a) X (Y + Z) = X . Y + X . Z
13b) (W + X) (Y + Z) = W. Y + W. Z + X . Y + X . Z
Todos los teoremas se pueden demostrar con compuertas y mediante las tablas de
verdad desarrolladas en detalle.
Ejemplo:
14) X + XY = X
DEMOSTRACIÓN:
X Y X.Y X+XY X
0 0 0 0 0
0 1 0 0 0
1 0 0 1 1
1 1 1 1 1
15) X + XY = X + Y
X Y X X.Y X + XY X+Y
0 0 1 0 0 0
0 1 1 1 1 1
1 0 0 0 1 1
1 1 0 0 1 1
TEOREMAS DE MORGAN
Nos indican que una negación total se puede dividir entre sus factores negados
siempre que cambiemos el signo que une a los factores.
17) X + Y = X . Y
18) X . Y = X + Y
TERMINOS CANÓNICOS
A
x= A. A= A
A
(a) INVERSOR
A
AB x = AB A
1 2
B B
(b)
AND
A
1 A
x = AB = A + B A
3
B B
B
2 (c)
OR
A X=A+A=A
A
(a) INVERSOR
A A+A A+A A
1
B B
(b)
IOR
A
A
1
X=A+B=AB
A
A B B
2
(c) IAND
ED A B C D S MINTERMINOS
0 0 0 0 0 0
1 0 0 0 1 1 →A B C D
2 0 0 1 0 1 →A B C D
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 0 →A B C D
6 0 1 1 0 1
→A B C D
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 1 →A B C D
10 1 0 1 0 0
11 1 0 1 1 1 →A B C D
12 1 1 0 0 1 →A B C D
13 1 1 0 1 0
14 1 1 1 0 0
15 1 1 1 1 0
NOTA:
ED = Equivalente decimal S = salida
Para cada salida con valor 1, se debe hallar el producto canónico o mintermino, en la
tabla de verdad mostrada, se trata de los términos con equivalente decimal números: 1,
2, 6, 7, 9, 11y 12.
Una vez obtenido todos los mintérminos o productos canónicos, se deben sumar estos
términos para obtener la función lógica, expresión algebraica o función original.
Utilizando los teoremas del álgebra de Boole, se simplifica la función lógica obteniendo,
una función simplificada que tiene menos términos y cada termino menos variables, lo
cual significa que al implementar se tendrá menor necesidad de compuertas.
MINTERMINOS
S= A B C D + A B C D + A B C D + A B C D + A B C D + A B C D + A B C D
S= A B C D + A B C D + A B C D + A B C D + A B C D + A B C D + A B C D + A B C D + A B C D +A B C D
S= B C D ( A + A ) + A C D (B + B ) + A B C ( D + D ) + A B D ( C + C ) + A B C D
1 1 1 1
S= B C D + A C D + A B C + A B D + A B C D
Es un diagrama que se forma a partir de la tabla de verdad y siguiendo las reglas del
mapa de karnaugh se puede simplificar agrupando los unos del mapa de Karnaugh.
Con estos datos se ingresan los valores en la tabla de karnaugh como se muestra en el
siguiente diagrama. Ingresando valor 1 en los casilleros numerados con los
equivalentes decimales de las entradas binarias, e ingresando 0 a los demás casilleros.
MAPA DE KARNAUGH
CD CD CD CD
AB 0 o 1 1 0 3 1 2
AB 0 4 0 5 1 7 1 6
AB 1 12 0 13 0 15 0 14
AB 0 8 1 9 1 11 0 10
En el mapa que se muestra, se debe agrupar primero los valores 1 de los casilleros 1 y
9 y de ellos obtenemos el termino, B CD , de agrupar los valores 1 de los casilleros 2 y
6 se obtiene A CD , de agrupar los casilleros 6 y 7, se obtiene AB C, de los casilleros 9
y 11, se obtiene AB D, y finalmente, el valor 1 del casillero 12 no se puede agrupar con
otro 1, y por lo tanto solo generará el termino AB CD y el resultado es el mismo que el
obtenido por el método algebraico.
El mapa de Karnaugh se puede emplear con comodidad para tres, cuatro y cinco
variables, para mas variables existe software que realiza las simplificaciones .
X=ABC+ABC+ABC+ABC+ABC
Esta falla se debe a que uno de los componentes internos del circuito falla, la salida del
CI no responde en forma apropiada a las entradas. No existe ninguna manera de
predecir lo que harán las salidas, porque esto depende de que componente interno ha
fallado. Un cortocircuito base – emisor en el transistor Q4 o un valor excesivamente
grande de la resistencia R2 en el inversor TTL, podrían ser ejemplo de este tipo de falla
interna, que no es tan común como los otros tres.
Este tipo de falla interna provoca que el terminal de entrada permanezca en el estado
alto o bajo, el terminal 2 de una compuerta NAND en cortocircuito a tierra dentro del
CI, esto causará que la terminal 2 siempre se encuentre en el estado BAJO. Si se
conecta una señal lógica B al terminal de entrada, B será cortocircuitada a tierra. Es así
como este tipo de fallas afecta la salida del dispositivo que genera la señal B.
Este tipo de falla interna causará que el terminal de salida permanezca en el estado
BAJO o ALTO. Si la entrada esta en cortocircuito a tierra dentro del CI. Esta salida
permanecerá en Bajo y no responderá a las condiciones aplicadas en los terminales 1 y
2; en otras palabras, las entradas lógicas A y B no tienen ningún efecto sobre la salida.
Un terminal de salida de un CI también puede estar en cortocircuito con +5v, esto lleva
a que la salida en ALTO sin importar el estado de las señales en las terminales de
entrada. Este tipo de fallas no tiene ningún efecto sobre las señales lógicas en las
terminales de entrada de CI.
Puede el conductor muy delgado que conecta la terminal del CI con los circuitos
internos, romperse y producirá un circuito abierto, si se aplica una señal a la terminal de
entrada, no llegará a la compuerta y la entrada abierta a la compuerta estará en estado
flotante, y como los dispositivos TTL responderán como si la entrada flotante fuera un 1
lógico y los dispositivos CMOS tendrán una respuesta errática e incluso es posible que
se dañe por sobrecalentamiento. En forma idéntica la señal de salida no llegará al
terminal de salida si existe un circuito abierto. Si esta terminal se conecta con la
entrada de otro CI, producirá una condición flotante en esa entrada.
Un cortocircuito interno entre dos terminales de un CI obliga a que las señales lógicas
sean las mismas en esos terminales. Cuando dos señales que se suponen diferentes
muestran las mismas variaciones en el nivel lógico, existe la posibilidad de que se
encuentren en cortocircuito.
La familia TTL utiliza dos parámetros para determinar cuántos dispositivos TTL se
pueden conectar entre sí. Estos parámetros se denomina abanico de entrada o fan in y
abanico de salida o fan out.
FAN IN
Mide el efecto de carga que presenta una entrada a una salida. Cada entrada de un
circuito TTL estándar se comporta como una fuente de corriente capaz de suministrar
1.8 mA. A este valor de corriente se le asigna un fan in de 1.
FAN OUT
Mide la capacidad de una salida de manejar una o más entradas. Cada salida de un
circuito TTL estándar se comporta como un disipador de corriente capaz de aceptar
hasta 18 mA, es decir de manejar hasta 10 entradas TTL estándares. Por tanto el fan
out de una salida TTL estándar es 10.
Las fallas mas comunes el conexionado de CI para construir circuitos digitales son:
Alambre roto
Pista cortada o golpeada sobre un circuito impreso (algunas son del tamaño de
un cabello y es muy difícil verlas sin una lupa)
Esta falla tiene el mismo efecto que un cortocircuito interno entre dos terminales de CI.
Esto hace que las dos señales sean exactamente iguales. Las causas principales de
esta falla son:
Alambrado descuidado, se presenta cuando se quita demasiado aislante de los
extremos de los alambres y estos se encuentran muy próximos entre sí.
Puentes de soldadura formados por platas de soldadura que ponen en corto dos
o más puntos. Por lo general, se presentan en puntos que están muy cercanos,
como las terminales adyacentes de un CI.
Circuito impreso mal construido, el cobre no está totalmente disuelto entre las
trayectorias adyacentes de conducción sobre la tarjeta de circuito impreso. Se
puede emplear un ohmiómetro para verificar que dos líneas de señal están en
cortocircuito.
Todos los sistemas digitales tienen una o más fuentes de alimentación de corriente
continua que proporcionan los voltajes Vcc y Vdd necesarios para los circuitos. Una
fuente de alimentación que presenta falla o una que esta sobrecargada
(proporcionando corriente más allá de su valor nominal) entregarán un voltaje con una
regulación muy pobre y los CI dejarán de operar o lo harán de manera errática.
Para detectar fallas se debe verificar los niveles de voltajes de cada fuente de
alimentación presente en el sistema, para confirmar si se encuentran dentro de los
rangos de funcionamiento especificados.
También se puede verificar estos niveles con un osciloscopio para comprobar que no
existe una cantidad considerable de rizo de corriente alterna sobre los niveles de
corriente continua, y que los niveles de voltaje permanecen regulados durante la
operación del sistema.
TAREA 3
4
3
2 5
1
15
14 6
13
12
7 9 10 11
DEMULTIPLEXOR
4 Vcc
PRUEBE EL FUNCIONAMIENTO DEL CIRCUITO RESISTENCIAS, CONMUTADORES, DIODOS
Y EL CUMPLIMIENTO DE LA TABLA DE LED.
VALORES.
73
ELECTRÓNICA DIGITAL
OPERACIÓN
DESCRIPCIÓN
Un circuito multiplexor permite que los datos que se presentan en sus entradas
sean transferidas a su única salida; una entrada a la vez, dependiendo de las
entradas de selección.
Las entradas de selección definen que entrada debe alcanzar la salida Y; por lo
tanto, variando las entradas de selección se logra, por turno, que todas las
entradas alcancen la salida.
PROCESO DE EJECUCIÓN
4
3
2 5
1
15
14 6
13
12
7 9 10 11
D7 D6 D5 D4 D3 D2 D1 D0
0 1 0 0 1 0 1 0
8º PASO: Elabore una tabla similar a la indicada en el paso 6, con los nuevos
datos y verifique su cumplimiento.
OBSERVACIÓN:
El nivel que corresponde a cada entrada D debe coincidir con la
salida Y, cuando se selecciona su correspondiente dirección o
entrada de selección.
OPERACIÓN
DESCRIPCIÓN
Las entradas de selección definen que salida será la que reciba los datos de la
entrada en cada instante.
PROCESO DE EJECUCIÓN
OBSERVACIÓN
Cuando la salida es del tipo colector abierto o negada, la conexión
del led es como sigue:
150Ω
OBSERVACIÓN
4º PASO: Varíe las entradas A2, A1, A0, de selección, para todas las
combinaciones posibles.
I A2 A1 A0 SALIDAS
O7 O6 O5 O4 O3 O2 O1 O0
0 0 0 0 1 1 1 1 1 1 1 0
1 0 0 0 1 1 1 1 1 1 1 1
0 0 0 1 1 1 1 1 1 1 0 1
1 0 0 1 1 1 1 1 1 1 1 1
0 0 1 0 1 1 1 1 1 0 1 1
1 0 1 0 1 1 1 1 1 1 1 1
0 0 1 1 1 1 1 1 0 1 1 1
1 0 1 1 1 1 1 1 1 1 1 1
0 1 0 0 1 1 1 0 1 1 1 1
1 1 0 0 1 1 1 1 1 1 1 1
0 1 0 1 1 1 0 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1 1 1
0 1 1 0 1 0 1 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1 1 1
0 1 1 1 0 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1 1 1
MULTIPLEXORES Y DEMULTIPLEXORES
MUX DEMUX
SALIDAS
ENTRADAS
SELECCION
Para que el sistema funcione adecuadamente se debe tener una señal de sincronismo
que seleccione tanto en el multiplexor como en el demultiplexor la misma dirección de
tal forma que los datos que ingresan por Io salen por Z, se transmiten hasta el demux e
ingresan por Z y salen por Oo, instantes después se repite para I1 y O1, así para todas
las entradas y salidas.
MULTIPLEXORES
CONCEPTO
Un multiplexor o selector de datos es un circuito lógico combinacional que acepta
varias entradas de datos y permite que solo a una de ellas alcance su salida, para
una determinada entrada de selección, y además tiene entradas de habilitación.
Las entradas de selección definen que entrada debe alcanzar la salida y; por lo tanto
variando las entradas de selección se logra, por turno, que todas las entradas alcancen
la salida.
MULTIPLEXOR DE 4 ENTRADAS.
SÍMBOLO TABLA DE VERDAD
ENTRADAS
SALIDA S1 S0 Z
DE
DE
DATOS
DATOS 0 0 Z = I0
0 1
Z = I1
1 0
1 1 Z = I2
Z = I3
ENTRADAS DESELECCION
ENTRADA
DE SALIDA
DATOS DE
DATOS
ENTRADAS DE SELECCION
FUNCIONAMIENTO
Cuando las entradas de selección tiene los valores S1= 0 y S0= 0, solo la primera AND
tiene sus dos entradas de selección con valores 11 y las demás tiene al menos una
entrada con valor 0 y como sabemos en una compuerta AND basta que una entrada
sea 0 para que su salida tenga valor 0, esto significa que las AND segunda, tercera y
cuarta tienen valor 0 en su salida.
La primera AND, que tiene sus entradas de selección con valor 11, esta habilitada y su
salida tendrá valor 1 si Io= 1, y tendrá valor 0 si Io= 0, y en la compuerta OR de
salida, se repite, la salida Z tendrá valor 1 si la salida de la primera AND es 1, y tendrá
valor 0 si la salida de la primera AND es 0. Al cambiar la entrada de selección a S1= 0
y S0= 1, se habilita la segunda AND y el valor de la salida Z dependerá del valor de I1.
CARACTERÍSTICAS
Las principales características de los multiplexores son:
Los multiplexores son circuitos integrados pertenecientes a la escala de integración
media – MSI.
Los multiplexores mas comunes son 74151, 74LS151, 74HC151 que son multiplexores
de 8 entradas; el 74157, 74LS 157, 74HC157 contiene 4 multiplexores de 2 entradas.
APLICACIONES
Dirección de Datos.- Los multiplexores pueden dirigir los datos desde una de varias
fuentes hasta un destino. Por ejemplo la selección y visualización del contenido de
dos contadores BCD, utilizando un solo conjunto de decodificadores/ conductores y
Display, con un control para seleccionar el contador elegido.
DEMULTIPLEXORES
CONCEPTO
Las entradas de selección definen que salida de datos debe conectarse con la entrada
de datos y variando las entradas de selección se logra, que todas las salidas de datos
se conecten, por turno, con la entrada de datos.
DEMULTIPLEXOR DE 1 A 4 LINEAS
S1 S0 O3 O2 O1 O0
ENTRADAS SALIDA 0 0 0 0 0 I
DE DE
DATOS DATOS
0 1 0 0 I 0
1 0 0 I 0 0
1 1 I 0 0 0
ENTRADAS DE SELECCIÓN
SALIDA
ENTRADA DE
DE DATOS
DATOS
ENTRADAS DE SELECCIÓN
FUNCIONAMIENTO
El funcionamiento del demultiplexor es muy simple, dependiendo de los niveles de las
entradas de selección, se habilita una AND, analicemos el caso cuando las entradas de
selección tiene los valores S1= 0 y S0= 0, solo la primera AND tiene sus dos entradas
de selección con valores 11 y las demás tiene al menos una entrada con valor 0 y
como sabemos en una compuerta AND basta que una entrada sea 0 para que su salida
tenga valor 0, esto significa que las salidas O1, O2 y O3 tienen valor 0.
La primera AND, que tiene sus entradas de selección con valor 11, esta habilitada y su
salida tendrá valor 1 si la entrada de datos I = 1, y tendrá valor 0 si I = 0, esto
significa que el valor de la entada de datos I alcanza o se conecta con la salida O0,
presentando su valor en ella.
CARACTERÍSTICAS
APLICACIONES
MULTIPLEXORES Y DEMULTIPLEXORES
TABLAS DE VERDAD
El Mux 74151 tiene 8 entradas y dos salidas , una es la salida directa y la otra la salida
negada o complementada, en los siguientes diagramas se observa los terminales y la
tabla de verdad de CI 74151.
ENTRADAS
ENTRADAS DE
SELECCION MUX DE 8 ENTRADAS
74151
ENABLE
HABILITACION
SALIDAS
E S2 S1 S0 Z Z
H X X X H L
L L L L I0 I0
L L L H I1 I1
L L H L I2 I2
L L H H I3 I3
L H L L I4 I4
L H L H I5 I5
L H H L I6 I6
L H H H I7 I7
Cuando E negado tiene nivel bajo, el circuito esta habilitado y la salida directa tendrá el
nivel que tiene la entrada que se selecciona con las entradas de selección, así, si las
entradas de selección son 000, se tendrá Z = I0, para las entradas 001 la salida será Z
= I1, y así sucesivamente. Tal como se muestra en la tabla de verdad, en la cual el
valor lógico 1 = H, que significa nivel alto, de high en ingles, y el valor lógico 0 = L, que
significa nivel bajo, de low en ingles.
I0 I1 I2 I3 I4 I5 I6 I7
S2
S1
S0
Z Z
Cuando funciona como demultiplexor las entradas de habilitación, menos una permiten
la selección del CI, que debe ser habilitado de entre varios que reciben los bits de
habilitación, y una de las entradas de habilitación, en este caso la entrada E1, sirve
para la entrada del dato que debe ser distribuido para salir por una de las salidas, la
cual será seleccionada por los bits de las entradas de selección.
En el diagrama se muestran los terminales del decode/demux 74LS138.
Entrada de datos
I
+5V
E1 E2 E3
A2
E1 ( I )
Código de A1 DECODIFICADOR/DEMUX
selección
74LS138 O0
A0
O0 - O7 LÓGICO 1
O7 O6 O5 O4 O3 O2 O1 O0
CODIGO DE SALIDAS
SELECCION
S2 S1 S0 O7 O6 O5 O4 O3 O2 O1 O0
0 0 0 0 0 0 0 0 0 0 I
0 0 1 0 0 0 0 0 0 I 0
0 1 0 0 0 0 0 0 I 0 0
0 1 1 0 0 0 0 I 0 0 0
1 0 0 0 0 0 I 0 0 0 0
1 0 1 0 0 I 0 0 0 0 0
1 1 0 0 I 0 0 0 0 0 0
1 1 1 I 0 0 0 0 0 0 0
De acuerdo a los bits del codigo de selección la salida correspondiente tomara el valor
de la entrada I, si I= 1, y los bits de selección son 000, entonces la salida elegida O0 =
1, y si I = 0, la salida O0 = 0; si los bits de selección son 001, entonces será la salida de
O1, la que tomará el valor de la entrada I.
0 O0=I(S2S1S0)
1 O1=I(S2S1S0)
S2
2 O2=I(S2S1S0)
S1
3 O3=I(S2S1S0)
S0
4 O4=I(S2S1S0)
5 O5=I(S2S1S0)
6 O6=I(S2S1S0)
7 O7=I(S2S1S0)
I
ENTRADA DE DATOS
TAREA 4
DECODIFICADOR
88
ELECTRÓNICA DIGITAL
OPERACIÓN
DESCRIPCIÓN
PROCESO DE EJECUCIÓN
OBSERVACIÓN:
Las entradas son activas en nivel bajo, indicadas por el pequeño
círculo en el símbolo del C.I. por lo tanto se conecta a 0Voltios para
que tenga efecto sobre la salida.
1K
OBSERVACIÓN
Cuando la salida es del tipo colector abierto o negada, la conexión
del led es como sigue:
150Ω
D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0
1 1 1 1 1 1 1 0 1 1 1
1 1 1 1 1 1 0 X 1 1 0
1 1 1 1 1 0 X X 1 0 1
1 1 1 1 0 X X X 1 0 0
1 1 1 0 X X X X 0 1 1
1 1 0 X X X X X 0 1 0
1 0 X X X X X X 0 0 1
0 X X X X X X X 0 0 0
OBSERVACIÓN:
Cuando las salidas son activas en nivel bajo se debe tener en
cuenta lo siguiente:
OPERACIÓN
DESCRIPCIÓN
PROCESO DE EJECUCIÓN
OBSERVACIÓN:
1K
3º PASO: Conecte leds con sus resistencias en las salidas A0, A1 y A2.
D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0
0 0 0 0 0 0 0 X 0 0 0
0 0 0 0 0 0 1 X 0 0 1
0 0 0 0 0 1 0 X 0 1 0
0 0 0 0 1 0 0 X 0 1 1
0 0 0 1 0 0 0 X 1 0 0
0 0 1 0 0 0 0 X 1 0 1
0 1 0 0 0 0 0 X 1 1 0
1 0 0 0 0 0 0 X 1 1 1
OBSERVACIÓN:
En lugar del circuito utilizado en el paso 2, también se puede utilizar el circuito
que se muestra a continuación:
D0 A0
D1
D2
D3
A1
D4
D5
D6
D7
A2
OPERACIÓN
DESCRIPCIÓN
Los Bits del código definen que salida será la que se activa en cada instante.
PROCESO DE EJECUCIÓN
OBSERVACIÓN
Cuando la salida es activa en nivel bajo, o del tipo colector abierto
o negada, la conexión del led es como sigue:
150Ω
A2 A1 A0 SALIDAS
O7 O6 O5 O4 O3 O2 O1 O0
0 0 0 1 1 1 1 1 1 1 0
0 0 1 1 1 1 1 1 1 0 1
0 1 0 1 1 1 1 1 0 1 1
0 1 1 1 1 1 1 0 1 1 1
1 0 0 1 1 1 0 1 1 1 1
1 0 1 1 1 0 1 1 1 1 1
1 1 0 1 0 1 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1 1
OBSERVACIÓN:
Cuando las salidas son activas en nivel bajo se debe tener en
cuenta lo siguiente:
OPERACIÓN
DESCRIPCIÓN
Los Bits del código definen que salida será la que se activa en cada instante.
PROCESO DE EJECUCIÓN
OBSERVACIÓN
Cuando la salida es del tipo colector abierto o negada, la conexión
del led es como sigue:
150Ω
4º PASO: Varíe las entradas D C B A, para todas las combinaciones del 0000
al 1001.
D C B A SALIDAS
O9 O8 O7 O6 O5 O4 O3 O2 O1 O0
0 0 0 0 1 1 1 1 1 1 1 1 1 0
0 0 0 1 1 1 1 1 1 1 1 1 0 1
0 0 1 0 1 1 1 1 1 1 1 0 1 1
0 0 1 1 1 1 1 1 1 1 0 1 1 1
0 1 0 0 1 1 1 1 1 0 1 1 1 1
0 1 0 1 1 1 1 1 0 1 1 1 1 1
0 1 1 0 1 1 1 0 1 1 1 1 1 1
0 1 1 1 1 1 0 1 1 1 1 1 1 1
1 0 0 0 1 0 1 1 1 1 1 1 1 1
1 0 0 1 0 1 1 1 1 1 1 1 1 1
OBSERVACIÓN
Para valores mayores a 1001 todas las salidas tienen nivel alto.
Las salidas del 74LS42 son activas en nivel bajo.
OPERACIÓN
DESCRIPCIÓN
PROCESO DE OPERACIÓN
OBSERVACIÓN
Terminal 4 y 5 libres.
PRUEBA D C B A DISPLAY
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 2
3 0 0 1 1 3
4 0 1 0 0 4
5 0 1 0 1 5
6 0 1 1 0 6
7 0 1 1 1 7
8 1 0 0 0 8
9 1 0 0 1 9
OBSERVACIONES
Para combinaciones mayores a 1001 hasta 1111, la presentación
en display presenta signos especiales.
PRUEBA D C B A DISPLAY
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
CODIFICADOR Y DECODIFICADOR
CODE DECODE
LINEAS DE
TRANSMISION
Para otra entrada, el codificador asignará otro codigo, esto es otra combinación de N
bits, distinta a la anterior, y que corresponderá a esta nueva entrada, y en el otro
extremo activará otra salida, la que es correspondiente a esta nueva entrada; para una
cantidad de N líneas o bits, se tendrá una cantidad máxima de entradas y salidas, es
igual al número de estado que se puede tener para N de bits en el sistema de
numeración binario: la base 2 elevado al exponente N.
DECODIFICADORES
Los circuitos digitales utilizan el sistema de numeración binario, para realizar las
operaciones aritméticas, y al final de estas operaciones la calculadora o la
computadora nos da un resultado que, lógicamente está expresado en sistema binario.
DEFINICIÓN
habilita una determinada salida para cada estado o combinación que puede ser
representado por el código.
A0 O0
A1 O1
A2 O2
Código de M
selección DECODIFICADOR Salidas
AN-1 OM-1
TIPOS
APLICACIONES
Se utiliza también para presentar visualmente, los números y letras que se almacenan
o procesan en un sistema digital, siendo visibles en display de 7 segmentos o 16
segmentos.
DECODIFICADORES NO EXCITADORES
DECODIFICADOR DE 3 A 8
Un Decodificador de 3 a 8 es un decodificador de 3 líneas de entrada a 8 líneas de
salida, se le llama también decodificador binario a octal porque toma un código de
entrada binaria de 3 bits y produce una salida de nivel alto en una de los ocho (octal)
C B A O0 O1 O2 O3 O4 O5 O6 O7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1
CIRCUITO DECODIFICADOR 3 A 8
0 O0=CBA
1 O1=CBA
A
(LSB)
2 O2=CBA
B
3 O3=CBA
4 O4=CBA
C
(MSB)
5 O5=CBA
6 O6=CBA
7 O7=CBA
Cuando el codigo o combinación de 3 bits que llegan al decodificador son C=0, B=0,
A=0, todas las compuertas AND tiene al menos una entrada con nivel 0 y por lo tanto
sus salidas son 0, excepto la primera AND, que tiene sus tres entradas con nivel 1, por
que sus entradas previamente pasan por los inversores que convierten los 0 en 1, y
será la salida de la primera AND la única que tendrá nivel 1 y todas las demás salidas
tendrán nivel 0.
Para la combinación C=0, B=0, A=1,todas las AND dan salida 0 excepto la segunda
AND, por que C y B previamente pasan por los inversores y A, cuyo valor es 1, ingresa
directamente, por ello en esta oportunidad es las segunda AND la que tiene sus tres
entradas con nivel 1 y por lo tanto su salida tendrá nivel 1, las otras salidas serán 0. Y
así se debe seguir analizando para las demás combinaciones o entradas indicadas en
la tabla de verdad.
DECODIFICADOR DECIMAL
Las combinaciones o códigos de 1010 hasta 1111 no son utilizados para BCD y no
producen ninguna salida activa.
D C B A SALIDA ACTIVA
L L L L O0
L L L H O1
L L H L O2
L L H H O3
L H L L O4
L H L H O5
L H H L O6
L H H H O7
H L L L O8
H L L H O9
H L L L Ninguna
H L L H Ninguna
H H H L Ninguna
H H H H Ninguna
H H H L Ninguna
H H H H Ninguna
PARA ENTRADAS DE HLHL (1010) HASTA HHHH (1111) LAS SALIDAS TODAS
SON DE NIVEL ALTO, ESTO ES NINGUNA ES ACTIVA.
D C B A
DECODIFICADOR 1 DE 10
7442
O9 O8 O7 O6 O5 O4 O3 O2 O1 O0
O8
D
O7
O6
C
Código de
entrada O5
BCD
O4
B
O3
O2
A
O1
O0
+Vcc
a
a
b
D
C f b
C DECODIFICADOR
Entrada MANEJADOR d
BCD DE BCD
B A 7 SEGMENTOS e
g
f
A e C
g d
Para limitar
la corriente
0 1 2 3 4 5 6 7 8 9
DECODIFICADOR DE 4 A 16
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
El decodificador TTL 7446 y 7447, aun cuando se llaman BCD a 7 segmento, también
accionan las 16 salidas como los decodificadores de 4 a 16.
CODIFICADORES
A0 O0
A1 O1
A2 O2
CODIFICADOR
AM-1 ON-1
Un codificador genera una o varias salidas activas cuando se activa una entrada, y
cada vez que se activa una entrada se genera un codigo de salida, la que corresponde
a la entrada activada.
Cuando se activan dos entradas al mismo tiempo se puede producir una codificación
errónea, que no corresponda a ninguna de las dos entradas, para evitar ello se utilizan
codificadores con prioridad, que incluyen circuitos que permiten solo codificar la
entrada de mayor valor cuando se presentan dos o mas entradas activas al mismo
tiempo.
MSB
A1 O0
A2
74147 O1
Codificador
de decimal
a binario O2
A8
A9 O3
A1 A2 A3 A4 A5 A6 A7 A8 A9 O3 O2 O1 O0
1 1 1 1 1 1 1 1 1 1 1 1 1
X X X X X X X X 0 0 1 1 0
X X X X X X X 0 1 0 1 1 1
X X X X X X 0 1 1 1 0 0 0
X X X X X 0 1 1 1 1 0 0 1
X X X X 0 1 1 1 1 1 0 1 0
X X X 0 1 1 1 1 1 1 0 1 1
X X 0 1 1 1 1 1 1 1 1 0 0
X 0 1 1 1 1 1 1 1 1 1 0 1
0 1 1 1 1 1 1 1 1 1 1 1 0
En la tabla de verdad, se observa que las entradas y salidas son activas en nivel bajo,
las entradas están siempre en nivel alto y se codifica aquella que esta en nivel bajo, si
hay mas de una en nivel bajo, se codifica la que tiene mayor valor, las entradas con X
significa que pueden tener nivel 0 o 1, no tiene influencia en la salida.
La salida entrega un codigo en BCD con niveles inversos, para tener una codificación
en BCD normal o directa se debe utilizar en cada salida una compuerta NOT o inversor.
CIRCUITO CODIFICADOR CON 74147
DECIMAL A BCD
Sw9
A9
Sw8
A8
Sw7
A7
O3
Sw6 A6
Sw5 O3
A5 Codificador
de prioridad BCD
Sw4 decimal a BDC O3 NORMAL
A4 74147
Sw3 O3
A3
Sw2
A2
Sw1
A1
Sw0
Un circuito codificador sin prioridad no tiene la lógica o circuito que detecte si dos o
mas entradas están activas a la vez, y como el codificador es un circuito combinacional
procede a ejecutar los cambios en sus salidas en cuanto se presenten cambios en sus
entradas. El codificador sin prioridad, codifica cada entrada independientemente y
como las dos entradas están activas al mismo tiempo, se mezclan o superponen
ambos códigos dando un resultado erróneo, que puede corresponder a uno de ellos o
un código que corresponde a otra entrada.
ENTRADAS SALIDAS
A0 A1 A2 A3 A4 A5 A6 A7 O2 O1 O0
X 1 1 1 1 1 1 1 0 0 0
X 0 1 1 1 1 1 1 0 0 1
X 1 0 1 1 1 1 1 0 1 0
X 1 1 0 1 1 1 1 0 1 1
X 1 1 1 0 1 1 1 1 0 0
X 1 1 1 1 0 1 1 1 0 1
X 1 1 1 1 1 0 1 1 1 0
X 1 1 1 1 1 1 0 1 1 1
O0
A0 LSB
A1
A2 O1
8
ENTRADAS A3
A4
O2
A5 MSB
A6
A7
Cuando se presiona la entrada A1, todas las entradas están en nivel 1 y por lo tanto
ingresan a la OR entradas inversas, 0 y sus salidas serán 0, excepto la entrada A1
que al estar presionado ingresa 0, invertido 1 y por ello la salida O0 tendrá salida 1
y el código será 001. Y en forma similar se analiza para todas las entradas,
verificándose el cumplimiento de la Tabla de verdad.
DECODIFICADORES Y CODIFICADORES
TABLAS DE VERDAD
ACCION/PULSO D C B A DISPLAY
CLEAR 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 2
3 0 0 1 1 3
4 0 1 0 0 4
5 0 1 0 1 5
6 0 1 1 0 6
7 0 1 1 1 7
8 1 0 0 0 8
9 1 0 0 1 9
El display de ánodo común funciona con todos los ánodos de los leds del display
unidos, conectados a fuente y los cátodos de los leds o segmentos del display, en
forma individual están conectados al excitador, que son activos en nivel bajo, luego los
que están activados tiene un nivel de 0 voltios y desde la fuente producen una caída de
tensión y se enciende el led.
Los que no están activos están en nivel alto y con la fuente no producen caída de
tensión y por ello están apagados.
El display de cátodo común funciona con todos los cátodos de los leds del display
unidos, conectados a tierra y los ánodos de los leds del display, en forma individual
están conectados al decodificador, que son activos en nivel alto, luego los que están
activados tiene un nivel de 5 voltios y con tierra producen una caída de tensión y se
enciende el led. Los que no están activos están en nivel bajo y el led no prende.
A
B
C
D
E
F
G
TAREA 5
E Vcc
R Q E R Q
1 1 No hay cambio 0 0 No hay cambio
0 1 1 1 0 1
1 0 0 0 1 0
0 0 No usar 1 1 No usar
112
ELECTRÓNICA DIGITAL
OPERACIÓN
DESCRIPCIÓN
Tiene una entrada Establecer – E; que permite poner Q=1 y una entrada
Reestablecer – R que pone Q=0; y para mantener el valor de la salida Q sin
cambio ambas entradas deben estar en 1 lógico.
PROCESO DE OPERACIÓN
1º PASO: Identifique los terminales del CI 74LS00.
E 1 3 Q
2
4 6 Q
R 5
3º PASO: Compruebe el cumplimiento de la tabla de verdad; manteniendo
siempre las entradas en los valores 1 lógico.
OBSERVACIÓN
No se debe usar la combinación E=0 y R=0; porque el circuito no
se comporta como flip flop y los componentes se pueden deteriorar.
OPERACIÓN
DESCRIPCIÓN
Un flip flop con compuerta NOR, permite almacenar un bit, manteniendo el valor
en su salida Q por todo el tiempo necesario mientras no se propicie su cambio.
En el registro básico NOR: las entradas E=R=0 mantienen la salida sin cambio y
las entradas E=R=1 no se usan.
PROCESO DE OPERACIÓN
E 2
1 Q
3
5
4 Q
R 6
E R Q
0 0 No hay cambio
1 0 1
0 1 0
1 1 No usar
OBSERVACIÓN
No se debe usar la combinación E=1 y R=1; porque el circuito no
se comporta como flip flop y los componentes se pueden deteriorar.
FLIP FLOPS
Los Sistemas Digitales en general están formados por dos tipos de circuitos; los
Circuitos Combinacionales o Combinatorios, en los que el nivel de sus salidas solo
dependen de los niveles de sus entradas, en cualquier instante; y los circuitos
elementos de Memoria o Circuitos Secuenciales, en los cuales el nivel de sus salidas
dependen de los niveles de sus entradas y del nivel de su salida en el instante anterior.
PARAMETROS
TIPOS
E R SALIDA
E Q 1 1 No hay cambio
FF 0 1 Q=1
NAND 1 0 Q=0
R Q 0 0 Invalido ( no usar )
El Flip Flop con compuertas NAND siempre debe tener sus entradas en E=1 y R=1; y
si se desea una salida Q=1; se debe conectar temporalmente E=0 y luego retornar a
E=1, de esta forma se ha almacenado un Bit 1 en la salida, Q = 1, y por lo tanto Q = 0;
y mientras E=1 y R=1 se mantenga sin cambios, el dato se mantendrá almacenado en
la salida por todo el tiempo necesario.
Un Registro Básico NOR es un Circuito Elemental de memoria, esta formado por dos
compuertas NOR, conectadas entre ellas en realimentación; tiene dos entradas una
llamada E o establecer y la otra llamada R o reestablecer, que permiten poner la salida
principal o directa en 1 y en 0 respectivamente. Tiene dos salidas complementarias
entre ellas, una de las salidas se llama salida directa o principal, identificada por Q; y la
otra es la salida negada o complementaria, identificada por Q .
E R SALIDA
E Q 0 0 No hay cambio
FF 1 0 Q=1
NOR 0 1 Q=0
R Q 1 1 Invalido ( no usar )
El Flip Flop con compuertas NOR, siempre debe tener sus entradas en E=0 y R=0;
y si se desea una salida Q=1; se debe conectar temporalmente E=1 y luego retornar a
E=0, de esta forma se ha almacenado en la salida Q un 1, Q=1 y por lo tanto Q =0; y
mientras se mantenga E=0 y R=0, el dato se mantendrá almacenado en la salida por
todo el tiempo necesario.
Los sistemas digitales pueden operar en forma asíncrona o síncrona, y además las que
operan en forma síncrona, pueden operar bajo ciertas condiciones en forma asíncrona
y para ello deben tener entradas asíncronas y entradas síncronas.
OPERACION ASINCRONA
Un sistema digital opera en forma asíncrona cuando las salidas de los circuitos lógicos
cambian de estado en cualquier momento, en el instante en el que una o mas de sus
entradas cambian.
Un sistema asíncrono es difícil de diseñar y reparar.
OPERACIÓN SINCRONA
Los sistemas digitales síncronos tienen tiempos exactos en que sus salidas pueden
cambiar de estado, estos tiempos están determinados por una señal de pulsos que
dan el sincronismo, llamada reloj, Clock, Tren de Pulsos, Pulsos de Reloj, etc.
Un sistema síncrono es mas fácil de diseñar y reparar.
SEÑAL DE RELOJ
Nivel lógico 1
SEÑAL DE 1 o Trabajo
RELOJ O
CLOCK t TPP TPN
SOLUCION:
1 1 1
f = 2000 Khz. F= T= = = 0.5 us
T F 2000
t = 0.5 / 2 = 0.25 us %DC= (t/T)x100 = (0.25/0.5) x 100 = 50%
1TPN 2TPP
1TPP
ENTRADAS ASINCRONAS
ENTRADA
PR PRESET
ASINCRONA
S
ENTRADAS Q
CK
SINCRONAS FF
R
Q ENTRADA
CLR CLEAR
ASINCRONA
ENTRADAS ASINCRONAS
Son aquellas entradas, cuyo efecto en las salidas se produce inmediatamente después
de variar el valor lógico en la entrada, sin necesidad de señal de sincronismo.
.
Las entradas asíncronas de un flip flop son el Clear o CLR, que permite poner un 0 en
la salida directa y el Preset o PR, que permite poner un 1 en la salida directa. Cuando
en el símbolo del FF se tienen un circulo pequeño, se dice que es activo en nivel bajo,
por lo tanto para una operación normal PR y CLR deben estar conectadas a valor
lógico1 solo momentáneamente se debe conectarse a 0 lógico para limpiar o poner
Q=1.
ENTRADAS SINCRONAS
Son aquellas entradas, cuto efecto en las salidas se produce después de variar el valor
lógico en la entrada y recibir el flanco correspondiente, requisito sin el cual los cambios
en el valor lógico en la entrada no tienen efecto.
FLIP FLOPS
Las funciones Booleanas o funciones lógicas, son funciones binarias, esto significa que
las variables de las funciones solo pueden tomar dos valores 0 y 1, y para determinar
una función Booleana, existen básicamente dos formas de hacerlo.
Cuando se tiene una necesidad de un circuito que realice determinadas acciones ante
determinados valores de entrada, se puede construir la tabla de verdad que cumpla
con las especificaciones de funcionamiento requeridos, y con la tabla de verdad, como
en el caso anterior se obtendrá la función Booleana o expresión algebraica.
Una combinación de las dos entradas debe mantener los datos sin cambios,
manteniendo los mismos niveles almacenados, esto si se almaceno Q = 1, la
combinación debe mantener Q = 1 y en forma similar si se almaceno Q = 0, debe
mantener dicho valor.
Otra combinación de las dos entradas debe poner siempre Q = 1, esto significa si la
salida es Q = 1, se debe continuar Q = 1, y si la salida es Q = 0, debe cambiar a Q = 1.
Una tercera combinación de las dos entradas debe poner siempre Q = 0, esto significa
si la salida es Q = 1, debe cambiar a Q = 0, y si la salida es Q = 0, debe continuar con
el valor de la salida Q = 0.
La cuarta combinación de los niveles de entrada, en los flip flops básicos con
compuertas universales NAND y NOR, no cumplen con el requerimiento de las dos
salidas mutuamente complementarias y por ello no se utilizan permitiendo tener un
circuito simple para estos registros básicos.
En la sección HIT- 05 se muestran las tablas de verdad, los símbolos y los esquemas
circuitales de los flip flops con compuertas NAND y con compuertas NOR.
En todo circuito digital, la posibilidad de que las salidas se encuentren en nivel alto o
bajo es la misma y cuando se suministra voltaje al circuito, no es posible predecir el
estado inicial de la salida de un flip-flop.
La posibilidad de que el estado inicial sea Q=0 es la misma que la de Q=1. Esto
dependerá de aspectos como los retrasos de propagación internos, capacitancias
parásitas y carga externa. Si un registro básico o FF debe tener un estado inicial en
particular para asegurar la operación de un circuito, entonces debe colocarse en ese
estado activando en forma momentánea la entrada ESTABLECER o RESTABLECER
al inicio de la operación del circuito. A menudo esto se logra con la aplicación de un
pulso en la entrada apropiada.
Los niveles de las señales de entrada deben ser las entradas admisibles para la
tecnología de flip flop que se este utilizando, considerando, por ejemplo que en la
tecnología TTL, para ser considerado nivel alto el voltaje como mínimo debe ser 2
voltios y para ser considerado nivel bajo el voltaje no debe ser superior a 0.8 voltios.
Para cumplir con las normas de seguridad industrial, toda instalación electrica en el
puesto de trabajo debe contar con puesta a tierra y el aprendiz de evitar tener
elementos metálicos en las manos cuando trabaja con circuitos eléctricos y
electrónicos.
En el uso de los equipos e instrumentos se debe tener en cuenta que muchos equipos
están diseñados para trabajar 24 horas los 365 días del año, sin embargo el uso debe
ser racional prender cuando realmente se va utilizar y como rutina, no se sabe a que
hora se utilizará y ya el equipo esta prendido desde el ingreso a la oficina o puesto de
trabajo, evitar el desperdicio de la electricidad por que en algún lugar se están
consumiendo los insumos para el desperdicio que se esta cometiendo.
TAREA 6
150
123
ELECTRÓNICA DIGITAL
OPERACIÓN
DESCRIPCIÓN
El flip flop SR con reloj es un circuito que permite realizar los cambios de estado
de su salida solo cuando recibe en su entrada CK un flanco positivo o transición
de 0 a 1 (TPP), ó un flanco negativo ó transición de 1 a 0 (TPN) según
corresponda.
Su tabla de verdad es similar a la registro básico NOR pero requiere del flanco
correspondiente para efectuar el cambio de estado.
PROCESO DE OPERACIÓN
1
3 4
6
2
5
12
8
10 13
11
9
1 2 1
3
2
S R CK Q
0 0 No hay cambio
1 0 1
0 1 0
1 1 No usar
OBSERVACIÓN
Si el circuito no funciona con la llegada de los flancos, modifique el
detector de flanco agregando dos inversores adicionales (total tres).
1 2 3 4 5 6 1
3
2
OBSERVACIÓN
Puede reemplazar el detector de flanco positivo por el detector de
flanco negativo mostrado y verificar que los cambios se dan cuando
el led del Monoestable se apaga.
1 2 2
3 1
OPERACIÓN
DESCRIPCIÓN
El flip flop JK utiliza las cuatro combinaciones de sus entradas JK; las tres
primeras son iguales a la SR; y la combinación J=K=1, complementa el valor de
la salida después de recibir el flanco.
El flip flop T es una variación del JK; para ello se unen las entradas JK formando
una sola entrada llamada T y por ello tiene solo dos estados de trabajo:
PROCESO DE OPERACIÓN
14 12
13
3
J K CK Q Q
0 0 ↓ Q0 No cambia
1 0 ↓ 1 1
0 1 ↓ 0 0
1 1 ↓ Q0 Se complementa
T CK Q Q
0 ↓ Q0 No cambia
1 ↓ Q0 Se complementa
OPERACIÓN
DESCRIPCIÓN
El flip flop D es una variación del JK; donde se utiliza un inversor para conectar
el J con el K, y la entrada J se convierte en la entrada D, y por ello solo tiene dos
estados de trabajo:
PROCESO DE OPERACIÓN
D CK Q
0 ↓ 0
1 ↓ 1
2 5
D CK Q
0 0
1 1
OBSERVACIÓN
Cuando el flip flop es activado por flanco positivo el cambio se produce
cuando el led del astable se prende y cuando el flip flop es activado por
flanco negativo el cambio se produce cuando el led del astable se apaga.
Los cambios de estado en las salidas de los Flip Flops sincronizados ocurren solo en
determinados instantes, cuando la señal de reloj esta en una transición o paso de
nivel 0 a nivel 1, y se llama transición de pendiente positiva o TPP, o flanco positivo
o flanco de subida.
TIPOS
Los Flip Flops Sincronizados son:
FF SR SINCRONIZADO
FF JK
FF D
FF T
E R Q
1 1 NO HAY CAMBIO
0 1 1
1 0 0
0 0 NO USAR (*)
En la tabla de verdad del Flip Flop SR, se debe analizar cada una de las
combinaciones de las entradas; quedando sin uso, invalido, la entrada S = 1, R = 1,
por que no cumple con el comportamiento de los Flip Flop.
Para las entradas S = 0 y R = 0, no hay cambios porque basta un 0 y las NAND dan
salida 1 y en el registro básico no hay cambio.
El triángulo en el símbolo del flip flop indica que el dispositivo es activado por flanco y
no por nivel lógico y cuando el triángulo se conecta directamente a la línea de entrada
CK o de pulsos de reloj, indica que es activado por flanco positivo. En la tabla de
verdad las flechas hacia arriba indican que son activados por flanco positivo.
S R CK SALIDA
FF 0 0 ↓ NO CAMBIA
1 0 ↓ Q=1
SR 0 1 ↓ Q=0
1 1 ↓ NO USAR
Para el caso de un Flip Flop activado por flanco negativo, en el circuito Flip Flop SR
sincronizado mostrado anteriormente, el detector de flanco D.F. solo debe detectar los
flancos negativos, es decir los cambios de 1 a 0 en los pulsos de reloj, no teniendo
ningún efecto los niveles lógicos ni tampoco los flancos positivos.
El triángulo en el símbolo del flip flop indica que es activado por flanco y el pequeño
círculo delante del triangulo antes de conectarse a la línea de entrada CK o de pulsos
de reloj, indica que es activado por flanco negativo. En la tabla de verdad las flechas
hacia abajo indican que son activados por flanco negativo.
FLIP FLOP JK
Para lograr ello se modifica el circuito, utilizando en las entradas compuertas NAND de
tres entradas, en la tercera entrada de cada NAND se realimentan las salidas, la salida
Q a la NAND de la entrada K, y la salida Q negada a la NAND de entrada J.
J K CK Q SALIDA
FF 0 0 ↑ Q0 NO CAMBIA
JK 1 0 ↑ 1 1
0 1 ↑ 0 0
1 1 ↑ Q0 SE COMPLEMENTA
J K CK Q SALIDA
0 0 ↓ Q0 NO CAMBIA
FF 1 0 1 1
↓
JK 0 1 ↓ 0 0
1 1 ↓ Q0 SE COMPLEMENTA
En el FF JK activado por Flanco negativo, el detector de flanco solo debe detectar los
flancos negativos, es decir los cambios de 1 a 0 en los pulsos de reloj, no teniendo
ningún efecto los niveles lógicos ni tampoco los flancos positivos.
Las entradas tienen niveles lógicos que surten efecto en las salidas solo cuando se
presentan los flancos negativos.
FLIP FLOP D
Los Flip Flop D almacenan un bit , se usan en la transferencia de datos binarios desde
un circuito combinatorio a otro, cuando los datos llegan a las entradas D, esperan la
señal de reloj o sincronismo, y al recibir el flanco correspondiente, los datos que están
en las entradas D son transferidos a la salidas Q.
El Flip Flop D, se forma con la modificación de un Flip Flop SR o un Flip Flop JK, en el
cual se han unido las entradas S y R o las entradas J y K, y se ha insertado un
inversor en la entrada R o K, de tal forma que solo existan dos condiciones o
combinaciones de entrada posibles.
FF
JK
D CK Q
FF 1 ↑ 1
0 ↑ 0
D
D CK Q
FF 1 ↓ 1
0 ↓ 0
D
Como ya indicamos el triángulo con su círculo pequeño en el símbolo del flip flop,
indica que el dispositivo es activado por flanco negativo, y las flechas hacia abajo en la
tabla de verdad indican también que el circuito solo responde a los flancos negativos.
T CK Q
FF 1 ↑ 1
T 0 ↑ 0
T CK Q
FF 1 ↓ 1
T 0 ↓ 0
El circuito mostrado permite seleccionar el nivel que se va ingresar a cada uno de los
cuatro flip flops que forman el primer registro, una vez seleccionado los niveles se
aplica un pulso de reloj y con el flanco positivo, los valores seleccionados son
transferidos a las salidas Q del primer registro.
Como se observa la salida Q0 está conectada con D4, Q1 con D5, Q2 con D6, Q3 con
D7, por lo tanto los valores de las salidas Q del primer registro están alimentando a las
entradas D del segundo registro, y al aplicar un pulso de reloj al segundo registro, con
el flanco negativo los datos son transferidos a las salidas Q del segundo registro.
Observar que las entradas CK del segundo registro previamente son complementados
por un inversor, esto se realiza para trabajar con una sola señal de reloj, en ese caso,
con un solo pulso se realiza las dos acciones, con el flanco positivo se carga los datos
al primer registro y con el flanco negativo del mismo pulso se transfieren los datos a las
salidas del segundo registro.
ACCION D3 D2 D1 D0 Q3 Q2 Q1 Q0 Q7 Q6 Q5 Q4
CLEAR 0 0 0 0 0 0 0 0 0 0 0 0
DATOS 1 0 1 1 0 0 0 0 0 0 0 0
↑ 1 0 1 1 1 0 1 1 0 0 0 0
↓ 1 0 1 1 1 0 1 1 1 0 1 1
NUEVOS DATOS 1 1 0 0 1 0 1 1 1 0 1 1
↑ 1 1 0 0 1 1 0 0 1 0 1 1
1 1 0 0 1 1 0 0 1 1 0 0
Tabla de valores para probar la carga y transferencia de datos del circuito mostrado.
Las funciones Booleanas o funciones lógicas, son funciones binarias, solo pueden
tomar dos valores 0 y 1, y para determinar una función Booleana, hay dos formas de
hacerlo.
A partir del circuito lógico o diagrama circuital, se obtiene la tabla de verdad del circuito,
y de ella, mediante los términos canónicos y la forma suma de productos o productos
de suma se tendrá la función Booleana o expresión algebraica.
Para el flip flop SR sincronizado la tabla de verdad es la misma que la del flip flop
básico NOR, requiriéndose la señal de sincronismo, que se muestra en las tablas de
excitación indicándose con una flecha hacia arriba para el funcionamiento con flanco
positivo y flecha hacia abajo para el funcionamiento con flanco negativo.
El flip flop JK, es similar al anterior, con la diferencia que la cuarta combinación de los
niveles de entrada, en el que J = 1 y K = 1, si se utiliza y permite funcionar
complementando el nivel de la salida Q; así, si Q = 1 y llega el flanco correspondiente,
la salida cambia a Q = 0, si luego llega otro flanco la vuelve a complementar, poniendo
la salida Q = 1, con cada flanco se complementa la salida en J = K = 1.
El flip flop D modifica el comportamiento del flip flop JK a solo dos combinaciones de
las entradas, aquellas en que ambas entradas son complementarias, y permite
transferir el valor de su entrada D a su salida Q con cada flanco; así, si D = 1, después
del flanco correspondiente Q = 1. y si D = 0 después Q = 0.
El flip flop T, es contrario a flip flop D, modifica tambien el comportamiento del flip flop
JK a solo dos combinaciones de las entradas, aquellas en que ambas entradas son
iguales, y permite funcionar en la combinación T = 0, la salida no cambia, mantiene
siempre el mismo valor almacenado en su salida Q, y para la combinación T = 1, la
salida se complementa con cada flanco; así, si Q = 1, después Q = 0 y viceversa.
A continuación mostramos las tablas de verdad, de los flip flops sincronizados SR, JK,
T y D, para los flancos que generalmente utilizan.
S R CK Q
0 0 No hay cambio
1 0 1
0 1 0
1 1 No usar
J K CK Q Q
0 0 ↓ Q0 No cambia
1 0 ↓ 1 1
0 1 ↓ 0 0
1 1 ↓ Q0 Se complementa
T CK Q Q
0 ↓ Q0 No cambia
1 ↓ Q0 Se complementa
D CK Q
0 ↓ 0
1 ↓ 1
PRESTABLECER
J Q
CLK
K Q
RESTABLECER
OPERACIÓN
1 1 SINCRONIZADA POR RELOJ
0 1 Q=1
1 0 Q=0
0 0 NO SE UTILIZA
CLR 1
0
1
Q 0
A B C D E F G
PUNTO OPERACIÓN
A Transición síncrona cuando ocurre la TPN de CLK
B Establecimiento asíncrono cuando PRE = 0
C Transición síncrona
D Transición síncrona
E Restablecimiento asíncrono cuando CLR = 0
F CLR anula el efecto de la TPN de CLK
G Transición síncrona
En la tabla se da la explicación del comportamiento del flip flop JK, con respecto a los
niveles de las entradas CLK, PRE y CLR en funcionamiento conjunto cuando J = K = 1.
SÍMBOLOS Y ESQUEMAS
En la sección HIT- 06 se muestran los símbolos y los esquemas circuitales de los flip
flops sincronizados SR, JK, D y T.
Las normas internacionales sobre la protección del medio ambiente ha logrado que las
mejores empresas del mundo tengan la oportunidad de demostrar su compromiso con
la humanidad y la naturales, preservando los recursos naturales y evitando la
contaminación del medio ambiente.
TAREA 7
143
ELECTRÓNICA DIGITAL
OPERACIÓN
DESCRIPCIÓN
Un registro esta formado por flip flops D que almacenan 1 bit cada uno, total 4
bits si el registro tiene 4 flip flops; la carga de los datos se puede hacer por las
entradas D; seleccionando el valor lógico a ingresar y luego aplicando un pulso
de reloj; con cuyo flanco positivo los valores de las entradas D son transferidos a
las salidas Q.
PROCESO DE OPERACIÓN
4º PASO: Ingrese los datos al registro por las entradas D seleccionando los
niveles indicados.
D3 D2 D1 D0
1 0 1 1
ACCION D3 D2 D1 D0 Q3 Q2 Q1 Q0 Q7 Q6 Q5 Q4
CLEAR 0 0 0 0 0 0 0 0 0 0 0 0
DATOS 1 0 1 1 0 0 0 0 0 0 0 0
↑ 1 0 1 1 1 0 1 1 0 0 0 0
↓ 1 0 1 1 1 0 1 1 1 0 1 1
NUEVOS DATOS 1 1 0 0 1 0 1 1 1 0 1 1
↑ 1 1 0 0 1 1 0 0 1 0 1 1
↓ 1 1 0 0 1 1 0 0 1 1 0 0
OBSERVACIÓN
Se puede alimentar el pulso en forma independiente a cada
registro, o a los dos registros al mismo tiempo uniendo las dos
entradas.
OPERACIÓN
DESCRIPCIÓN
PROCESO DE OPERACIÓN
Q3 Q2 Q1 Q0
1 0 1 1
OPERACIÓN
DESCRIPCIÓN
Un contador de anillo tiene una cantidad de estados igual al numero de flip flops
y tiene un solo bit 1 y los demás bits son 0.
Un contador Johnson tiene una cantidad de estados igual al doble del numero
de flip flops.
PROCESO DE OPERACIÓN
3º PASO: Limpie las salidas del registro con la entrada CLR poniendo
momentáneamente a 0 y luego devolver a 1;y luego cargar 1 lógico
en Q3 poniendo PR momentáneamente a 0 y luego volver a 1.
ACCION Q3 Q2 Q1 Q0
CLEAR 0 0 0 0
CARGA DE DATOS 1 0 0 0
1º PULSO 0 1 0 0
2º PULSO 0 0 1 0
3º PULSO 0 0 0 1
4º PULSO 1 0 0 0
8º PASO: Limpie las salidas del registro con la entrada CLR poniendo
momentáneamente a 0 y luego devolver a 1.
ACCION Q3 Q2 Q1 Q0 Q0
CLEAR 0 0 0 0 1
1º PULSO 1 0 0 0 1
2º PULSO 1 1 0 0 1
3º PULSO 1 1 1 0 1
4º PULSO 1 1 1 1 0
5º PULSO 0 1 1 1 0
6º PULSO 0 0 1 1 0
7º PULSO 0 0 0 1 0
8º PULSO 0 0 0 0 1
OPERACIÓN
DESCRIPCIÓN
PROCESO DE OPERACIÓN
7 6 5 4 3 2
11
10
12 13 14 15
D C B A
1 0 1 1
ACCION / PULSO QD QC QB QA
PRESET 1 0 1 1
1 0 1 1 0
2 1 1 0 0
3 1 0 0 0
4 0 0 0 0
ACCION / PULSO QD QC QB QA
PRESET 1 0 1 1
1 0 1 0 1
2 0 0 1 0
3 0 0 0 1
4 0 0 0 0
REGISTRO DE DESPLAZAMIENTO
Un registro es un circuito digital formado por flip flops o registros básicos o elementales
y tiene su principal utilidad como un medio de almacenamiento temporal para el
procesamiento de los datos o conjuntos de bits, que maneja el sistema digital.
Los registros pueden recibir los datos por transferencia en paralelo o serie y una vez
almacenado los datos pueden transferir los datos a otros circuitos del sistema, también
en paralelo o en serie, además pueden realizar desplazamiento de los bits dentro del
mismo registro a la izquierda o a la derecha.
TIPOS
Los registros se pueden clasificar por la forma como se ingresa y como salen los datos
del registro:
Entrada paralelo / Salida paralelo
Entrada serie / Salida serie
Entrada paralelo / Salida serie
Entrada serie / Salida paralelo
Los CI que cumplen esta función son el 74174 y el 74178, el primero es un registro de
6 bits, solo paralelo / paralelo, se carga por las entradas D (D0 – D5) y después del
Flanco los datos están disponibles en las salidas Q (Q0-Q5), y tiene una entrada Clear,
para poner las salidas Q = 0.
METODOS DE DESPLAZAMIENTO
DESPLAZAMIENTO A LA DERECHA
El registro de desplazamiento esta formado por flip flops tipo D, los flip flops tienen
entradas asíncronas para cargar los datos al registro y presentar los bits en las salidas
Q; el registro de desplazamiento tiene conexiones entre los flip flops, así, las salidas Q
de cada flip flop se conectan a las entradas D del flip flop que le sigue, para permitir
que la salida de un flip flop es a la vez entrada del siguiente. Y con cada pulso los bits
se van transfiriendo de flip flop en flip flop.
Para cargar el registro se pone las salidas en Q = 0 y luego se ingresan los datos en
paralelo por las entradas asíncronas, presentándose el dato en las salidas Q (Q3 – Q0)
y con cada pulso los bits son desplazados una posición a la derecha tal como se
muestra en la tabla de valores.
TABLA DE VALORES
PULSO Q3 Q2 Q1 Q0
CLEAR 0 0 0 0
DATA 1 0 1 1
1↑ 0 1 0 1
2↑ 0 0 1 0
3↑ 0 0 0 1
4↑ 0 0 0 0
DESPLAZAMIENTO A LA IZQUIERDA
El registro de desplazamiento a la izquierda, formado por flip flops tipo D, con entradas
asíncronas para cargar los datos al registro, tiene las salidas Q de cada flip flop
conectado a las entradas D del flip flop que le sigue, las conexiones entre los flip flops
son diferentes respectos al desplazamiento a la derecha, por que deben permitir el
desplazamiento a la izquierdo.
Para cargar el registro se pone las salidas en Q = 0 y luego se ingresan los datos en
paralelo por las entradas asíncronas, presentándose el dato en las salidas Q (Q3 – Q0)
y con cada pulso los bits son desplazados una posición a la derecha tal como se
muestra en la tabla de valores.
TABLA DE VALORES
PULSO Q3 Q2 Q1 Q0
CLEAR 0 0 0 0
DATA 1 0 1 1
1↑ 0 1 1 0
2↑ 1 1 0 0
3↑ 1 0 0 0
4↑ 0 0 0 0
Hay contadores Binarios o BCD que utilizan flip flops tipo JK, como se verá mas
adelante y hay contadores tipo registros de desplazamiento que utilizan flip flops tipo D
y tienen secuencia de estados que no corresponden a los sistemas de numeración,
siendo secuencias de estado especiales.
CONTADOR DE ANILLO
TABLA DE VALORES
PULSO Q3 Q2 Q1 Q0
INICIAL 1 0 0 0
1↑ 0 1 0 0
2↑ 0 0 1 0
3↑ 0 0 0 1
4↑ 1 0 0 0
5↑ 0 1 0 0
El FF3 tiene su salida Q3 = 1 y los demás son 0, y con cada pulso el único bit 1 se
desplaza de flip flop en flip flop y cuando llega al FF0, Q0 = 1, realimenta este valor a la
entrada D3, y por lo tanto en el siguiente pulso el bit 1 llega nuevamente a Q3,
repitiéndose el conteo.
CONTADOR DE JOHNSON
TABLA DE VALORES
PULSO Q3 Q2 Q1 Q0 Q0
INICIAL 0 0 0 0 1
1↑ 1 0 0 0 1
2↑ 1 1 0 0 1
3↑ 1 1 1 0 1
4↑ 1 1 1 1 0
5↑ 0 1 1 1 0
6↑ 0 0 1 1 0
7↑ 0 0 0 1 0
8↑ 0 0 0 0 1
9↑ 1 0 0 0 1
Al inicio todos los flip flops tienen sus salidas con Q = 0 y la salida Q0 negada = 1,
cuando llega el primer pulso, el valor 1 de la salida Q0 negada esta alimentando a la
entrada D3 y por lo tanto después del primer pulso la salida Q3 = 1 y los demás son 0,
y con cada pulso nuevo las salidas del registro trasladan los bits 1 de flip flop en flip
flop.
Los CI conocidos como registros universales son los 74LS95 y 74LS194, el 74LS95
tiene entradas de reloj independientes para el desplazamiento a la izquierda y para la
derecha.
Entrada en serie
Entradas en Paralelo Entrada en serie
a la derecha a la izquierda
D1 D2 D3 D4
S1
Control de Modo
S2
Reloj
Borrado
Q1 Q2 Q3 Q4
Salidas en Paralelo
Los registros anteriormente descritos son unidireccionales, por que desplazan solo a la
derecha o solo a la izquierda, con cada pulso del reloj. Los Registros Bidireccionales
aceptan los datos de entrada en un orden determinado y la suministran en ese mismo
orden o en el orden opuesto.
Entradas en Paralelo
Mando de Estructura
Paralela
D1 D2 D3 D4
Salida en Serie
(Desplazamient Salida en Serie
o a la Izquierda) (Desplazamient
o a la Derecha)
Reloj
Entrada en Serie
(Desplazamiento a Entrada en Serie
la Derecha) (Desplazamiento a
la Izquierda)
Mando de
Desplazamiento
REGISTROS DE DESPLAZAMIENTO
Los registros pueden recibir los datos por transferencia en paralelo o serie, transferir los
datos a otros circuitos del sistema, en paralelo o en serie, y pueden realizar
desplazamiento de los bits dentro del mismo registro a la izquierda o a la derecha.
Para cargar una data o información específica en el registro, utilizar los niveles
adecuados en las entrada asíncronas para una carga inmediata, o los niveles
adecuados en las entradas D y con un pulso cargar la data en paralelo, o el nivel
adecuado en cada oportunidad en una entrada D, para ingresar bit por bit y con los
pulsos necesarios, mediante la carga de la data en serie.
Los niveles de las señales de entrada deben ser las entradas admisibles para la
tecnología de los flip flops que utilice el registro, teniendo en cuenta que la tecnología
TTL, considera nivel alto a un voltaje mayor o igual a 2 voltios y considera nivel bajo a
todo voltaje no superior a 0.8 voltios.
La protección del medio ambiente es una responsabilidad compartida por todos los que
habitamos la tierra, y las empresas de mayor prestigio son las que han demostrado
mayor compromiso en la conservación del medio ambiente y en preservar los recursos
naturales, y las personas formamos las empresas y debemos estar preparados para
concientemente asumir el compromiso en este aspecto, ahora que estamos en
formación y mañana cuando trabajemos en las empresas.
Debemos hacer un uso racional de la energía electrica y del agua, tanto en los trabajos
del taller como en nuestra vida cotidiana, apagando las luminarias de los ambientes
que no se estén ocupando en actividades, reparando las conexiones defectuosas y
evitando fugas de agua en general.
TAREA 8
J=k=1
J=k=1
161
ELECTRÓNICA DIGITAL
OPERACIÓN
DESCRIPCIÓN
Los Flip Flops JK, cuando sus entradas JK están conectadas a J=K=1; con cada
flanco correspondiente, negativo en este caso, complementa el valor de su
salida Q.
PROCESO DE OPERACIÓN
J=k=1
Q3 Q2 Q1 Q0
0 0 0 0
ACCION / PULSO Q3 Q2 Q1 Q0
CLEAR 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16 0 0 0 0
17 0 0 0 1
18 0 0 1 0
19 0 0 1 1
OPERACIÓN
DESCRIPCIÓN
El circuito contador descendente cuenta los pulsos de reloj que recibe el circuito
contador; disminuyendo desde el valor máximo del contador; un valor por cada
pulso recibido.
En el contador descendente la entrada del CK del primer flip flop recibe la señal
de pulsos externa; y los demás flip flop reciben en su entrada CK; la señal que
tiene la salida Q del flip flop anterior.
PROCESO DE OPERACIÓN
J=k=1
Q3 Q2 Q1 Q0
1 1 1 1
ACCION / PULSO Q3 Q2 Q1 Q0
PRESET 1 1 1 1
1 1 1 1 0
2 1 1 0 1
3 1 1 0 0
4 1 0 1 1
5 1 0 1 0
6 1 0 0 1
7 1 0 0 0
8 0 1 1 1
9 0 1 1 0
10 0 1 0 1
11 0 1 0 0
12 0 0 1 1
13 0 0 1 0
14 0 0 0 1
15 0 0 0 0
16 1 1 1 1
17 1 1 1 0
18 1 1 0 1
19 1 1 0 0
OPERACIÓN
DESCRIPCIÓN
PROCESO DE OPERACIÓN
J=K=1
15 4 9 4 9
11 15 11
1 6 1 6
16 12 16 12
3 8 3 8
1
3 13
2 11
12
OBSERVACIÓN
Se puede utilizar el equivalente AND en lugar de la compuerta AND.
Q3 Q2 Q1 Q0
0 0 0 0
ACCION / PULSO Q3 Q2 Q1 Q0
CLEAR 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 0 0 0 0
11 0 0 0 1
12 0 0 1 0
13 0 0 1 1
14 0 1 0 0
15 0 1 0 1
16 0 1 1 0
17 0 1 1 1
18 1 0 0 0
19 1 0 0 1
TAREA 9
182
ELECTRÓNICA DIGITAL
OPERACIÓN
DESCRIPCIÓN
PROCESO DE OPERACIÓN
Q3 Q2 Q1 Q0
0 0 0 0
ACCION / PULSO Q3 Q2 Q1 Q0
CLEAR 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16 0 0 0 0
17 0 0 0 1
ACCION / PULSO Q3 Q2 Q1 Q0
PRESET 1 1 1 1
1 1 1 1 0
2 1 1 0 1
3 1 1 0 0
4 1 0 1 1
5 1 0 1 0
6 1 0 0 1
7 1 0 0 0
8 0 1 1 1
9 0 1 1 0
10 0 1 0 1
11 0 1 0 0
12 0 0 1 1
13 0 0 1 0
14 0 0 0 1
15 0 0 0 0
16 1 1 1 1
17 1 1 1 0
OPERACIÓN
DESCRIPCIÓN
Seleccionando los niveles adecuados de PL, MR, e ingresando los pulsos por
CPD o CPu, tendrá un funcionamiento ascendente o descendente.
PROCESO DE OPERACIÓN
Q3 Q2 Q1 Q0
0 0 0 0
ACCION / PULSO Q3 Q2 Q1 Q0
CLEAR 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 0 0 0 0
13 0 0 0 1
14 0 0 1 0
15 0 0 1 1
16 0 1 0 0
17 0 1 0 1
Q3 Q2 Q1 Q0
1 0 1 1
ACCION / PULSO Q3 Q2 Q1 Q0
PRESET 1 0 1 1
1 1 0 1 0
2 1 0 0 1
3 1 0 0 0
4 0 1 1 1
5 0 1 1 0
6 0 1 0 1
7 0 1 0 0
8 0 0 1 1
9 0 0 1 0
10 0 0 0 1
11 0 0 0 0
12 1 0 1 1
13 1 0 1 0
OPERACIÓN
DESCRIPCIÓN
PROCESO DE OPERACIÓN
74LS90 A 14 74LS90 14
B 1 B 1
11 8 9 11 8 9
OBSERVACIÓN
Se puede poner un led con su resistencia en las salidas D C B A de cada
contador para verificar su estado
3º PASO: Limpie las salidas Q del contador para obtener valor 0000 en las
salidas D C B A y observar 00 en los displays.
ACCION/PULSO D1 C1 B1 A1 D0 C0 B0 A0 DISPLAY
CLEAR 0 0 0 0 0 0 0 0 00
1 0 0 0 0 0 0 0 1 01
2 0 0 0 0 0 0 1 0 02
3 0 0 0 0 0 0 1 1 03
4 0 0 0 0 0 1 0 0 04
5 0 0 0 0 0 1 0 1 05
6 0 0 0 0 0 1 1 0 06
7 0 0 0 0 0 1 1 1 07
8 0 0 0 0 1 0 0 0 08
9 0 0 0 0 1 0 0 1 09
10 0 0 0 1 0 0 0 0 10
11 0 0 0 1 0 0 0 1 11
12 0 0 0 1 0 0 1 0 12
13 0 0 0 1 0 0 1 1 13
14 0 0 0 1 0 1 0 0 14
15 0 0 0 1 0 1 0 1 15
16 0 0 0 1 0 1 1 0 16
17 0 0 0 1 0 1 1 1 17
18 0 0 0 1 1 0 0 0 18
19 0 0 0 1 1 0 0 1 19
20 0 0 1 0 0 0 0 0 20
21 0 0 1 0 0 0 0 1 21
22 0 0 1 0 0 0 1 0 22
23 0 0 1 0 0 0 1 1 23
24 0 0 1 0 0 1 0 0 24
25 0 0 1 0 0 1 0 1 25
.
.
.
96 1 0 0 1 0 1 1 0 96
97 1 0 0 1 0 1 1 1 97
98 1 0 0 1 1 0 0 0 98
99 1 0 0 1 1 0 0 1 99
100 0 0 0 0 0 0 0 0 00
101 0 0 0 0 0 0 0 1 01
102 0 0 0 0 0 0 1 0 02
TAREA 10
CK CONTADOR DE
4 BITS
A3 A2 A1 A0
150
150
150
150
150
150
150
150
150
150
150
201
ELECTRÓNICA DIGITAL
OPERACIÓN
DESCRIPCIÓN
Identificar los terminales o pines del C.I. de memoria RAM, ubicando el código
del circuito integrado y buscando en el manual de semiconductores ECG por el
tipo de C.I o reemplazo ECG correspondiente.
Cada fabricantes de C.I. asignan un código a sus integrados, los cuales tienen
su reemplazo en el manual ECG, en la sección referencia cruzada.
Se armará un circuito de prueba para grabar los bits de un pequeño texto en una
Memoria RAM, en la cual la forma de la letra se seleccionará directamente en
el Display.
Luego de grabado los bits se procederá a la lectura del texto, para ello se
reiniciará el recorrido de la memoria desde la dirección 0000 hasta la ultima
posición grabada.
PROCESO DE EJECUCIÓN:
A7 1 24 Vcc
A6 2 23 A8
A5 3 22 A9
HM6116L-70 WE
A4 4 21
A3 5 O 20 OE
A2 6 19 A10
A1 7 MK6116MN-20 18 CE
A0 8 17 I/O8
O
I/O1 9 16 I/O7
I/O2 10 ECG 2128 15 I/O6
I/O3 11 14 I/O5
VSS 12 13 I/O4
CK CONTADOR DE
4 BITS
A3 A2 A1 A0
150
150
150
150
150
150
150
150
150
150
150
SWITCH PARA
ALMACENAR DATOS
WE
MEMORIAS
La tecnología LSI y VLSI permite tener grandes cantidades de flip flops en un solo CI,
en variados formatos y son los mas veloces y su precio es cada vez mas barato, se
utilizan transistores bipolares y transistores mos.
CELDA DE MEMORIA
Dispositivo o circuito electrónico que almacena un bit: son flip flops, capacitores, etc.
PALABRA DE MEMORIA
Grupo de celdas o bits de una memoria que representan a una instrucción o datos de
un tipo; un registro de 8 flip flops es una memoria que almacena una palabra de 8
bits. El tamaño de las palabras en los microprocesadores son 4, 8,16, 32 y 64; los
microprocesadores PENTIUM ( I, II, III y IV ) utilizan palabras de 64 bits.
BYTE
Termino que se utiliza para designar a un grupo de 8 bits, también llamado octeto.
CAPACIDAD DE MEMORIA
Es la forma de definir la cantidad máxima de bits que puede almacenar un dispositivo
de memoria. La capacidad de una determinada memoria puede ser 2,048 palabras
digitales de 8 Bits; esto significa que puede almacenar 2,048 bytes o en también se
puede determinar la capacidad en bits y en este caso será 16,384 bits.
KILO
En los sistemas digitales un múltiplo de 2 a la N o peso en el sistema binario es 1,
024 y se le asigna el prefijo múltiplo K que corresponde a Kilo que en las otras
unidades siempre significa 1000, pero en sistemas digitales K o Kilo equivale a 1024.
En el caso de la memoria de 2,048 x 8 bits la capacidad de la memoria será:
Capacidad = 2 KB = 2 ( kilo bytes ).
Capacidad = 2, 048 x 8 = 2 k x 8
DENSIDAD
Otra forma de definir la capacidad es la densidad de una memoria, una memoria que
tiene mayor densidad; significa que en un determinado espacio puede almacenar
mayor cantidad de bits.
DIRECCIÓN
Es el número que identifica la localidad o ubicación de una palabra en la memoria.
Cada palabra almacenada en la memoria tiene una dirección, la dirección esta en
binario, aunque puede estar en hexadecimal o decimal.
LECTURA
Es la operación que permite recuperar la palabra almacenada en una dirección
determinada de la memoria y transferir a otro dispositivo, que puede ser un registro.
ESCRITURA
Es la operación por la que una palabra se almacena en una dirección determinada, si
se encuentra en ella almacenado un dato, es sobrescrito o reemplazada por la nueva
palabra.
TIEMPO DE ACCESO
Es el tiempo que necesita la memoria para realizar una operación de lectura; desde
que recibe una nueva dirección, hasta que la palabra almacenada este disponible en
la salida de la memoria, Es la medida de la velocidad de operación de las memorias.
TIPOS DE MEMORIA
MEMORIA VOLÁTIL
Es una memoria que requieren energía electrica para mantener la información
almacenada, si le falta la energía eléctrica se pierde la información. La mayoría de las
memorias semiconductoras son volátiles.
MEMORIA NO VOLÁTIL
Es una memoria que no requiere energía electrica para mantener la información
almacenada, todas las memoria magnéticas son no Volátiles.
MEMORIA ESTATICA
Es un dispositivo de memoria semiconductora que almacena la información mientras
se suministra energía eléctrica, y no requiere de volver a escribir periódicamente los
datos para mantener la información.
MEMORIA DINAMICA
Es un tipo de memoria semiconductora que para mantener almacenada la
información requiere además del suministro de energía electrica, requiere de rescribir
o volver a escribir los datos en forma periódica en la memoria; a esta operación se le
conoce como refresco o refrescamiento.
MEMORIA INTERNA
Tambien conocida como memoria principal o memoria de trabajo; en ella se
almacenaran las instrucciones y datos sobre los cuales trabaja el microprocesador en
cada instante.
MEMORIA SECUNDARIA
Tambien conocida como memoria auxiliar o memoria de almacenamiento de Masa,
almacena grandes cantidades de información, es mas lenta que la memoria principal y
debe ser no volátil.
MEMORIA RAM
Las Memorias RAM dinámicas se caracterizan por una gran capacidad y su bajo
consumo de potencia electrica y una velocidad de operaciones media. Y se puede
extenderse la capacidad de palabras y el tamaño de las palabras, combinando
circuitos integrados o tarjetas de memoria.
CARACTERÍSTICAS
PRINCIPO DE FUNCIONAMIENTO
Analizaremos una memoria RAM que almacena 64 palabras de 4 bits cada una, es
decir una memoria de 64 x 4. Las direcciones van de 0 a 63 en decimal, y para
seleccionar una de las 64 ubicaciones de dirección, para leer o escribir en la memoria,
se ingresa una determinada dirección en binario que va de 000000 a 111111, pues se
utiliza 6 bits para las direcciones de la memoria que estamos analizando, y el circuito
decodificador selecciona el registro que corresponde a la dirección.
Cada codigo de dirección activa una determinada salida del decodificador, y ella
habilita el registro correspondiente. Si el codigo de dirección aplicado es 011010 que
equivale a 26 decimal, la salida del decodificador 26 pasara a nivel 1 o alto,
habilitando el registro 26 para la operación de lectura.
0=escritura
R/W
Buffers de entrada E 1=lectura
0
REGISTRO 0
1
REGISTRO 1
2
REGISTRO 2 Selección de circuito
Entradas DECODIFICADOR (CS)
de DE 6 A 64 LINEAS
direcciones CS=0 habilita
todo el circuito
para LECTURA
O ESCRITURA
62 REGISTRO 62
63
REGISTRO 63
O3 O2 O1 O0
Salida de datos
OPERACIÓN DE LECTURA
El codigo de dirección selecciona un registro del circuito de memoria para leer o
escribir. Para leer el contenido del registro seleccionado, la entrada lectura/ escritura
R/W debe ser 1. y la entrada SELECCIÓN de CI - CS debe ser activada y ello se
logra con el nivel 0,. La combinación de R/W = 1 y CS = 0 habilita los buffers de
salida y el contenido del registro seleccionado aparece en las 4 salida de datos. Así
mismo R/W = 1, deshabilita los buffers de entrada y evita que las entradas de datos
no afecten a la memoria durante la operación de lectura.
OPERACIÓN DE ESCRITURA
Para escribir una nueva palabra de 4 bits en el registro seleccionado se requiere que
R/W = 0 y CS = 0. Esta combinación habilita los buffers de entrada para que la palabra
de 4 bits aplicada a las entradas de datos se almacene en el registro seleccionado.
R/W = 0 también deshabilita los buffers de salida que son de tres estados, pasando a
su estado de alta impedancia, Alta-Z, durante la operación de escritura.
SELECCIÓN DE CI
Los circuitos de memoria tienen una o mas entradas CS que se usan para habilitar o
deshabilitar el circuito en su totalidad y estando deshabilitado, todas las entradas y
salidas de datos se deshabilitan pasando a alta impedancia, Alta-Z, y de esta forma no
puede tener lugar ni la operación de lectura ni de escritura.
Las entradas CS sirven para combinar CI de memoria para obtener mayores memorias,
algunos fabricantes tambien le llaman CE – Habilitación de circuito. Cuando las
entradas CS o CE , se encuentran en estado activo, entonces el CI de memoria ha sido
seleccionado, y por ello cuando se tiene varios CI de memoria, solo uno de ellos es
seleccionado y los otros están desactivados.
La RAM dinámica se puede considerar formada por una matriz de celdas capaces de
almacenar un bit, en una matriz de 128 x 128 existen 16,384 celdas y cada celda
ocupa una posición única, identificada por renglón y columna dentro de la matriz.
Entradas de direcciones
en columnas
A7 A8 A9 A10 A11 A12 A13
DECODIFICADOR
DE 1 A 128 Selecciona 1 de 128 columnas
A0 A1 A2 A3 A4 A5 A6
Entradas de direcciones
Celda de memoria
DECODIFICADOR
en renglones
DE 1 A 128
128
renglones
S4
DATO DE
ENTRADA + DATO DE
S1 S2 S3 SALIDA
-
C Amplificador
VREF de dirección
Para escribir datos en la celda, las señales que provienen del decodificador de
direcciones y de la lógica de lectura cierran los interruptores S1 y S2, y mantienen
abiertos a S3 y S4, esto conecta la entrada de los datos al condensador C, un nivel
lógico 1 en la entrada de datos carga a C, y a un nivel lógico 0, lo descarga; después
los interruptores S1 y S2 se abren y se queda desconectado del resto del circuito.
Idealmente la carga debe permanecer por tiempo indefinido, pero siempre existe fuga a
través de los interruptores, por lo que el condensador perderá, poco a poco su carga.
Para leer datos contenidos en una celda, se encierran los interruptores S2, S3, y S4
mientras que S1 se mantiene abierto. Con ello la salida del condensador C se conecta
al amplificador de detección. Este amplificador compara el voltaje con una referencia
para determinar si el nivel lógico corresponde a 1 o 0, y produce 0V o 5V en la salida
de datos, de acuerdo al resultado de la comparación.
Esta salida también esta conectada a C, por que S2 y S4 están cerrados y refresca el
voltaje al capacitor, ya sea volviéndolo a cargar o descargándolo. Vale decir, el bit
contenido en la celda de memoria se refresca cada vez que se lee el contenido de ella.
MULTIPLEXAJE DE DIRECCIONES
La matriz DRAM de 16K x 1 tiene 14 entradas para direcciones. La matriz DRAM de
64K x 1 tendrá 16 entradas para direcciones. Una DRAM de 1M x 4 necesita 20
entradas para direcciones; una de 4 M x 1 requiere 22 entradas.
CONTADOR DE
8 BITS
A7 A6 A5 A4 A3 A2 A1 A0
MEMORIAS RAM
Supongamos que tenemos una memoria que puede almacenar 4,096 palabras de 20
bits cada una, esto significa que la memoria tiene 12 bits de direcciones puesto 212 =
4,096 localidades o posiciones direccionables y en cada una de estas direcciones se
puede almacenar 20 bits.
Memoria de 2,048 x 8 ó
Memoria de 2,048 bytes ó
Memoria de 16,384 bits. ó
Memoria de 2K x 8 ó
Memoria de 2Kbytes ó 2KB.
Para los cálculos de capacidad de memoria debemos tener en cuenta los siguiente
múltiplos y prefijos:
MEMORIA SEMICONDUCTORA
Una gran desventaja de las memorias RAM es que son volátiles o pierden toda la
información contenida en ella si se interrumpe el suministro de energía o se apagan,
y la ventaja principal de la RAM es que se puede escribir en ella y leer de ella muy
rápidamente, con la misma facilidad ambas, lectura o escritura.
CONSTITUCIÓN INTERNA
S4
DATO DE
ENTRADA + DATO DE
S1 S2 S3 SALIDA
-
C Amplificador
VREF de dirección
Para leer datos contenidos en una celda, se cierran los interruptores S2, S3, y S4
mientras que S1 se mantiene abierto. Con ello la salida del condensador C se conecta
al amplificador de detección. Este amplificador compara el voltaje con una referencia
Idealmente la carga del condensador debe permanecer por tiempo indefinido, pero
existe fuga y el condensador perderá, poco a poco su carga, pero en la lectura la salida
del amplificador de detección, también esta conectada a C, por que S2 y S4 están
cerrados y refresca el voltaje al capacitor, ya sea volviéndolo a cargar o descargándolo.
Vale decir, el bit contenido en la celda de memoria se refresca cada vez que se lee el
contenido de ella.
- DRAM.- (RAM Dinámica) tiene un circuito sencillo y por ello en un área pequeña
puede incluir millones de celdas de memoria pero tiene el inconveniente que
cada 70 ns debe refrescarse o alimentarse de voltaje y durante el tiempo de
refresco no atiende las solicitudes del microprocesador, se usa para la memoria
RAM Principal.
- SRAM.- (RAM Estática) es una memoria con circuitos más complejos y menor
cantidad de celdas por área pero con la ventaja que no necesita refrescamiento
y su tiempo de acceso es menor a 15 ns. Se usa para la memoria cache.
- RDRAM.- (RAM Dinámica para canal RAMBUS) RAM Dinámica que cumple con
los requerimiento eléctricos de un canal RAMBUS, que es un bus de alta
velocidad, con una interfase chip a chip y que permite acceso hasta 10 veces
mas rápido que un DRAM estándar
MEMORIA CACHE
Es una memoria de baja capacidad y muy cercana al microprocesador, a ella se
transfieren los datos de la memoria RAM principal, que serán utilizados por el
microprocesador en las subsiguientes operaciones.
Una tarjeta de memoria elemental cuenta en la parte frontal con 4 filas y 4 columnas
que definen las direcciones y tienen 1 bit de profundidad (una sola matriz), y puede
tener 2 bits (dos matrices), u 8 bits que definen las líneas de datos (bits de datos),
como se muestra en el ejemplo.
Celdas de memoria
OCHO MATRICES
8 BITS DE PROFUNDIDAD
4 BITS DE DIRECCIONES
NUMERO DE ESTADOS CELDAS DE MEMORIA
ó 1 TARJETA SIMM DE 72
ó 1 TARJETA RIMM
Todas las computadoras utilizan memoria RAM.. Cada CI RAM y ROM que forma
parte de la memoria interna de la computadora por lo general contiene miles de celdas
de memoria. Una falla de cualquiera de las celdas puede ser la causa de la falla
completa del sistema, situación que se conoce como “caída del sistema”, o de un
funcionamiento poco confiable. La prueba y detección de fallas en sistemas de
memorias implica el uso de técnicas que no se emplean para otras partes de un
sistema digital.
Como los sistemas de memoria están formados por miles de circuitos idénticos que
actúan como celdas de almacenamiento, cualquier prueba de su operación
contempla la verificación con objeto de determinar con exactitud que partes trabajan y
que partes no. De esta manera es posible, al observar el patrón de localidades en buen
y mal estado, junto con la organización de la memoria,
Debido a que se tiene que escribir y leer la RAM, la prueba de esta es mas compleja
que la de un ROM; en la RAM, el problema se puede rastrear hasta llegar a un CI
defectuoso de memoria; un CI decodificador en mal estado; una compuerta lógica o
un buffer de señal que no trabajan, o un problema con las conexiones de circuito.
Primero se debe conocer la operación de la memoria, para poder hacer una detección
exitosa de la falla.
Tercero una prueba de TODO el sistema de memoria, se usa una técnica llamada el
patrón de “tablero de damas”. En este patrón los unos y ceros alternan como
01010101. Una vez que se han probado todas las localidades con el patrón , este se
invierte, es decir, 10101010 y se vuelve a probar cada localidad. Así se verifica la
capacidad de cada celda para leer tanto unos como ceros. Dado que los unos y ceros
se alternan, el patrón de tablero e damas tambien detectara cualquier interacción o
cortocircuito entre celdas adyacentes. Se pueden emplear muchos otros patrones
para detectar varios tipos de fallas dentro de los CI RAM.
Ninguna prueba de memoria puede detectar todas las posibles fallas de la RAM con
un 100% de exactitud. Aunque esta muestre que se puede leer o guardar un uno o cero
en cada celda. Algunas RAM defectuosas pueden ser sensibles al patrón.
Si un sistema de la RAM pasa la prueba del tablero de damas, se puede concluir que
probablemente este en buenas condiciones, si la prueba falla, entonces
definitivamente SI tiene una falla.
TAREA 11
CK CONTADOR DE
4 BITS
A3 A2 A1 A0
150
150
150
150
150
220
ELECTRÓNICA DIGITAL
OPERACIÓN
DESCRIPCIÓN
Identificar los terminales o pines del C.I. de memoria ROM, ubicando el código
del circuito integrado y buscando en el manual de semiconductores ECG por el
tipo de C.I o reemplazo ECG correspondiente.
Cada fabricantes de C.I. asignan un código a sus integrados, los cuales tienen
su reemplazo en el manual ECG, en la sección referencia cruzada.
PROCESO DE EJECUCIÓN:
APP 1 28 Vcc
A12 2 27 PMG
A7 3 26 NC
A6 4 25 A8
A5 5 EPROM 24 A9
A4 6 23 A11
A3 7 22 OE
A2 8 21 A10
A1 9 20 CE
A0 10 2764 19 O7
O0 11 18 O6
O1 12 17 O5
O2 13 16 O4
VSS 14 15 O3
CK CONTADOR DE
4 BITS
A3 A2 A1 A0
150
150
150
150
150
DIRECCIONES SALIDAS
A3 A2 A1 A0 A B C D E F G FORMA H
MEMORIA ROM
La Memoria ROM o memoria solo de lectura, es una memoria que permite con
facilidad leer o recuperar la información almacenada, sin embargo la escritura
ofrecen diversas grados de dificultad dependiendo del tipo de memoria ROM.
MEMORIA MROM
MEMORIA PROM
Una vez programada la PROM no puede borrarse por ser una memoria programable
por una sola vez; y si se comete un error al programar y se quema un fusible de la
base del transistor que no debía quemarse, no se puede remediar el error y deberá
desecharse el CI.
MEMORIA EPROM
MEMORIA EEPROM
MEMORIAS INSTANTÁNEAS
Las memoria instantáneas o de Ráfagas utilizan tiempos muy cortos para borrar o
escribir; y la mayor parte de estos microcircuitos incluyen operaciones de borrado
masivo o sea que todas las celdas se borrarán en forma simultanea, sin embargo
algunas memorias instantáneas permiten el borrado por sectores.
CARACTERÍSTICAS
PRINCIPO DE FUNCIONAMIENTO
Las memorias ROM o memorias solo de lectura, son memorias semiconductoras que
almacenan datos permanentes o que no cambian con mucha frecuencia. Durante la
operación normal, no se pueden escribir nuevos datos en una ROM, pero si puede
leer información almacenada en ella.
Una memoria ROM tiene tres conjuntos de señales que son las entradas de dirección,
las entradas de control y las salidas de datos.
D7
A3 D6
D5
Entrada de A2 Salida
16 x 8 D4
direcciones de datos
ROM D3
A1
D2
A0 D1
D0
= tres estados
CS Selección de CI
Entrada de control
La memoria ROM del diagrama es una memoria 16 x 8, esto significa que tiene
capacidad para almacenar 16 palabras, y por ello tiene 4 bits de direcciones, A0, A1,
A2, A3, como sabemos con 4 bits tenemos 2 a la 4 = 16 posiciones, localidades o
direcciones.
La memoria ROM tiene 8 líneas de salidas, esto significa 8 bits de datos, por ello cada
palabra contiene 8 bits, o la palabra de esta memoria es de 8 bits; otra Manera de
describir la capacidad de la ROM consiste en decir que almacena 16 Bytes de datos.
LA OPERACIÓN DE LECTURA
Palabra A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 D7-D0
0 0 0 0 0 1 1 0 1 1 1 1 0 DE
1 0 0 0 1 0 0 1 1 1 0 1 0 3A
2 0 0 1 0 1 0 0 0 0 1 0 1 85
3 0 0 1 1 0 0 1 0 1 1 1 1 AF
4 0 1 0 0 1 0 0 1 1 0 0 1 19
5 0 1 0 1 0 1 1 1 1 0 1 1 7B
6 0 1 1 0 1 0 0 0 0 0 0 0 00
7 0 1 1 1 0 1 1 0 1 1 0 1 ED
8 1 0 0 0 1 0 1 1 1 1 0 0 3C
9 1 0 0 1 0 1 1 1 1 1 1 1 FF
10 1 0 1 0 1 0 1 1 1 0 0 0 B8
11 1 0 1 1 0 1 0 0 0 1 1 1 C7
12 1 1 0 0 1 0 1 0 0 1 1 1 27
13 1 1 0 1 0 1 1 0 1 0 1 0 6A
14 1 1 1 0 1 0 0 1 0 0 1 0 D2
15 1 1 1 1 0 1 0 1 1 0 1 1 5B
Así mismo la película debe impedir que la luz queme los fusibles de los transistores
bipolares que deben tener nivel lógico 1, para ello la película no debe dejar pasar la luz
a los fusibles de estos transistores, de esta forma cada vez que se habilita la celda de
memoria se alimentará al transistor y por el circulará corriente electrica y por la caida
de tensión se obtendrá un nivel de voltaje alto que representa nivel lógico 1.
DIRECCION DATOS
A1 A0 D3 D2 D1 D0
0 0 1 0 1 0
0 1 1 0 0 1
1 0 1 1 1 0
1 1 0 1 1 1
Q0 Q1 Q2 Q3
Linea de
habilitación Fila 1
+Vcc
0
A1
Q4 Q5 Q6 Q7
1
A2 Decodificador Fila 2
1 de 4 2 +Vcc
EN 3 Q8 Q9 Q11
Q10
Fila 3
+Vcc
D3 D2 D1 D0
Salida de datos
MEMORIAS ROM
La capacidad de una memoria ROM, al igual que la memoria RAM, se puede expresar
en bits, en Bytes, y tambien podemos expresar en cantidad de palabras, en este caso
se debe especificar la cantidad de bits por cada palabra.
Memoria de 16 x 8 ó
Memoria de 16 bytes ó
Memoria de 128bits. ó
Para los cálculos de capacidad de memoria debemos tener en cuenta los múltiplos y
prefijos que se utilizan en todo el campo de la computación e informática:
SELECCION DE RENGLON
O FILA Columna 3
Columna 0 Columna 1 Columna 2
0 FILA 0
FILA 3
SELECCION DE COLUMNA
0 COLUMNA 0 (8)
A2
1 COLUMNA 1
Decodificador
1 de 4 MSB 2 COLUMNA 2
A3
3 COLUMNA 3
CS E BUFFERS DE SALIDA
* Cada registro almacena
una palabra de 8 bits
D7 D6 D5 D4 D3 D2 D1 D0
La salida de la memoria es mediante un buffer de tres estados esto significa que las
salida de la memoria puede tener un nivel 1, un nivel 0 y un tercer estado de alta
impedancia o alta Z.
Para que una posición direccionable sea habilitada tiene que coincidir que la Fila y la
columna estén activos; una vez que la posición direccionable ha sido habilitado,
quedan habilitados para la lectura 8 celdas de memoria en cada posición.
A13 ROM
A12 32K x 8
A11
A10
A9
A8
A7 D7
A6 TMS47256/ D6
A5 TMS47C256 D5
A4 D4
A3 D3
A2 D2
A1 D1
A0 D0
(PWR DWN)
E
S
El triangulo en el símbolo de la memoria ROM 32K X 8, indica que tiene buffers de tres
estados, luego, la salida de la memoria puede tener un nivel 1, un nivel 0 y un tercer
estado de alta impedancia o alta Z.
Además tiene dos entrada de habilitación E negada y S negada, y ambas son activas
en nivel bajo, para poder leer, ambas deben estar conectadas a nivel bajo.
TAREA 12
OPERACIÓN
DESCRIPCIÓN
Identificar los terminales o pines del C.I. del convertidor Digital Analógico,
ubicando el código del circuito integrado y buscando en el manual de
semiconductores ECG por el tipo de C.I o reemplazo ECG correspondiente.
Cada fabricantes de C.I. asignan un código a sus integrados, los cuales tienen
su reemplazo en el manual ECG, en la sección referencia cruzada.
PROCESO DE EJECUCIÓN:
VLC 1 16 Comp
IOUT 2 15 VREF(-)
D A C 0801
-VCC 3 14 VREF(+)
IOUT 4 13 +VCC
A7 5 12 A0
A6 6 11 A1
A5 7 10 A2
A4 8 9 A3
10º PASO: Ponga el contador en la dirección 0000, con el terminal CLR del
contador, y el conmutador del Bit A4 en nivel 1 o Vcc y los demás
los bits mas significativos en 0000.
11º PASO: Observe la variación del voltaje que se presenta en la salida y note
la diferencia de rango con respecto a la prueba anterior.
12º PASO: Repita el paso 6 y 7 para varios valores de los bits mas
significativos.
Para cada entrada digital se debe leer el valor Vsal analógico de salida del DAC y
registrar en el cuadro.
El mundo real en que vivimos, tiene muchos factores que se deben controlar para el
funcionamiento optimo de los equipos y maquinarias, tanto en el hogar, la oficina como
en la industria, y estos factores tienen variables que son analógicos y los sistemas de
control mas difundidos y de usos generales son sistemas digitales, por ello se tiene una
interfase entre el mundo analógico y el mundo digital.
Entradas Salidas
digitales digitales
SÍMBOLO DE UN DAC
MSB
D
K = Factor de proporcionalidad
FACTOR DE PROPORCIONALIDAD
D C B A Vsal
0 0 0 0 0 volts
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9
1 0 1 0 10
1 0 1 1 11
1 1 0 0 12
1 1 0 1 13
1 1 1 0 14
1 1 1 1 15 volts
TIPOS DE DAC
DAC BCD .- Convertidor digital analógico con entrada digital en codigo BCD o
Decimal Codificado en Binario, en el cual el valor decimal es representado por cada
uno de sus dígitos expresados en binario en 4 bits, utilizando solo los valores de 0000 a
1001 que equivale al 9, siendo no correcto el uso de las combinaciones o estados del
1010 al 1111.
SALIDA ANALOGICA
10V
Contador
de 4 bits
D
5V
CONVERTIDOR
C D/A 4V
Vsal
3V
B RESOLUCION
=1 V 2V
A 1V La entrada
0V vuelve al
estado 0
Tiempo
Reloj
Resolución =tamaño de paso=1V
Cuando la entrada digital alcanza su máximo valor, en la salida del DAC se obtiene el
máximo valor de salida, a este valor se le conoce como salida a escala completa o
F.S. de ingles Full Scala.
PORCENTAJE DE RESOLUCION
Tamaño de Paso
%R= x 100
Escala Completa
% R = PORCENTAJE DE RESOLUCIÓN
El convertidor DAC con entrada BCD recibe por su entrada digital valores expresados
en código BCD y al igual que el DAC binario presenta una salida proporcional al valor
digital de la entrada.
MSB
D 80
BCD DEL
C 40
DIGITO MAS
SIGNIFICATIVO B 20
(MSD) LSB 100 valores
A 10 CONVERTIDOR V SAL posibles ya que la
D/A CON
MSB ENTRADAS entrada varia de 00 a 99
D 8 BCD
BCD DEL
DIGITO MENOS C 4
SIGNIFICATIVO
(LSD) B 2
LSB
A 1
El DAC BCD mostrado acepta una entrada de 2 dígitos decimales en BCD y tiene una
salida con 100 posibles valores, y tiene un factor de proporcionalidad o tamaño de
paso = 1v. Para obtener el valor de la salida se puede hallar el valor decimal de la
entrada digital y multiplicar por el factor de proporcionalidad o utilizar el método de los
pesos para cada entrada, como se muestra en el cuadro siguiente.
TAMAÑO DE PASO = 1 v.
Las entradas que tiene un valor 1, al multiplicarse por el peso dan el mismo valor y las
entradas que tiene un valor 0 al multiplicarse dan 0, luego se suma y se obtiene el valor
de la salida analógica.
Un Convertidor DAC tiene un circuito complejo, pero podemos tener una idea del
funcionamiento interno del DAC con el circuito básico en base a un circuito sumador
con un amplificador operacional, como el que se presenta.
1k
D Rf=1 k
MSB
2k
C +Vs
4k
B Amp VSAL
op
8k +
A -Vs
LSB
Entradas Digitales:
0Vo5V
El circuito sumador es inversor, por lo tanto el valor de salida será negativo, si se quiere
tener valores positivos de salida deberá poner en seguida un amplificador inversor
unitario.
Las resistencias del circuito están calculadas para que la entrada D sea la mas
significativa y tenga peso 1, la entrada C sea la segunda mas significativa y su peso
sea ½, la entrada B sea la tercera y su peso sea ¼ y finalmente la entrada A sea la
menos significativa o LSB y su peso sea 1/8.
Los valores de las entradas serán: 0 voltios cuando la entrada digital debe ser 0 lógico
y 5 voltios cuando la entrada digital debe ser 1 lógico, el valor digital se multiplica por
el peso y se suman todos los valores resultantes para producir la salida, tal como
ejecutará circuito el sumador inversor.
D C B A VSAL en volts
0 0 0 0 0
0 0 0 1 -0.625 ← LSB
0 0 1 0 -1.250
0 0 1 1 -1.875
0 1 0 0 -2.500
0 1 0 1 -3.125
0 1 1 0 -3.750
0 1 1 1 -4.375
1 0 0 0 -5.000
1 0 0 1 -5.625
1 0 1 0 -6.250
1 0 1 1 -6.875
1 1 0 0 -7.500
1 1 0 1 -8.125
1 1 1 0 -8.750
1 1 1 1 -9.375 ←Escala Completa
0-1000rpm
Amp.
COMPUTADORA DAC De
corriente
Motor
El teorema del muestreo es un teorema que se refiere a tomar muestras de una señal
analógica, de tal forma que si se cumple los requisitos del teorema de muestreo;
bastará con tomar muestras dentro de intervalos definidos, para tener todas las
características de la señal y poder reconstruirla posteriormente.
Analicemos con el teorema del muestreo, la toma de muestras de una señal telefónica
para digitalizarla, transmitirlo por medios digitales y luego reconstruir la señal original,
para ello debemos tomar una muestra instantánea de la señal analógica cada cierto
tiempo, con un ADC, que convierte en una señal digital equivalente al nivel del voltaje
analógico que se obtuvo en la muestra instantánea.
La señal analógica debe ser limitada en Banda, quiere decir que no debe tener
frecuencias mayores que una definida como máxima, así para las comunicaciones las
señales vocales o de audio, se suponen que llegan como máximo a 4 KHz, por lo tanto
fm o frecuencia máxima es 4KHz.
1 1
T = = = 0.125 mS
2 fm 2x 4KHZ
Por lo tanto cada subintervalo tendrá una duración menor a 0.125 mS y dentro de cada
subintervalo de 0.125 mS, se debe tomar una muestra instantánea.
Voltaje de
referencia de precisión
Entradas
Logicas
Así mismo, se muestra los interruptores semiconductores CMOS que cierran o abren
las entradas digitales.
+ 5V
+ 10V
R FB
D7
R
SAL SAL 1
D0
SAL 2 0V a = - 10 V
CS AD7524
WR
El CI tiene dos salidas para alimentar a cualquier circuito de dos entradas, y tambien
tiene dos entradas habilitadores.
TAREA 13
Vcc=5v
10k
10k
47k
10k 10k
1uF
150pF
470nF
246
ELECTRÓNICA DIGITAL
OPERACIÓN
DESCRIPCIÓN
Identificar los terminales o pines del C.I. convertidor Analógico Digital, ubicando
el código del circuito integrado y buscando en el manual de semiconductores
ECG por el tipo de C.I o reemplazo ECG correspondiente.
Cada fabricantes de C.I. asignan un código a sus integrados, los cuales tienen
su reemplazo en el manual ECG, en la sección referencia cruzada.
PROCESO DE EJECUCIÓN:
CS 1 20 Vcc(OR VREF)
RD 2 19 CLK R
ADC 0804
WR 3 18 DB0 (LSB)
CLK IN 4 17 DB1
INTR 5 16 DB2
VIN + 6 15 DB3
VIN - 7 14 DB4
A GND 8 13 DB5
VREF/2 9 12 DB6
D GND 10 11 DB7(MSB)
Vcc=5v
10k
10k
47k
10k 10k
1uF
150pF
470nF
VOLTAJE
ANALÓGICO SALIDA DIGITAL DEL CONVERTIDOR ADC
VOLTAJE D7 D6 D5 D4 D3 D2 D1 D0
00.0V
0.1V
0.2V
0.3V
0.4V
0.50V
0.51V
0.52V
0.53V
0.54V
0.55V
0.56V
0.57V
0.58V
0.59V
0.60V
0.7V
0.8V
0.9V
1.0V
2.0V
3.0V
4.0V
5.0V
Reloj
VA FDC
Opamp
INICIO
Comparador VA
RESTABLECER
VAX
FDC
tc
Inicio Tiempo
Resultado Digital
la salida del comparador cambia a nivel bajo y concluye la conversión, el FDC o señal
fin de conversión esta en nivel bajo.
El ADC de aproximaciones sucesivas utiliza un registro cuyas salidas son las salidas
digitales del ADC y como en el ADC de rampa digital se conecta a un DAC para
obtener un voltaje analógico para comparar con el voltaje analógico de entrada.
Entrada Analogica 1
0 Comando de Inicio
VA +
Unidad de
Amp op control Reloj
-
Comparador
FDC
(Fin de conversion)
Convertidor
D/A Registro
VAX
La unidad de control pone a 0 el registro, con ello la salida VAX del DAC tambien es 0 y
el comparador tiene salida de nivel alto, consideremos para analizar el proceso de
conversión del ADC, que en la entrada analógica se tiene un voltaje de 10.4 voltios, se
Para el bit B se realiza los mismos pasos que en los anteriores, cuando B pasa a 1,
VAX = 10 voltios y el comparador mantiene salida alta, la aproximación es correcta y se
confirma que el bit B del registro es 1.
En el diagrama de tiempo se observa que los cambios en las salidas digitales hasta
completar la conversión, luego de un tiempo se inicia un nuevo proceso de conversión.
12
11
10
9
8
7
6
5
4
3
1
0 T1 T2 T3 T4 T5 T6 T7 T8 T9
ADC PARALELO
3K - C7
I7
7V
+
1K - C6
6V I6
+
1K - C5
5V I5 MSB
+
C
1K - C4 Codificador de Salida
I4 prioridad B digital
4V +
1K - C3 A
3V I3
+
1K - C2
2V I2
+
1K - C1
1V I1
+
1K Entrada analógica
VA Resolución=1V
El circuito ADC paralelo tiene un comparador por cada entrada del codificador de
prioridad, a fin de comparar la entrada analógica con un voltaje de referencia para cada
entrada del codificador y así en algún comparador el voltaje analógico de la entrada
será menor que la referencia y la salida del comparador será nivel bajo y esta entrada
se codificará, obteniéndose el valor digital de la entrada analógica.
En la tabla siguiente se muestra las salidas de los comparadores y el valor digital del
ADC paralelo para todos los voltajes que ingresan al ADC.
El ADC paralelo es veloz, realiza la conversión en un solo ciclo de reloj y pero requiere
tantos comparadores como número máximo tiene la cantidad de bits del ADC.
Reloj
Convertidor de BCD
en F.S = 9.99V
VAX
- COMP
Entrada analógica +
VA
VT=0.1 mV
Para Q1
Q2
restablecer
las entradas Os2 T Os1 T
de los
contadores Q2 Q1
CONVERTIDOR PARALELO
VA
RELOJ
FDC
Salida
digital
VA A
VAX
INICIO
FDC
T0 T1 T2 T3
La computadora
carga datos
en la memoria
Señal de
C entrada analogica
D
B E
A
F
G
Voltaje H
I
J
Tiempo
Rampa escalonada
C D
Reproducción digitalizada
B E
A
F
G
Voltaje H
I
J
Tiempo
En la sección HIC-12, se trato el tema del teorema del muestreo, que nos indicaba, que
si una señal se muestreaba dentro de un tiempo determinado, se consigue capturar
toda la información que nos permitirá reconstruir la señal original a partir de los datos
digitalizados.
Los ADC en código BCD, tiene rangos mayores por el hecho de tener mas bits, y
generalmente utilizan dos o tres dígitos decimales y por lo tanto llegan 99 ó 999, y se
utilizan factores de proporcionalidad para convertir en centésimas o milésimas.
Los ADC en codigo BCD se utiliza generalmente para mediciones en las que requiere
una visualización decimal, como son los voltímetros digitales.
Los ADC binarios son generalmente para ser procesador por los sistemas digitales de
control o para la adquisición de datos por microcomputadora, como se mostró en un
tema anterior.
El medio ambiente esta formado por todo lo que nos rodea y se debe evitar contaminar,
para ello se debe reducir los materiales y elementos contaminantes, tratando de ser
cada vez mas eficientes en el uso de reactivos.
Se debe hacer un uso racional del agua y la electricidad, para evitar gastos
innecesarios y evitar el agotamiento de estos recursos naturales.
MICROPROCESADOR
.
CIRCUITO INTEGRADO MICROPROCESADOR
RES
S.O.
N.C.
N.C.
R/W
A15
A14
A13
Vss
A12
D3
O0
D0
D1
D2
D4
O2
D5
D7
D6
40
37
38
36
30
39
35
32
34
33
31
29
21
28
25
27
26
24
23
22
R650210
11
12
20
13
16
14
15
17
18
19
4
1
6
2
8
9
7
RDY
N.C.
SYNC
IRQ
O1
NMI
Vss
A1
Vcc
A0
A2
A3
A5
A6
A4
A7
A8
A9
A11
A10
260
ELECTRÓNICA DIGITAL
OPERACIÓN
DESCRIPCIÓN
Identificar los terminales o pines del C.I. Microprocesador, ubicando el código del
circuito integrado y buscando en el manual de semiconductores ECG por el tipo
de C.I o reemplazo ECG correspondiente. Cada fabricantes asigna un código a
sus integrados, y tienen su reemplazo en el manual ECG.
PROCESO DE EJECUCIÓN:
R/W
S.O.
N.C.
N.C.
A15
A14
A13
Vss
A12
D3
O0
D0
D1
D2
D4
O2
D5
D7
D6
40
37
38
36
30
39
35
32
34
33
31
29
21
28
25
27
26
24
23
22
R6502
10
11
12
20
13
16
14
15
17
18
19
4
1
6
2
9
7
RDY
N.C.
SYNC
IRQ
O1
NMI
Vss
A1
Vcc
A0
A2
A3
A5
A6
A4
A7
A8
A9
A11
A10
10º PASO: Verifique los niveles de los terminales del CI y analice su estado de
funcionamiento.
OPERACIÓN
DESCRIPCIÓN
El floppy disk drive y el teclado completan los elementos necesarios para que el
sistema microcomputadora arranque con disco de inicio y tenga un
funcionamiento básico, solo útil para los conocedores del sistema operativo DOS
y sus programas
PROCESO DE EJECUCIÓN
PRECAUCION:
Siempre, antes de intervenir a los elementos de la
microcomputadoras se debe descargar, las cargas electrostáticas
del cuerpo humano, para ello basta con tocar con las manos las
partes metálicas del case, principalmente la fuente, y se debe
repetir periódicamente esta descarga, durante el trabajo de
ensamblaje o mantenimiento de un equipo.
OBSERVACIÓN
Pueden ser conectores P8 y P9 para fuente AT o puede ser un solo
conector para fuente ATX. AT es la fuente de apagado manual, y
ATX es la fuente de apagado automático.
OBSERVACIÓN
Puede ser PPGA tambien llamado tipo Matriz ZIF o puede ser tipo
SLOT 1 para cartucho.
OBSERVACIÓN
Puede ser tipo SIMM 72 Contactos - Blancos o puede ser tipo
DIMM de 168 Contactos - Marrón.
7º PASO: Conecte a la mainboard los conectores del panel frontal del case.
OBSERVACIÓN
Para fuente AT, dos conectores P8 y P9 los cuatro conductores
negros juntos y al centro.
Para fuente ATX un solo conector y una sola posición.
OBSERVACIÓN
Las tarjetas de video pueden ser para Slot PCI o Para Slot AGP.
En tarjetas integradas solo se debe conectar el conector de salida a
los pines del la mainboard
10º PASO: Ensamble el Floppy Disk Drive en la Bahía 3 ½” del Case, fijando
con los tornillos a la bahía.
15º PASO: Encienda el Equipo verifique que en el Monitor aparezcan los datos
de la Microcomputadora.
17º PASO: Verifique que aparezca el Pront del DOS A:\> y ejecute los
comandos DIR y utilice el editor de texto EDIT para escribir un
mensaje de prueba.
OPERACIÓN
DESCRIPCIÓN
PROCESO DE EJECUCIÓN
1º PASO: Ensamble Disco Duro y lectora CD ROM en las bahías del case,
debidamente configuradas como maestro o esclavos.
OBSERVACIÓN
La microcomputadora ensamblada y que ha sido probada
funcionando con disco de inicio, es el punto de partida para la
operación de instalación de software a una microcomputadora.
PRECAUCION:
Siempre, antes de intervenir a los elementos de la
microcomputadoras se debe descargar, las cargas electrostáticas
del cuerpo humano, para ello basta con tocar con las manos las
partes metálicas del case, principalmente la fuente, y se debe
repetir periódicamente esta descarga, durante el trabajo de
ensamblaje o mantenimiento de un equipo.
OBSERVACIÓN
Si se usa dos Cables Flat; uno en IDE 1 y otro en el IDE 2; las
unidades pueden configurarlo como maestro. Si se usa un solo
cable Flat; se usa un solo IDE y se configura una unidad como
maestro y el otro como esclavo.
OBSERVACIÓN
Se requiere tener el manual de la mainboard para la configuración
en el Setup, generalmente se ingresa presionando repetidas veces
la tecla DEL o Supr, cuando aparece las primeras señales en el
monitor.
OBSERVACIÓN
El asistente de instalación guiará al ensamblador en el proceso de
instalación.
10º PASO: Instale Office 2000; insertando el CD ROM Office 2000 y siguiendo
las instrucciones del Asistente de Instalación.
11º PASO: Utilice el programa Microsoft Word para realizar una carta de
prueba y guarde en el Disco duro.
TAREA 15
RA2 1 18 RA1
RA3 2 17 RA0
PIC16F84A
RA4/TOCKI 3 16 OSC1/CLKIN
MCLR 4 15 OSC2/CLKOUT
Vss 5 14 VDD
RB0/INT 6 13 RB7
RB1 7 12 RB6
RB2 8 11 RB5
RB3 9 10 RB4
284
ELECTRÓNICA DIGITAL
OPERACIÓN
DESCRIPCIÓN
Identificar los terminales o pines del C.I. Microcontrolador, ubicando el código del
circuito integrado y buscando en un manual de microcontroladores
PROCESO DE EJECUCIÓN:
RA2 1 18 RA1
RA3 2 17 RA0
P IC 1 6 F 8 4 A
RA4/TOCKI 3 16 OSC1/CLKIN
MCLR 4 15 OSC2/CLKOUT
Vss 5 14 VDD
RB0/INT 6 13 RB7
RB1 7 12 RB6
RB2 8 11 RB5
RB3 9 10 RB4
OBSERVACIÓN:
Se puede obtener información de los PIC en CD ROM de
microcontroladores, que además traen software de Programación y
simulación.
HOJAS DE
TRABAJO
OPERACIÓN:
PLANTEAMIENTO DE LA TAREA:
Para sumar dos Números Binarios de 4 dígitos binarios o bits cada uno, se utiliza un
Sumador Paralelo de 4 Bits, y se desea que el resultado se muestre en un Display.
Los datos se ingresa en BCD y el resultado también se obtiene en BCD, para lograr se
debe hacer un sumador BCD en base a dos sumadores paralelos de 4 bits.
B3 B2 B1 B0 Grupo de código
BCD
Grupo de
S4 S3 S2 S1 S0 A3 A2 A1 A0 código BCD
Acarreo hacia
el siguiente
sumador en BCD X
74LS32
74LS08
3 2 1 0
Suma BCD Sumador de
corrección
OPERACIÓN:
PLANTEAMIENTO DE LA TAREA:
REGISTRO
ACUMULADOR
C4 C0
S3
S2
SUMADOR PARALELO
4 BITS
S1
S0
REGISTRO B
REGISTRO X
Probar el funcionamiento del circuito, con dos juegos de datos binarios, de dos bits
cada uno y verificar el resultado binario, mediante la conversión del numero a su
equivalente decimal.
OPERACIÓN:
PLANTEAMIENTO DE LA TAREA:
Vcc=5v
Puntas de
preueba
10k
150pF
OPERACIÓN:
PLANTEAMIENTO DE LA TAREA:
Vcc + 15v
4.7 K 330
+ 5v 123 123
+15v -15v
Salida
- 5v
Se puede realizar con un DAC BCD y presentar el valor digital de entrada en un display
y de acuerdo al valor se debe verificar una determinada velocidad.
BIBLIOGRAFÍA