Instituo Superior Politécnico de Songo

Curso de licenciatura em engenharia eléctrica

Electrónica Digital

4º Ano 7º Semestre

Flip-Flops

Discente: Docente:

Celeste Fernando Chivambo Engº.: Emílio J.C. Mara

Felipe Patrício Pawandiua

Filipe Lázaro Fumo

Songo, Agosto de 2017

 Instituo Superior Politécnico de Songo

Curso de licenciatura em engenharia eléctrica

Electrónica Digital

4º Ano 7º Semestre

Flip-Flops

Discente: Docente:

Celeste Fernando Chivambo Engº.: Emílio J.C. Mara

Felipe Patrício Pawandiua

Filipe Lázaro Fumo

No âmbito da disciplina de Electrónica

Digital, elaborou-se este presente
trabalho pelo estudante do 3o ano de
curso de licenciatura em Engenharia
Eléctrica do Instituto Superior
Politécnico do Songo para fim de
avaliação.

Songo, Agosto de 2017

 Flip-Flops

Sistemas Digitais 3
 Flip-Flops

1. Introdução

O presente trabalho aborda sobre Medidores Digitais, instrumentos indispensáveis na

utilização da tecnologia digital, tecnologia esta que é a mais utilizada actualmente no
mundo, pelas suas vastas vantagens como a capacidade de transmissão de sinais a longas
distâncias, ser de menor custo, facilidade de interfaceamento.

Por conveniência, o trabalho estará dividido em tres partes, nomeadamente: pré-textual,

textual e pôs testual.

Sistemas Digitais 4
 Flip-Flops

2. Objectivos e Metodologias

2.1. Objectivo geral

Em geral, o presente trabalho tem como objectivo falar dos Flip-Flops.

2.2. Objectivos específicos

De forma a se alcançar o objectivo geral acima mencionado, são traçados os seguintes

objectivos específicos:

 Definir flip-flop;
 Definir flip-flop disparado por borda;
 Identificar um flip-flop disparado por borda pelo seu símbolo lógico;
 Discutir a diferença entre um flip-flop disparado por borda positiva e um disparado
por borda negativa;
 Discutir e comparar a operação de flip-flops S-R, D e J-K disparados por borda;
 Falar sobre as aplicações dos flip-flops.

3. Metodologias
A elaboração do presente trabalho foi possível baseada principalmente em algumas
páginas da internet e algumas obras bibliográficas. As fontes das estarão mencionadas
devidamente na bibliografia deste.

Sistemas Digitais 5
 Flip-Flops

4. Flip-Flops
Os flip-flops são circuitos derivados dos “latches”(1), porém activados pela transição do sinal
de controle (pela borda). Isso faz com que um flip-flop permaneça activado apenas durante
um intervalo de tempo muito pequeno, após a ocorrência de uma transição do sinal de
controlo. Assim, uma eventual troca de estado só pode ocorrer durante esse breve intervalo
de tempo em que o flip-flop está activado. Entre duas transições sucessivas do mesmo tipo
(ou subida ou descida) do sinal de controlo, o flip-flop mantém o último estado adquirido.

Dependendo de sua construção, um flip-flop pode ser disparado pela transição de subida
ou pela transição de descida do sinal de controlo. Diz-se então, que flip-flops são
disparados pela borda (ascendente ou descendente, conforme for o caso).

Conhecidos como Multivibradores biestáveis, os flip-flops são dispositivos síncronos. Neste

caso o termo síncrono significa que a saída muda de estado apenas no momento
especificado pela entrada de disparo denominado de clocka qual é indicada como uma
entrada de controlo (a), ou seja, as mudanças na saída são dependentes do clock
ocorrendo em sincronismo com este.
.

4.1. Tipos de flip-flops disparados por borda

Um flip-flop disparado por borda muda de estado na borda positiva (borda de subida) ou
na borda negativa (borda de descida) do pulso de clock e é sensível às entradas apenas
nas transições do clock.
Existem três tipos de flip-flops disparados por borda que são: S-R, D e J-K.

_________________________________________________________________________

Sistemas Digitais 6
 Flip-Flops

(1 ) O latch é um tipo de dispositivo de armazenamento temporário que tem dois estados

estáveis (biestável) e é normalmente colocado numa categoria separada dos flip-flops. Os
latches são similares aos flip-flops porque eles são dispositivos biestáveis que podem
permanecer em um dos dois estados estáveis usando uma configuração de realimentação,
na qual as saídas são conectadas de volta às entradas opostas.

Figura.1: O símbolo lógico para os flip-flops

Observe que cada tipo pode ser disparado na borda positiva (sem o pequeno círculo na
entrada C) ou disparado na borda negativa (com o pequeno círculo na entrada C). O
detalhe do símbolo lógico na identificação de um flip-flop disparado por borda é o pequeno
triângulo dentro do bloco na entrada de clock (C). Esse triângulo é denominado de
indicador de entrada dinâmica.

4.1.1. Flip-flop tipo J-K

O flip-flop J-K mestre-escravo. Esse dispositivo possui duas entradas de dados (J e K) e
tem como característica principal seus dois estágios internos, denominados mestre e
escravo (figura.2) com a tabela verdade correspondente.

Sistemas Digitais 7
 Flip-Flops

Estado future
J K Q futuro

0 0 Q
0 1 0
1 0 1
1 1 𝑄̅

Figura. 2: Circuito e tabela-verdade de de flip-flop J-K

Fonte: Electronica 4o Vol.

Figura. 3: Detalhe interno de flip-flop J-K.

Fonte: Electronica 4o Vol.
Sistemas Digitais 8
 Flip-Flops

O funcionamento de um flipflop J-K é idêntico ao do flip-flop S-R nas condições de

operação de SET, RESET e repouso. A diferença é que o flip-flop J-K não tem estado
inválido como o flip-flop S-R.

Analisando o circuito da figura 3, notamos que:

1. Se J = 0 e K = 0, as portas 1 e 2 estarão desabilitadas; portanto, após a aplicação do

pulso de clock, o flip-flop não mudará de estado.
2. Se J = 1 e K = 0 e Q = 0, a porta 1 habilitará (J = 1 e Q’ = 1) e a porta 2 desabilitará
(K = 0 e Q = 0); portanto, após a aplicação do pulso de clock, o estado de saída Q
mudará para Q = 1.
3. Se J = 1 e K = 0 e Q = 1, a porta 1 desabilitará (J = 1 e Q’ = 0) e a porta 2
desabilitará (K = 0 e Q = 1); portanto, após a aplicação do pulso de clock, o estado
de saída permanecerá inalterado (Q = 1).
4. Se J = 0 e K = 1 e Q = 0, a porta 1 desabilitará (J = 0 e Q’ = 1) e a porta 2
desabilitará (K = 1 e Q = 0); portanto, após a aplicação do pulso de clock, o estado
de saída permanecerá inalterado (Q = 0).
5. Se J = 0 e K = 1 e Q = 1, a porta 1 desabilitará (J = 0 e Q’ = 0) e a porta 2 habilitará
(K = 1 e Q = 1); portanto, após a aplicação do pulso de clock, o estado de saída Q
mudará para Q = 0.
6. Se J = 1 e K = 1, para J = K = 1, a cada ciclo de clock o estado do flip-flop J-K se
complementa; portanto, após a aplicação do sinal de clock, teremos: se Q = 0, a
saída Q mudará para Q = 1; se Q = 1, a saída Q mudará para Q = 0.
Podemos também incluir as entradas de preset e clear nesse circuito, que passa a ter a
configuração da figura 4.12. A tabela verdade inclui as entradas de preset (PR) e clear
(CLR).

4.1.2. Flip-Flop tipo S-R

As entradas S e R do flip-flop S-R são denominadas entradas síncronas porque os dados
nessas entradas são transferidos para a saída do flip-flop apenas na borda de disparo do

Sistemas Digitais 9
 Flip-Flops

pulso de clock. Quando S for nível ALTO e R for nível BAIXO, a saída Q vai para nível
ALTO na borda de disparo do pulso de clock, estando o flip-flop setado. Quando S for nível
BAIXO e R for nível ALTO, a saída Q vai para o nível BAIXO na borda de disparo do pulso
de clock, estando o flip-flop resetado. Quando as entradas S e R estiverem em nível
BAIXO, a saída não muda de estado permanecendo no estado anterior. Uma condição
inválida existe quando S e R forem nível ALTO.

Sistemas Digitais 10
 Flip-Flops

4.1.3. Flip-Flop tipo D

O flip-flop D é usado quando um único bit de dado (1 ou 0) é para ser armazenado. A
adição de um inversor num flip-flop S-R cria um flip-flop D básico, conforme a Figura a
baixo, a qual mostra um tipo disparado por borda.

Figura.4: Um flip-flop D disparado por borda positive construído a partir de um flip-flop S-R e um inversor.
Fonte: Floyd ()

Nota-se na figura 4 que este tipo de flip-flop tem apenas uma entrada, a entrada D, além do
clock. Caso exista um nível ALTO na entrada D quando um pulso de clock é aplicado, o flip-
flop será setado sendo o nível ALTO na entrada D é armazenado pelo flip-flop na borda
positiva do pulso de clock. Caso exista um nível BAIXO na entrada D quando o pulso de
clock é aplicado, o flip-flop será resetado sendo o nível BAIXO na entrada D armazenado
pelo flip-flop na borda de subida do pulso de clock. No estado SET o flip-flop armazena um
nível 1 e no estado RESET ele armazena um nível 0.
A operação logica do flip-flop tipo D é resumida na tabela a seguir:

Sistemas Digitais 11
 Flip-Flops

CARACTERISTICAS DE OPERAҪÃO DOS FLIP-FLOPS

Definição de termos

 Relógio: sinal eléctrico periódico que provoca a mudança de estado do elemento de

memória; (transição de subi da ou descida, nível alto ou baixo);

 Atraso de propagação: tempo máximo depois do evento de relógio (transição de

subida ou descida) até a mudança do valor na saí da do flip-flop (𝑇𝑃𝐻𝐿 𝑒 𝑇𝑃𝐿𝐻 );

 Tempo de setup: tempo mínimo antes do evento de relógio (transição de subi da ou

desci da) em que a entrada precisa estar estável (𝑇𝑆𝑈 );

 Tempo de hold: tempo mínimo depois do evento de relógio (transição de subi da ou

descida) durante o qual a entrada precisa continuar estável (𝑇ℎ ).

Tempos de Atraso de Propagação

Figura 1: Atraso de propagação de BAIXO para ALTO (1a), Atraso de propagação de ALTO para BAIXO (1b),
Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops

Sistemas Digitais 12
 Flip-Flops

a) Atraso de propagação 𝑇𝑃𝐿𝐻 medido apartir da borda de disparo do pulso e clock para
a transição de nível BAIXO para nível ALTO na saída.

b) Atraso de propagação 𝑇𝑃𝐻𝐿 medido apartir da borda de disparo do pulso de clock

para a transição de nível ALTO para nível BAIXO na saída.

Tempos de subida e descida

Por padrão, o clock irá variar na borda de subida ou seja, quando a entrada de clock variar
de 0 para 1. Contudo, o atributo Gatilho permitirá que essa mudança ocorra na borda de
descida (quando a entrada de clock variar de 1 para 0), ou em nível baixo (enquanto a
entrada de clock permanecer em 0).

Figura: Tempo de pulso positivo

Fonte: https://www.google.co.mz/search?dcr=0&ei=YD2ZWvD3

Figura: Tempo de pulso negativo

Sistemas Digitais 13
 Flip-Flops

Fonte: https://www.google.co.mz/search?dcr=0&ei=YD2ZWvD

Tempo de Setup e Hold

Figura 2: Tempo de setup(a), tempo de hold (b)

Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops

Frequência de clock Máxima

A frequência de clock máxima (𝑓𝑚𝑎𝑥 ) é a maior taxa na qual um flip-flop pode ser disparado
confiavelmente. Nas frequências de clock acima da máxima, o flip-flop pode não ser capaz
de responder de forma suficientemente rápida sendo a sua operação prejudicada.

Largura do pulso
As larguras de pulso mínimas (𝑡𝑊 ) para uma operação confiável são geralmente
especificadas pelo fabricante para as entradas de clock, preset e clear. Tipicamente, o
clock é especificado pelos seus tempos de nível ALTO e nível BAIXO mínimos.

Temporização
Um flip-flop em combinação com um Schmitt Trigger pode ser utilizado para a
implementação de um arbitro em assíncronos. Os flip-flop com clock estão predispostos a
um problema chamado de metaestabilidade, que ocorre quando um dado ou uma entrada
de controlo está mudando no momento do pulso de clock. O resultado é que a saída pode
se comportar imprevisivelmente, levando muito tempo mais que o seu normal para se
estabilizar no seu estado correto, ou mesmo oscilando uma série de vezes antes de se

Sistemas Digitais 14
 Flip-Flops

estabilizar. Gerando por exemplo a queima de um equipamento dentro de um sistema de

um computador, isto pode levar a uma corrupção dos dados ou travamento.

Figura 3: Temporização dos FF

Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops

Existe uma “janela” de tempo em torno da subida ou descida do relógio durante a qual a
entrada precisa permanecer estável e inalterada para que seja correctamente reconhecida.

Figura 4: Temporização estável e inalterada

Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops

Figura 5: Temporização estável alterando

Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops

Especificações de tempo típicas

Sistemas Digitais 15
 Flip-Flops

Tempos de Setup e Hold

Largura de clock mínima

Retardos de propagação (0 para 1, 1 para 0, máximo e típico)

Figura: Especificações de tempo típicas do FF

Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops

Todas as medidas são feitas a partir do evento de clock, isto é, a partir da borda de subida
de clock.

Falha de Sincronização

Ocorre quando a entrada do flip-flop muda próximo a borda do clock.

 O FF pode e entrar num estado metaestavel˗ nem 0 nem 1

 O FF pode permanecer neste estado indefinidamente

Sistemas Digitais 16
 Flip-Flops

Figura: Probabilidade baixa, mas não nula, de que a saída do FF fique presa em um estágio
intermediário
Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops

Figura: Gráficos no osciloscópio demonstrando falha de sincronização e eventual

decaimento ao estado permanente
Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops

Procedimentos a ter em conta com a falha de sincronização

Probabilidade de falha não pode ser reduzida a 0, mas pode ser diminuída:

1. Desacelerar o Clock do sistema: isto da ao sincronizador mais tempo para entrar em

um estado permanente; falha de sincronização se torna um grande problema para
sistemas de alta velocidade;
2. Usar no sincronizador a tecnologia mais rápida possível
3. Cascatear dois (2) sincronizadores: isto efectivamente sincroniza duplamente.

Sistemas Digitais 17
 Flip-Flops

Figura: Dois (2) sincronizadores em cascata (sistema síncrono)

Fonte: https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops

Aplicação dos flip flops

Armazenamento de dados em paralelo

Uma necessidade comum em sistemas digitais é armazenar diversos bits de dados em
linhas em paralelo simultaneamente num grupo de flip-flops. Essa operação é ilustrada na
Figura 1 usando quatro flip-flops. Cada uma das quatro linhas paralelas de dados é
conectada na entrada D de um flip-flop. As entradas de clock dos flip-flops são conectadas
juntas, de forma que cada flip-flop é disparado pelo mesmo pulso de clock. Nesse exemplo
são usados flip-flops disparados por borda positiva, assim os dados nas entradas D são
armazenados simultaneamente pelos flip-flops na borda positiva do clock, conforme
indicado no diagrama de temporização visto na Figura 1.1 Além disso, as entradas
assíncronas de reset (R) são conectadas numa linha CLR comum, a qual reseta todos os
flip-flops.

Sistemas Digitais 18
 Flip-Flops

Fig.1: Flip-flops usados como um registrador básico de armazenamento paralelo de dados.

Fonte: Floyd (pag. 410)

Divisão de frequência
Uma outra aplicação de flip-flops é a divisão (redução) de freqüência de uma forma de onda
periódica. Quando uma forma de onda retangular é aplicada na entrada de clock de um flip-
flop J-K que é conectado no modo toggle (J = K = 1), a saída Q é uma onda quadrada com
metade da frequência do sinal na entrada de clock. Portanto, um único flip-flop pode ser
usado como um dispositivo divisor por 2, conforme ilustrado na Figura 2.

Sistemas Digitais 19
 Flip-Flops

Fig.2 O flip-flop J-K como um dispositivo divisor por 2. Q é a metade da frequência de CLK.

Como podemos ver, o flip-flop muda de estado a cada borda de disparo do clock (borda de
disparo positiva nesse caso). Isso resulta numa saída que varia com uma frequência que é
metade da frequência da forma de onda do clock. Divisões posteriores da frequência de
clock podem ser conseguidas usando a saída de um flip-flop como entrada de clock de um
segundo flip-flop, conforme mostra a Figura 2.1. A frequência da saída QA é dividida por 2
pelo flip-flop B. Portanto, a saída QB é um quarto da frequência da entrada de clock
original. Os tempos de atraso de propagação não são mostrados nos diagramas de
temporização.

Contagem
Uma outra aplicação importante de flip-flops é os contadores digitais. O conceito é ilustrado
na Figura 3. Os flip-flops são do tipo J-K disparados pela borda negativa. Os dois flip-flops
estão inicialmente resetados. O flip-flop A comuta na transição negativa de cada pulso de
clock. A saída Q do flip-flop A é o clock do flip-flop B, assim cada vez que QA faz uma
transição de nível ALTO para nível BAIXO, o flip-flop B muda de estado (toggle). As formas
de onda resultante de QA e QB são mostradas na figura.

Fig.3 Flip-flops usados para gerar uma sequência de contagem binária. São mostradas dois
ciclos (00,01, 10, 11).

Sistemas Digitais 20
 Flip-Flops

As formas de onda resultante de QA e QB.

5. Conclusão
Findo o presente trabalho,o grupo conclui que os flip-flops são circuitos integrados básicos de
memória (sequenciais),leds,chaves e resistência na implementação de circuitos divisores de
frequência, de circuitos que eliminam o problema da trepidação de chaves mecânicas de registadores.
A implementação do flip-flop foi feita utilizando portas nand e sua tabela verdade foi feita aplicando
os valores possíveis na entrada e observando a saída pelos leds. Portanto os flip-flops são aplicados
em muitos ramos como por exemplo: Armazenamento de dados (memoria),contadores digitais,
divisão de frequência de uma forma de onda periódica.

6. Bibliografia
[1] FLOYD, Thomas L. Sistemas Digitais: Fundamentos e aplicações,9ª ed. Porto Alegre.
[2] https://www.google.co.mz/search?caracteristicas+de+operacao+dos+flip+flops
[3] https://www.google.co.mz/search?dcr=0&ei=YD2ZWvD

Sistemas Digitais 21