DRŽAVNI UNIVERZITET U NOVOM PAZARU

DEPARTMAN TEHNIČKIH NAUKA

RAČUNARSKA TEHNIKA, AUDIO I VIDEO TEHNOLOGIJE
Novi Pazar, 23. januar 2018. godine

DIGITALNA ELEKTRONIKA

(Pismeni deo ispita)

1. Koristeći logička kola I, ILI i invertore, projektovati i nacrtati kombinacionu mrežu sa

minimalnim brojem logičkih kola, koja vrši detekciju prisustva prostih brojeva na svom
ulazu. Ukoliko ulazni četvorobitni zapis predstavlja prost broj, izlazni signal Y treba da
bude na nivou logičke jedinice, a u suprotnom na nivou logičke nule.
2. Tabela prelaza/izlaza sekvencijalne mreže je data na slici, gde kolona S predstavlja
dvobitna trenutna i buduća stanja sekvencijalne mreže (A, B, C, D), kolona X predstavlja
ulaz u mrežu, dok kolona Z predstavlja izlaz mreže. Nacrtati graf prelaza/izlaza i
sintetizovati sekvencijalnu mrežu koristeći JK flip flopove i osnovna logička kola.

X
S Z
0 1
A B D 0
B C B 0
C B A 1
D B C 0

3. Sintetizovati sinhroni brojač po modulu 7, koji broji inkrementiranjem (unapred). Kada

se na izlazu brojača pojavi nedozvoljena vrednost, brojač treba da se na sledeći signal
takta resetuje. Na raspolaganju su JK flip flopovi i NILI logička kola.
4. Nacrtati šemu 4-bitnog obostranog pomeračkog registrta sa serijskim ulazom i paralelnim
izlazom koji ima mogućnost asinhronog brisanja. Koristiti JK flip-flopove i potreban broj
osnovnih logičkih kola.
5. Odrediti vrednost otpornika R i polaritet referentnog napona |𝑉𝑟𝑒𝑓 | = 10𝑉 AD
konvertora sa slike, tako da bude zadovoljeno 𝑉𝑖𝑧 (0000) = 0𝑉 𝑖 𝑉𝑖𝑧 (1111) = 7,5𝑉.
Poznato je 𝑅𝑓 = 12𝑘Ω. Ukoliko je na ulazu DA konvertora 𝑄3 𝑄2 𝑄1 𝑄0 = 1010, odrediti
vrednost struje kroz otpornik 𝑅𝑓 .

Napomena:
Svi zadaci se boduju sa 20 poena.
Nije dozvoljeno koristiti literaturu.
Ispit traje do 2,5 h.