Beruflich Dokumente
Kultur Dokumente
Mémoires
Jean-Marc Talbot
jtalbot@cmi.univ-mrs.fr
L3 Informatique - Université de Provence () Architecture des ordinateurs 120 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 121 / 158
différentes technologies :
unité de base : 1 bit (0 ou 1)
Electronique - Magnétique - Optique
octet (byte) = groupe de 8 bits
différentes caractéristiques :
mot = regroupement d’octets (8 bits, 16 bits, 32 bits, ...) I capacité
I unité d’information adressable en mémoire I temps d’accès
I débit
un KiloOctet = 210 octets = 1024 octes = 1 Ko I volatilité
un MegaOctet = 210 Ko = 1 Mo
un GigaOctet = 210 Mo = 1 Go
un TeraOctet = 210 Go = 1 To
L3 Informatique - Université de Provence () Architecture des ordinateurs 122 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 123 / 158
Performances des mémoires Types de mémoires (I)
temps d’accès : temps qui sépare une demande de vitesse
lecture/écriture et sa réalisation ta + −
débit (ou bande passante) : nombre de bits maximum transmis Mémoire centrale
par seconde
Disques durs
en cas d’accès en temps uniforme au données
n − Bandes - Disques optiques +
B= n est le nombre de bits transférés par cycle
tc capacité
L3 Informatique - Université de Provence () Architecture des ordinateurs 124 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 125 / 158
mémoire centrale
vitesse (temps d’accès) vitesse (débit) capacité
registres < 1 ns > 50 Go/s < 100 octets
cache 2 - 5 ns 5 - 20 Go/s 100 Ko - 1 Mo
registres
mémoire
20 ns 1 Go/s 256 Mo - 4 Go
centrale
disque dur 1-10 ms 300 Mo/s 50 Go - 500 Go cache
carte mère
L3 Informatique - Université de Provence () Architecture des ordinateurs 126 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 127 / 158
Méthodes d’accès Types de mémoire
Accès séquentiel
I pour accéder à une information, il faut parcourir toutes les Sur la carte mère cohabite
informations qui la précède
I exemple : bandes magnétiques
Mémoires persistantes (mémoires mortes - ROM)
Accès direct I leur contenu est fixé (ou presque)
I chaque information possède une adresse propre, à laquelle on peut I et conservé en permanence même hors alimentation électrique
accéder directement
I exemple : mémoire centrale de l’ordinateur
Mémoires volatiles (mémoires vives - RAM)
Accès semi-séquentiel I leur contenu est modifiable
I intermédiaire entre séquentiel et direct I et perdu hors alimentation électrique
I exemple : disque dur
F accès direct au cylindre
F accès séquentiel au secteur sur un cylindre
Accès associatif
ROM = Read Only Memory RAM = Random Access Memory
I une information est identifiée par sa clé
I on accède à une information via sa clé
I exemple : mémoire cache
L3 Informatique - Université de Provence () Architecture des ordinateurs 128 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 129 / 158
L3 Informatique - Université de Provence () Architecture des ordinateurs 130 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 131 / 158
Mémoires volatiles (RAM) (II) Décodeurs - multiplexeurs : rappels (I)
Un décodeur permet de décoder un mot binaire : il comprend n
entrées et 2n sorties.
2 types de RAM
la i ème sortie de décodeur vaut 1 si les n entrées forment l’entier
SRAM : Static RAM binaire i.
décodeur 3 vers 8
L3 Informatique - Université de Provence () Architecture des ordinateurs 132 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 133 / 158
L3 Informatique - Université de Provence () Architecture des ordinateurs 134 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 135 / 158
Registres (II) Bancs de registres (I)
Réalisation :
Un banc de registres de hauteur n et de largeur k est
registre 1-bit = 1 bascule RS (ou D) un ensemble de n registres de k bits
registre n-bits = n bascules RS (ou D) en parallèle une mémoire de n adresses
registre 4 bits
Exemple :
L3 Informatique - Université de Provence () Architecture des ordinateurs 136 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 137 / 158
L3 Informatique - Université de Provence () Architecture des ordinateurs 138 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 139 / 158
Bancs de registres (IV) Bancs de registres (V)
Fontionnement en écriture :
L3 Informatique - Université de Provence () Architecture des ordinateurs 140 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 141 / 158
Rappels :
Mémoire de type DRAM
L3 Informatique - Université de Provence () Architecture des ordinateurs 146 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 147 / 158
Fonctionnement de la mémoire (III) Fonctionnement de la mémoire (IV)
Optimisations
Protocoles échanges processeur-mémoire
mémoire synchrone (synchronisée avec le bus) : SDRAM
Synchrone : au bout de k unités de temps, le processeur Pour les mémoires matriciels, accès en mode page : on charge
suppose que l’opération sur la mémoire a été réalisée (mot écrit ligne et colonne, puis on ne change que les colonnes pour les
en mémoire, mot lu disponible sur la sortie) accès suivants (localité des données) : DRAM FPM
Asynchrone (handshaking) : processeur et mémoire Pour les mémoires matriciels, accès en rafale (burst) : on charge
s’échangent des informations de contrôle (request/ ligne et colonne ainsi que le nombre de données à lire ;
acknowledgment) incrémentation dans la mémoire des colonnes pour les accès
suivants (localité des données). DDR-SDRAM
L3 Informatique - Université de Provence () Architecture des ordinateurs 148 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 149 / 158
L3 Informatique - Université de Provence () Architecture des ordinateurs 150 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 151 / 158
Assemblage de boitiers mémoire (III) Mémoire et erreurs
Augmentation du nombres de mots
4 boitiers mémoires de 2k mots de n bits =⇒ un bloc de 4 ∗ 2k mots de
n bits Du fait de sa nature “physique”, les informations en mémoire peuvent
adresse pour le nouveau bloc sur k + 2 bits comporter une ou des erreurs.
L3 Informatique - Université de Provence () Architecture des ordinateurs 152 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 153 / 158
L3 Informatique - Université de Provence () Architecture des ordinateurs 154 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 155 / 158
Mémoire Logique (III) Mémoire Logique (IV)
On a donc 2B blocs ayant chacun 2N−B cases.
L3 Informatique - Université de Provence () Architecture des ordinateurs 156 / 158 L3 Informatique - Université de Provence () Architecture des ordinateurs 157 / 158
Mémoire Virtuelle
Mécanisme de swap