Guia de Elec. III Lab N°3

UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
FACULTAD DE INGENIERIA
DEPARTAMENTO DE ELECTRICIDAD Y ELECTRÓNICA
PRACTICA N° 3
“CONFIGURACIONES TIPICAS DE AMPLIFICADORES OPERACIONALES”
1. OBJETIVOS
OBJETIVO GENERAL:
Diseñar y desarrollar los distintos tipos de configuraciones de amplificadores
operacionales tales como el amplificador sumador, integrador, derivador y
restador.
OBJETIVOS ESPECIFICOS:
 Implementar y evaluar un amplificador operacional en configuración
sumador.
integrador.
derivador.
 Implementar y evaluar un amplificador operacional en configuración restador.
 Evaluar la característica Slew Rate para cada tipo de configuración.
Ing. Karla Puerto López

2. JUSTIFICACION
La realización de esta guía le permitirá al estudiante aprender a utilizar

herramientas informáticas dirigidas a los circuitos electrónicos.
Se utilizará el siguiente equipo:
 Computador
 Herramienta de simulación ORCAD PSPICE 10.3 o superior.
 1 Protoboard.
 1 Fuente de voltaje regulada (0-32V / 0-3A)
 1 generador de señal con su respectiva punta de prueba.
 1 osciloscopio con sus respectivas puntas de prueba.
 1 multímetro digital.
 Pinzas, pelacables, cables.

COMPONENTES NECESARIOS
 Resistencias de ½ W
 Capacitores cerámicos y electrolíticos a 50V
 Amplificadores operacionales LM741
3. TRABAJO PERSONAL PREVIO
Estudiar los siguientes temas:
♦ Amplificadores operacionales
♦ Aplicaciones de los amplificadores operacionales

ECUACIONES BASICAS
EXPRESIÓN MATEMÁTICA
APLICACIÓN CIRCUITO VOUT
Rf
VEE
4
R1
2 1
V-
- OS1
6
𝑅𝑓
INVERSOR OUT − ∗ 𝑉𝑖𝑛
V3
3 5 𝑅1
+ 7 OS2
rp U1 V+ RL
VCC
0
0 0
Rf
VEE
4
R1
2 1
V-
- OS1
6
0 OUT
3 5 V
𝑅𝑓
NO INVERSOR + 7 OS2 (1 + ) ∗ 𝑉𝑖𝑛
Rs U1 V+ RL 𝑅1
VCC
V3
0
0
Rn
Vn
.
.
.
Rf
R1 if
V1
𝑉1 𝑉2 𝑉𝑛
i1 VEE
−𝑅𝑓 ( + +⋯+ )
SUMADOR 4 𝑅1 𝑅2 𝑅𝑛
a 2 V- 1
R2 - OS1
6
V2 OUT
3 5
+ 7 OS2
Rp U1 V+
VCC

Rf
VEE
4
R1
2 1
V-
- OS1
6
OUT
V1 3 5 V
𝑅𝑓
RESTADOR + 7 OS2 − ∗ (𝑉1 − 𝑉2)
R2 U1 V+ RL 𝑅1
rp
VCC
V2
0 0
0
0
VCC
U1 7
3 V+ 5
+ OS2
V1
VOFF = 0 6
VAMPL = 0.1 OUT
FREQ = 1k 2 1 Rb
- 4 OS1 R2
AC = 0
LM741 V-
0
VEE
VEE
R1 LM741 4
2 V- 1
- OS1
6
R1 OUT
Ra 3
+ 7 OS2
5
R8 𝑅2 𝑉2 − 𝑉1
INSTRUMENTACIÓN U3 V+
100k ∗ (2𝑅𝑏 + 𝑅𝑎)
R2
VCC 𝑅1 𝑅𝑎
VEE
0
LM741 4 Rb
2 V- 1
- OS1 0
6
OUT
3 5
+ 7 OS2
V2
VOFF = 0 U2 V+
VAMPL = 0.2
FREQ = 1k VCC
AC = 0
0
R1
VEE
4
C1 LM741
2 1
V-
- OS1 𝑑𝑉𝑖𝑛(𝑡)
DERIVADOR 6 −𝑅𝐶
V4
3
OUT
5
𝑑𝑡
V
7
+ OS2 R2
U1
V+
VCC
0 0
0
Rc
C1
𝑡⁄
2
INTEGRADOR VEE −1
4 𝑉𝑜(𝑡) = ∫ 𝑉𝑖𝑛. 𝑑𝑡
R1
2
-
V-
OS1
1 𝑅𝐶
6
0
OUT
V1
3 5 RL
+ 7 OS2
U1 V+
VCC
0 0 0
SLEW RATE
𝑆𝑅 = 2𝜋 ∗ 𝑓𝑚𝑎𝑥 ∗ 𝑉𝑜𝑝

4. DESARROLLO DE LA ACTIVIDAD
AMPLIFICADOR SUMADOR
Rn
Vn
.
.
.
Rf
R1 if
V1
i1 VEE
4
a 2 V- 1
R2 - OS1
6
V2 OUT
3 5
+ 7 OS2
Rp U1 V+
VCC
Fig. 1. Topología de un amplificador sumador.

Para hallar el voltaje de salida de este tipo de amplificador, se hace referencia al
principio de superposición. El cual, establece que por cada señal de entrada se
tendrá una señal de salida.
𝑉1 𝑉2 𝑉𝑛
𝑉𝑜𝑢𝑡 = −𝑅𝑓 ( + + ⋯+ )
𝑅1 𝑅2 𝑅𝑛
Para procedimientos de diseño se asume la resistencia Rf y se hallan las
resistencias acompañantes a los voltajes.
Como observación, se debe tener en cuenta que con esta configuración es posible
que el amplificador operacional se sature o se corte. Esto se debe a que los voltajes
de entrada por cada puerto del amplificador sumador, superan los límites esperados
o las ganancias dadas son muy altas. Este apartado se explicará detalladamente
en el siguiente ejemplo:
Parámetros de diseño
Fuentes de alimentacion de ± 15V
Voltajes de entrada maximos para ambas señales: 100mVp
Las ganancias de cada señal deben ser menores a 100
Rp = 100Ω

DESARROLLO
Fig. 2. Amplificador operacional sumador.

Haciendo referencia a la figura 2, para que el amplificador no se sature ni se corte,
el circuito deberá diseñarse de tal forma que
𝐴1(100𝑚𝑉) + 𝐴2(100𝑚𝑉) ≤ 15
Donde A1 y A2 serán las ganancias respectivas de cada señal. 100mV la señal de
entrada máxima y 15 el voltaje de las fuentes de alimentación. Recuerde que si un
dispositivo (bien sea un BJT, JFET, AMP OP) Cuando llega a su voltaje de
alimentación este se corta (Caso BJT, JFET) y se limita la señal de salida en un
lugar determinado (AMP OP) por ello, se debe evitar que las ganancias de las 2
señales de entrada no sean tan elevadas para poder cortar y saturar el dispositivo.
Ahora bien se tiene que:
100𝑚𝑉(𝐴1 + 𝐴2) ≤ 15
𝐴1 + 𝐴2 ≤ 150
Para cumplir esta configuración de ganancias, se pueden conformar muchas
combinaciones que den como resultado una ganancia menor a 150.
En este caso se asume
𝐴1 = 70
𝐴2 = 50

Como se había especificado anteriormente, se asume un valor para la resistencia

de retroalimentación Rf. Este valor es
𝑅𝑓 = 100𝐾Ω
Con las ecuaciones halladas por medio de la superposición y basándose en la
configuración inversora del amplificador operacional, se obtuvo que
𝑉𝑜𝑢𝑡1 −𝑅𝑓
=
𝑉𝑖𝑛1 𝑅1
𝑉𝑜𝑢𝑡2 −𝑅𝑓
=
𝑉𝑖𝑛2 𝑅2
Nota: Las ganancias son negativas.
Por último se reemplazan los valores de ganancia y Rf para hallar los valores
correspondientes de cada resistencia.
𝑅1 = 1.43𝐾Ω
𝑅2 = 2𝐾Ω
Como 1.43KΩ No es un valor comercial, se asume su valor más cercano. En este
caso 1.5KΩ y se analiza de nuevo la ganancia del amplificador
𝐴1 = 66.67
Luego la ganancia total será
𝐴𝑡 = 𝐴1 + 𝐴2 = 66.67 + 50 = 116.67
Por consiguiente, con esta ganancia no se saturará ni cortara el amplificador como
se ilustra en la figura 4.
Rf
100k
VEE
R1 LM741 4
V
2 V- 1
- OS1
V1 1.43k
VOFF = 0 6
VAMPL = 100m OUT
FREQ = 100 3 5 R5
AC = 0 + 7 OS2
U1 V+
R2 Rp
0 100 VCC
0
2k
V2
VOFF = 0
VAMPL = 100m 0
FREQ = 100
AC = 0
Fig. 3. Circuito total.

Para la simulación con Pspice, se añade una resistencia de un valor muy elevado a
la salida del amplificador operacional. Esto se hace con el fin de evitar el error de
“nodo flotante”.
Fig. 4. Señal generada por el amplificador sumador.
AMPLIFICADOR INTEGRADOR
Cuando se incluyen en circuitos con amplificadores operacionales, dispositivos con
capacidad almacenadora de voltaje, se considera un circuito con “memoria” capaz
de realizar cierta función a lo largo del tiempo. El amplificador integrador posee un
dispositivo capacitivo capaz de generar una función de carga y descarga en el
tiempo ayudando a que la salida del circuito se produzca una salida de tensión que
es proporcional a la integral en el tiempo de la señal de entrada.
Para hacer referencia a un amplificador integrador, observe la siguiente figura.
Rc
C1
VEE
R1 4
2 V- 1
- OS1
6
OUT
V1
3 5 RL
+ 7 OS2
U1 V+
VCC
0 0 0
Fig. 5. Amplificador Integral.

Para explicar el funcionamiento del circuito, se planteara el siguiente problema de

diseño
Fuentes de alimentación de ± 15V
Rl = Rc = 100k
Señal de entrada cuadrada de 1Vp
Señal de salida con 10Vp − p
Frecuencia de la señal de entrada de 1KHz
Considere la siguiente señal de entrada
Fig. 6. Señal de entrada.

Con esta señal de entrada de 1Vp y teniendo en cuenta la ecuación característica
para un amplificador integral, se procede previamente a asumir un valor para la
capacitancia de retroalimentación, y por consiguiente se procede a hallar el valor de
la resistencia R1.
𝑡⁄
2
−1
𝑉𝑜(𝑡) = ∫ 𝑉𝑖𝑛. 𝑑𝑡
𝑅𝐶
0
Tenga en cuenta que un capacitor, cuando es cargado por una onda cuadrada, el
tiempo de carga y descarga estará dado por la mitad de la frecuencia de la señal de
entrada. Es decir, para el caso, los límites de la integral van desde el tiempo 0 hasta
el tiempo t/2 (0.5ms).

Con un capacitor de 10nF se obtiene

𝑡 0.5𝑚𝑠
−1 −1
𝑅= ∫ 𝑉𝑖𝑛. 𝑑𝑡 = ∫ 1. 𝑑𝑡 = 5𝐾Ω
𝐶(𝑉𝑜) (10𝑛𝐹)(10𝑉)
0 0
Se necesitará una resistencia de 5KΩ para satisfacer los parámetros de diseño.

Por último, en muchos textos se suele omitir la resistencia Rc. Esta resistencia
disminuye el nivel de offset de la señal de salida y por ello, se logra una salida
simétrica, con un nivel estable. Esta resistencia se recomienda que posea un valor
alto. Recuerde que a altas frecuencias, esta resistencia se hace despreciable. Como
se trabaja a una frecuencia relativamente baja, donde aparece un nivel de offset, se
hace necesaria la adecuación de la misma. Sin embargo, al implementarla, la
ganancia del circuito se puede ver afectada.
Rc
100k
C1
10n
VEE
R1 LM741 4
V
2 V- 1
- OS1
5k 6
OUT
V1 = 1 V1
V2 = -1 3 5 RL
TD = 0.5m + 7 OS2
V+ 100k
TR = 1u U1
TF = 1u
PW = 0.5m VCC
PER = 1m 0 0 0
Fig. 7. Circuito implementado para el ejemplo.

Fig. 8. Voltaje de salida para el circuito integrador.

Un circuito integrador, convierte un pulso rectangular en una señal de diente de
sierra o triangular, dependiendo del tipo de barrido que tenga la señal de entrada o
“Duty Cicle”. Observe que hay un tiempo de transición no deseado al principio de la
gráfica, esto se debe a la carga y descarga del capacitor o del dispositivo con
“memoria”, hasta su estabilización.
AMPLIFICADOR DERIVADOR
El circuito derivador realiza la operación matemática de la derivación, como su
nombre lo indica, de modo que la salida de este circuito es proporcional a la derivada
en el tiempo de la señal de entrada.
Se puede desarrollar el amplificador derivador a partir del integrador invirtiendo las
posiciones del resistor y del capacitor como se ve en la figura 9.
R1
VEE
4
C1 LM741
2 1
V-
- OS1
6
OUT
V4
3 5 V
7
+ OS2 R2
U1
V+
VCC
0 0
0
Fig. 9. Circuito derivador.

Cuyo voltaje de salida será igual a

𝑑𝑉𝑖𝑛(𝑡)
𝑉𝑜𝑢𝑡 = −𝑅𝐶
𝑑𝑡
Tenga en cuenta que tanto para el voltaje de entrada como el de salida poseen una
amplitud. Esta se debe tener en cuenta al momento de derivar.
De igual manera que el circuito integrador, el derivador posee ciertos inconvenientes
tanto de manera simulada como de manera experimental. Una desventaja es que
sufre de inestabilidad a altas frecuencias, dependiendo del amplificador operacional
que se use y, además, de la variación constante de las resistencias a altas
frecuencias (por poseer inductancias y capacitancias parásitas). Otra desventaja es
que al poseer una entrada capacitiva hace que señales de cualquier tipo con
armónicos se presenten en la entrada y estos sean amplificados a la salida.
Para minimizar estos inconvenientes, se modifica la forma básica del amplificador
derivador de la siguiente manera
C2
R1
VEE
4
R3 C1
2 1
V-
- OS1
6
OUT
V4
3 5 V
+ 7 OS2 R2
U1 V+
VCC
0 0
0
Fig. 10. Amplificador derivador modificado.
Estos valores de R3 y C2 disminuyen la capacidad derivativa del circuito a altas

frecuencias, por ello se suele trabajar a frecuencias de 1KHz o menos. Sin embargo,
la implementación de las mismas ayuda a la estabilización del circuito y disminuye
la entrada de armónicos. La resistencia R3 y el capacitor C2 deben ser de valores
bajos para satisfacer los parámetros de derivación.

Fuentes de alimentación de ± 15V
Señal de entrada senoidal de 1Vp
Señal de salida de 10Vp
R3 = 100Ω
C2 = 100pF
Frecuencia de la señal de entrada de 1KHz
Rl = 100KΩ
Basándose en la fórmula general para el circuito derivador

𝑑𝑉𝑖𝑛(𝑡)
𝑉𝑜𝑢𝑡 = −𝑅𝐶
𝑑𝑡
Se asume un C=10nF. Por analogía, se sabe que la derivada de un seno es un
coseno, luego la señal de salida será cosenoidal y estará desfasada con respecto a
la señal de entrada. Por ello
𝑑[𝑆𝑒𝑛(𝑤𝑡)]
−10 ∗ 𝐶𝑜𝑠(𝑤𝑡) = −𝑅𝐶
𝑑𝑡
Como w=2πf
−10 ∗ 𝐶𝑜𝑠(2𝜋𝑓𝑡) = −𝑅𝐶 ∗ 2𝜋𝑓 ∗ 𝐶𝑜𝑠(2𝜋𝑓𝑡)
Dando como resultado
10
𝑅=
10𝑛𝐹 ∗ 2𝜋 ∗ 1𝐾𝐻𝑧
𝑅 = 160𝐾Ω
Recuerde que, la señal de entrada al ingresar por el pin inversor, saldrá desfasada,
esta es la razón por la que la amplitud de la señal de salida posee un símbolo
negativo.

C2
100p
R1
160k
VEE
4
R3 C1
2 1
V-
10n - OS1
V 100 6
AC = 0 OUT
V4
FREQ = 1k 3 5 V
7
VAMPL = 1 + OS2 R2
VOFF = 0 U1
V+
VCC
0 0
0
Fig. 11. Implementación circuito derivador.
Fig. 12. Resultado gráfico.

AMPLIFICADOR RESTADOR
Se trata de una con dos entradas, en la que se amplifica la diferencia de potencial
entre ambas. Para obtener las expresiones correspondientes a esta configuración
tendremos en cuenta que su comportamiento es en todo momento lineal. Su
configuración es la siguiente:
Rf
VEE
4
R1
2 1
V-
- OS1
6
OUT
V1 3 5 V
+ 7 OS2
R2 U1 V+ RL
rp
VCC
V2
0 0
0
Fig. 13. Circuito restador
Haciendo R1=R2 y R3=Rf se obtiene la ecuación simplificada que representa la

tensión de salida:
𝑅𝑓
𝑉𝑜𝑢𝑡 = (𝑉2 − 𝑉1)
𝑅1
V1 = 100mV
V2 = 200mV
Rf = rp = 100KΩ
Voltaje de salida 10Vp
frecuencia de las señales de entrada 1KHz
Partiendo de la ecuación general para un amplificador restador, se restan el voltaje

de entrada 2 con el voltaje de entrada 1
𝑉2 − 𝑉1 = 200𝑚𝑉 − 100𝑚𝑉
𝑉2 − 𝑉1 = 100𝑚𝑉

Asumiendo un valor de Rf=100KΩ, se obtiene que

100𝐾Ω
10 = (100𝑚𝑉)
𝑅1
𝑅1 = 1𝐾Ω
Luego, el circuito final, se implementara de la siguiente manera
RF
100k
VEE
R1
4
LM741
2 1
V-
- OS1
V1
VOFF = 0 1k 6
R2 OUT
VAMPL = 100m
FREQ = 1k 3 5 V
AC = 0 + 7 OS2
V2
VOFF = 0 U1 V+
0 VAMPL = 200m 1k
FREQ = 1k rp VCC R3
AC = 0 100k 100k
0
0 0
Fig. 14. Circuito a implementar para el ejemplo anterior.

Ahora bien, la señal de salida estará dada por:
Fig. 15. Representación gráfica para el ejemplo anterior.

SLEW RATE
Como todo dispositivo electrónico, los amplificadores operacionales tienen un
tiempo de respuesta. Este tiempo de respuesta se ve afectado por la frecuencia a
la cual pueden trabajar, y por ello, se exigen ciertos límites en frecuencia para sus
aplicaciones.
El amplificador operacional LM741 tiene un tiempo de respuesta bajo, por ello se
tiene cierto comportamiento diferente en la señal de salida cuando opera a
frecuencias altas.
El Slew rate es la variación con respecto al tiempo del voltaje de salida evaluada en
su valor máximo. Dicho matemáticamente
𝑆𝑅 = 2𝜋 ∗ 𝑓𝑚𝑎𝑥 ∗ 𝑉𝑜𝑝
Donde Vop es el voltaje de salida pico de la señal y fmax es la frecuencia máxima
a la cual el amplificador operacional puede trabajar sin ningún problema.
Ejemplo:
Considere que usted tiene un amplificador operacional LM741 con una señal de
salida de 10Vp.
En el datasheet del LM741 se encuentra el valor de su Slew rate el cual, su valor
típico es de 0.5V/µS. Con esto, usted desea saber la frecuencia máxima a la que
puede trabajar su amplificador y producir 10Vp a la salida.
De la ecuación anterior se obtiene
0.5𝑉/𝜇𝑆
𝑓𝑚𝑎𝑥 =
2𝜋 ∗ 10𝑉
Dando como resultado
𝑓𝑚𝑎𝑥 = 7.975𝐾𝐻𝑧
Esta será la frecuencia máxima a la cual podrá trabajar el amplificador operacional
correctamente. Apartir de frecuencias mayores, la ganancia disminuirá hasta el
punto de que la señal de entrada se parezca a la señal de salida y esta última sea
dominada por el ruido.

EJECUCIÓN:
1. Diseñe un amplificador sumador con las siguientes características
a) Fuentes de alimentación de ± 15V
𝑋+𝑌
b) Voltaje de entrada 1= en V // donde X y Y son los dos últimos
500
dígitos de cada estudiante.
𝑋+𝑌
c) Voltaje de entrada 2= en V // donde X y Y son los dos últimos
500
dígitos de cada estudiante.
d) Las ganancias deben ser menores a 30
e) Rp=100Ω
f) Frecuencia de la señal de entrada de 100Hz
g) Halle la frecuencia máxima del amplificador operacional y verifique la
atenuación de la ganancia. Si la señal se atenúa mucho antes de este
valor, halle el Slew rate para el amplificador.
2. Diseñe un amplificador integrador con las siguientes características
𝑋+𝑌
b) Señal de entrada cuadrada de Vp // donde X y Y es el último digito
10
del código de cada estudiante, si los dos dígitos son 0, escoja
aleatoriamente.
c) Señal de salida de 5Vp-p sin nivel offset.
d) Asuma RL RC y C.
e) Frecuencia de la señal de entrada de XY0Hz. // donde X y Y es el
último digito del código de cada estudiante, si los dos dígitos son 0,
escoja aleatoriamente.
f) Halle la frecuencia máxima del amplificador operacional y verifique la
3. Diseñe un amplificador derivador con las siguientes características
𝑋+𝑌
b) Señal de entrada senoidal de Vp // donde X y Y son el último digito
10
del código de cada estudiante, si los dos dígitos son 0, escoja
aleatoriamente.
c) Señal de salida de 10Vp
d) Asuma R3, R1, C1 y C2.
e) Frecuencia de la señal de entrada de 1KHZ.
f) Halle la frecuencia máxima del amplificador operacional y verifique la

4. Diseñe un amplificador restador con las siguientes características

𝑋+𝑌
b) Voltaje de entrada 1= en V // donde X y Y son el último digito del
50
código de cada estudiante, si los dos dígitos son 0, escoja
aleatoriamente.
𝑋+𝑌
c) Voltaje de entrada 2= en V // donde X y Y son el último digito del
20
aleatoriamente.
𝑋+𝑌
d) Señal de salida de Vp // donde X y Y son el último digito del
15
aleatoriamente.
e) Asuma RF y rp.
f) Frecuencia de la señal de entrada de 1KHZ.
g) Halle la frecuencia máxima del amplificador operacional y verifique la
5. REFERENCIAS
[1] Circuitos y dispositivos Microelectrónicos, Mark Horenstein

[2] Circuitos Microelectrónicos, Sedra
[3] Electrónica, Hambley.2da Edición.
[4] Laboratorio sobre la construcción de la recta de carga de AC y DC, Jhon Jairo
Ramírez Mateus, Construcción de la recta de carga AC y DC de un amplificador
con EC con transistor BJT, fecha no disponible, E-mal: jjrama1@hotmail.com
[5] Guías de Laboratorio de Electrónica III. Ing José Alejo Rangel Rolón
[6] Diseño electrónico, C.J. Savant-Martin Roden-Gordon Carpenter, Paginas 86-
90, Primera edición en español, editorial no disponible, fecha no disponible.

Guia de Elec. III Lab N°3

Hochgeladen von

Dokumentinformationen

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Guia de Elec. III Lab N°3

Hochgeladen von

Copyright:

Verfügbare Formate

UNIVERSIDAD FRANCISCO DE PAULA SANTANDER

Ing. Karla Puerto López

La realización de esta guía le permitirá al estudiante aprender a utilizar

Se utilizará el siguiente equipo:

3. TRABAJO PERSONAL PREVIO

Estudiar los siguientes temas:

♦ Aplicaciones de los amplificadores operacionales

Ing. Karla Puerto López

Ing. Karla Puerto López

Ing. Karla Puerto López

Fig. 1. Topología de un amplificador sumador.

Ing. Karla Puerto López

Fig. 2. Amplificador operacional sumador.

Ing. Karla Puerto López

Como se había especificado anteriormente, se asume un valor para la resistencia

Fig. 3. Circuito total.

Ing. Karla Puerto López

Fig. 4. Señal generada por el amplificador sumador.

Fig. 5. Amplificador Integral.

Ing. Karla Puerto López

Para explicar el funcionamiento del circuito, se planteara el siguiente problema de

Fig. 6. Señal de entrada.

Ing. Karla Puerto López

Con un capacitor de 10nF se obtiene

Se necesitará una resistencia de 5KΩ para satisfacer los parámetros de diseño.

Fig. 7. Circuito implementado para el ejemplo.

Ing. Karla Puerto López

Fig. 8. Voltaje de salida para el circuito integrador.

Fig. 9. Circuito derivador.

Ing. Karla Puerto López

Cuyo voltaje de salida será igual a

Fig. 10. Amplificador derivador modificado.

Estos valores de R3 y C2 disminuyen la capacidad derivativa del circuito a altas

Ing. Karla Puerto López

Basándose en la fórmula general para el circuito derivador

Ing. Karla Puerto López

Fig. 12. Resultado gráfico.

Ing. Karla Puerto López

Fig. 13. Circuito restador

Haciendo R1=R2 y R3=Rf se obtiene la ecuación simplificada que representa la

Partiendo de la ecuación general para un amplificador restador, se restan el voltaje

Ing. Karla Puerto López

Asumiendo un valor de Rf=100KΩ, se obtiene que

Luego, el circuito final, se implementara de la siguiente manera

Fig. 14. Circuito a implementar para el ejemplo anterior.

Fig. 15. Representación gráfica para el ejemplo anterior.

Ing. Karla Puerto López

Ing. Karla Puerto López

Ing. Karla Puerto López

4. Diseñe un amplificador restador con las siguientes características

[1] Circuitos y dispositivos Microelectrónicos, Mark Horenstein

Ing. Karla Puerto López

Das könnte Ihnen auch gefallen