Sie sind auf Seite 1von 38

MOS IDEAL

Algunas definiciones importantes se hacen en el diagrama de banda de energía de la Fig. 6-12a.

La función de trabajo característica del metal es la energía requerida para mover un electrón del
nivel de Fermi al exterior del metal. En el MOS es más conveniente utilizar una función de trabajo
modificada 𝑞𝜙𝑚 que se mide desde el nivel de metal de Fermi hasta la banda de conducción del
óxido.

De forma similar, 𝑞𝜙𝑠 es la función de trabajo modificada en la interfaz semiconductor-óxido. En


este caso idealizado asumimos que 𝜙𝑚 = 𝜙𝑠 , por lo que no hay diferencia en las dos funciones
de trabajo. Otra cantidad que será útil en discusiones posteriores es 𝑞𝜙𝐹 , que mide la posición del
nivel de Fermi por debajo del nivel intrínseco 𝐸𝑖 para el semiconductor. Esta cantidad indica cuán
fuertemente es el tipo p del semiconductor [véase la Ec. (3 - 25)].

La estructura MOS de la Fig. 6-12a es esencialmente un capacitor en el que una placa es un


semiconductor. Si aplicamos una tensión negativa entre el metal y el semiconductor (figura 6-12b),
depositamos efectivamente una carga negativa sobre el metal. En respuesta, esperamos que una
carga positiva neta igual se acumule en la superficie del semiconductor. En el caso de un sustrato
de tipo p, esto ocurre por acumulación de huecos en la interfase semiconductor-óxido.

Como el voltaje negativo aplicado disminuye el potencial electrostático del metal con relación al
semiconductor, las energías electrónicas se elevan en el metal con relación al semiconductor.
Como resultado, el nivel de Fermi para el 𝐸𝐹𝑚 metálico se encuentra por encima de su posición de
equilibrio por 𝑞𝑉, donde 𝑉 es la tensión aplicada.

Puesto que 𝜙𝑚 y 𝜙𝑠 no cambian con el voltaje aplicado, mover 𝐸𝐹𝑚 en energía con respecto a 𝐸𝐹𝑠
causa una inclinación en la banda de conducción de óxido. Esperamos tal inclinación ya que un
campo eléctrico causa un gradiente en 𝐸𝑖 (y similarmente en 𝐸𝑣 y 𝐸𝑐 ) como se describe en la
Sección 4.4.2:

Las bandas de energía del semiconductor se doblan cerca de la interfaz para acomodar la
acumulación de huecos. Ya que

está claro que un aumento en la concentración del hueco implica un aumento de 𝐸𝑖 − 𝐸𝐹 en la


superficie del semiconductor.

Puesto que ninguna corriente pasa a través de la estructura MOS, no puede haber variación en el
nivel de Fermi dentro del semiconductor. Por lo tanto, si 𝐸𝑖 − 𝐸𝐹 va a aumentar, debe ocurrir por
Ei moviéndose en energía cerca de la superficie.
Figura 6- 12 Diagrama de banda para la estructura MOS ideal en:

(A) equilibrio;

(B) el voltaje negativo provoca


la acumulación de huecos en el
semiconductor de tipo p;
(C) el voltaje positivo agota los
orificios de la superficie del
semiconductor;

(D) un voltaje positivo mayor


provoca la inversión de una capa
de "tipo n" en la superficie del
semiconductor.

El resultado es una flexión de las bandas de semiconductores cerca de la interfaz. Observamos en


la Fig. 6-12b que el nivel de Fermi cerca de la interfase se encuentra más cerca de la banda de
valencia, indicando una concentración de huecos mayor que la que surge del dopado del
semiconductor de tipo p.

En la Fig. 6-12c aplicamos un voltaje positivo del metal al semiconductor.

Esto eleva el potencial del metal, bajando el nivel de Fermi de metal por 𝑞𝑉 con respecto a su
posición de equilibrio. Como resultado, la banda de conducción de óxido se inclina de nuevo.
Observamos que la pendiente de esta banda, obtenida moviendo simplemente el lado metálico
hacia abajo en relación con el lado del semiconductor, está en la dirección correcta para el campo
aplicado, de acuerdo con la ecuación (4 - 26).
El voltaje positivo deposita carga positiva sobre el metal y requiere una carga neta negativa
correspondiente en la superficie del semiconductor. Tal carga negativa en el material de tipo p
surge del agotamiento de huecos de la región próxima a la superficie, dejando atrás aceptores
ionizados no compensados.

Esto es análogo a la región de agotamiento en una unión p-n discutida en la Sección 5.2.3. En la
región agotada, la concentración del orificio disminuye, moviendo 𝐸𝑖 más cerca de 𝐸𝐹 , y
doblando las bandas hacia abajo cerca de la superficie semiconductora.

Si continuamos aumentando el voltaje positivo, las bandas en la superficie del semiconductor se


doblan más fuertemente. De hecho, una tensión suficientemente grande puede doblar 𝐸𝑖 por
debajo de 𝐸𝐹 (Fig. 6-12d).

Este es un caso particularmente interesante, ya que 𝐸𝐹 ≫ 𝐸𝑖 implica una gran concentración de


electrones en la banda de conducción.

La región próxima a la superficie semiconductora tiene en este caso propiedades de conducción


típicas del material de tipo n, con una concentración de electrones dada por la Ec. (3 - 25a).

Esta capa superficial de tipo n se forma no por dopaje, sino por inversión del semiconductor
original p debido al voltaje aplicado.

Esta capa invertida, separada del material de tipo p subyacente por una región de agotamiento, es
la clave para el funcionamiento del transistor MOS.

Deberíamos echar un vistazo más de cerca a la región de inversión, ya que se convierte en el canal
conductor en el FET. En la Fig. 6-13 definimos un potencial 𝜙 en cualquier punto 𝑥, medido con
relación a la posición de equilibrio de 𝐸𝑖 . La energía 𝑞𝜙 nos indica la extensión de la curvatura de
la banda en 𝑥, y 𝑞𝜙𝑠 representa la banda que se dobla en la superficie. Observamos que 𝜙𝑠 = 0
es la condición de banda plana para este caso MOS ideal (es decir, las bandas se parecen a la Fig.
6-12a).

Cuando 𝜙𝑠 < 0, las bandas se doblan en la superficie, y tenemos acumulación de huecos (Fig. 6-
12b).

Similarmente, cuando 𝜙𝑠 > 0, tenemos depleción (Fig. 6-12c).

Finalmente, cuando 𝜙𝑠 es positivo y mayor que 𝜙𝐹 , las bandas en la superficie son dobladas de tal
manera que 𝐸𝑖 (𝑥 = 0) se encuentra por debajo de 𝐸𝐹 , y se obtiene una inversión (Fig. 6-12d).

Si bien es cierto que la superficie se invierte cada vez que 𝜙𝑠 es mayor que 𝜙𝐹 , se necesita un
criterio práctico para decirnos si existe un verdadero canal conductor de tipo n en la superficie. El
mejor criterio para una inversión fuerte es que la superficie debe ser tan fuertemente de tipo n
como el sustrato es de tipo p. Es decir, 𝐸𝑖 debe estar tan lejos por debajo de 𝐸𝐹 en la superficie, ya
que está por encima de 𝐸𝐹 lejos de la superficie. Esta condición ocurre cuando
Figura 6- 13

Curvatura de las bandas


semiconductoras al inicio de
la inversión fuerte: El
potencial de superficie 𝜙𝑠 es
el doble del valor de 𝜙𝐹 en el
material p neutro.

Se requiere un potencial de superficie de 𝜙𝐹 para doblar las bandas hasta la condición intrínseca
en la superficie (𝐸𝑖 = 𝐸𝐹 ), y 𝐸𝑖 debe entonces ser presionado otro 𝑞𝜙𝐹 en la superficie para
obtener la condición que llamamos inversión fuerte.

Las concentraciones de electrones y huecos están relacionadas con el potencial 𝜙(𝑥) definido en
la Fig. 6-13.

Dado que la concentración de electrones de equilibrio es

Podemos relacionar fácilmente la concentración de electrones en cualquier 𝑥 con este valor:

Y de manera similar para huecos:

En cualquier 𝑥. Podemos combinar estas ecuaciones con la ecuación de Poisson (6-19) y la


expresión de densidad de carga usual (6-20) para resolver 𝜙(𝑥):
Resolvamos esta ecuación para determinar la carga total integrada por unidad de área, 𝑄𝑠 , en
función del potencial de superficie, 𝜙𝑠 . Sustituyendo las ecuaciones (6-16), (6-17) y (6-18) para las
concentraciones de electrones y huecos en las ecuaciones (6-19) y (6-20), obtenemos

Debe tenerse en cuenta que

Es el campo eléctrico ℰ a una profundidad x.

La integración de la ec. (6-21) de la masa (donde las bandas son planas, los campos eléctricos son
cero, y las concentraciones del portador están determinadas únicamente por el dopaje), hacia la
superficie, obtenemos

Después de la integración tenemos:

Un caso particularmente importante está en la superficie (𝑥 = 0) donde el campo eléctrico


perpendicular de la superficie, ℰ𝑠 , se convierte en:

Donde hemos introducido un nuevo término, la longitud de detección de Debye:


La longitud de Debye es un concepto muy importante en semiconductores. Nos da una idea de la
escala de la distancia en la que los desequilibrios de carga se proyectan o manchados. Por
ejemplo, si pensamos en insertar una esfera cargada positivamente en un semiconductor de tipo
n, sabemos que los electrones móviles se aglomerarán alrededor de la esfera. Si nos alejamos de la
esfera por varias longitudes de Debye, la esfera cargada positivamente y la nube electrónica
negativa parecerán una entidad neutral. No es sorprendente que la 𝐿𝐷 dependa inversamente del
dopaje, porque cuanto mayor sea la concentración del portador, más fácil será el cribado. Para el
material de tipo n debemos usar 𝑛0 en la Ec. (6 - 25).

Utilizando la ley de Gauss en la superficie, podemos relacionar la carga espacial integrada por
unidad de área con el desplazamiento eléctrico, teniendo en cuenta que el campo eléctrico o
desplazamiento profundo en el sustrato es cero.

La densidad de carga espacial por unidad de área 𝑄𝑆 en la Ec. (6-26) se representa como una
función del potencial de superficie 𝜙𝑆 en la Fig. 6-14.

Vemos de la ecuación (6-24) y la Fig. 6-14 que cuando el potencial de superficie es cero
(condiciones de banda plana), la carga de espacio neta es cero. Esto se debe a que las cargas fijas
del dopante son canceladas por las tarifas del portador móvil en la banda plana. Cuando el
potencial superficial es negativo, atrae y forma una capa de acumulación de los huecos portadores
de la mayoría en la superficie. El primer término de la ecuación (6-24) es la dominante, y la carga
de espacio de acumulación aumenta muy fuertemente (exponencialmente) con potencial
superficial negativo. Es fácil ver por qué mirando Eq. (6-18), que da la concentración de huecos
superficiales en un semiconductor de tipo p en función del potencial superficial. Puesto que la
flexión de la banda disminuye en función de la profundidad, la carga de acumulación integrada
implica un promedio sobre la profundidad e introduce un factor de 2 en el exponente.
Matemáticamente, esto se debe a la raíz cuadrada en la Ec. (6-24).

Debe tenerse en cuenta que dado que esta carga se debe a los portadores mayoritarios móviles
(huecos en este caso), la carga se acumula cerca de la interfaz óxido-silicio, ya que los espesores
de capa de acumulación típicos son aproximadamente 20 nm. Además, debido a la dependencia
exponencial de la carga de acumulación en el potencial superficial, la curvatura de la banda es
generalmente pequeña o se dice que está fijada a casi cero.

Por otra parte, para un potencial superficial positivo, vemos de la ecuación (6-24) que inicialmente
el segundo término (lineal) es el dominante. Aunque el término exponencial 𝑒𝑥𝑝 (𝑞𝜙𝑠 /𝑘𝑇) es muy
grande, se multiplica por la relación de la concentración minoritaria a portadora mayoritaria que
es muy pequeña y es inicialmente insignificante. Por lo tanto, la carga de espacio para los
pequeños potenciales de superficie positiva aumenta como ~√𝜙𝑠 como se muestra en la Fig. 6-
14.

Como se describe con detalle más adelante en esta sección, esto corresponde a la carga de la
región de agotamiento debido a los dopantes inmóviles fijados expuestos (aceptadores en este
caso). El ancho de agotamiento típicamente se extiende a lo largo de varios cientos de nm. En
algún momento, la banda doblada es el doble del potencial de Fermi hF, que es suficiente para el
inicio de la inversión fuerte. Ahora bien, el término exponencial 𝑒𝑥𝑝 (𝑞𝜙𝑠 (𝑖𝑛𝑣)/𝑘𝑇) multiplicado
por la concentración minoritaria de portadores 𝑛0 es igual a la concentración de portador
mayoritario 𝑝0 . Por lo tanto, para la banda de flexión más allá de este punto, se convierte en el
término dominante. Como en el caso de la acumulación, la carga de inversión móvil ahora
aumenta muy fuertemente con sesgo, como se indica en la Ec. (6-17) y se muestra en la Fig. 6-14.

Los espesores típicos de la capa de inversión son ~5 𝑛𝑚, y el potencial superficial ahora está
esencialmente fijado a 2𝜙𝐹 .

Figura 6- 14

Variación de
densidad
espacio-carga en
el semiconductor
en función del
potencial de
superficie 𝜙𝑆
para silicio tipo p
con 𝑁𝑎 = 4×
1015 𝑐𝑚−3 a
temperatura
ambiente. 𝑝𝑠 y
𝑛𝑠 son las
concentraciones
de huecos y
electrones en la
superficie, 𝜙𝐹 es
la diferencia de
potencial entre
el nivel de Fermi
y el nivel
intrínseco en
bulto.

Se puede señalar que en la acumulación y especialmente en la inversión, los portadores están


confinados en la dirección x en pozos de potencial estrechos, esencialmente triangulares,
causando estados o sub-bandas de partículas cuánticas mecánicas en una caja, similares a las
discutidas en Capítulo 2. Sin embargo, los portadores están libres en las otras direcciones (paralelo
a la interfaz óxido-silicio).
Esto conduce a un gas bidimensional de electrones (2-DEG) o hueco gas, con una "escalera" de
densidad constante de los estados, como se analiza en el Apéndice IV. El análisis detallado de
estos efectos está, lamentablemente, más allá del alcance de nuestra discusión aquí.

La distribución de la carga, el campo eléctrico y el potencial electrostático para la superficie


invertida se dibujan en la Fig. 6-15.

Para simplificar utilizamos la aproximación de agotamiento del Capítulo 5 en esta figura,


asumiendo un agotamiento completo para 0 < 𝑥 < 𝑊 y un material neutro para 𝑥 > 𝑊. En esta
aproximación la carga por unidad de 𝑎𝑟𝑒𝑎6 debido a los aceptores no compensados en la región
de agotamiento es − 𝑞𝑁𝑎 𝑊. La carga positiva 𝑄𝑚 sobre el metal es equilibrada por la carga
negativa 𝑄𝑠 en el semiconductor, que es la carga de la capa de agotamiento más la carga debido a
la región de inversión 𝑄𝑛 :

6 * En este capítulo, usaremos la carga por unidad de área (Q) y la capacitancia por unidad de área
(C) para evitar repetir A a lo largo de la discusión.

La anchura de la región de inversión se exagera en la Fig. 6-15 para fines ilustrativos. En realidad,
el ancho de esta región es generalmente inferior a 100 Å. Por lo tanto, la hemos descuidado al
esbozar el campo eléctrico y la distribución potencial. En el diagrama de distribución de potencial
vemos que un voltaje aplicado 𝑉 aparece parcialmente a través del aislador (𝑉𝑖 ) y parcialmente a
través de la región de agotamiento del semiconductor (𝜙𝑠 ):

El voltaje a través del aislador está obviamente relacionado con la carga a cada lado, dividida por
la capacitancia:

Donde ∈𝑖 es la permitividad del aislador y 𝐶𝑖 es la capacitancia del aislador por unidad de área. La
carga 𝑄𝑠 será negativa para el canal n, dando un 𝑉𝑖 positivo.

Utilizando la aproximación de agotamiento, podemos resolver 𝑊 como una función de 𝜙𝑠 (Prob.


6.7). El resultado es el mismo que se obtendría para una unión 𝑛+ − 𝑝 en el capítulo 5, para la
cual la región de agotamiento se extiende casi en su totalidad a la región p:
Figura 6- 15

Distribuciones aproximadas de carga,


campo eléctrico y potencial
electrostático en el capacitor MOS
ideal en inversión. La anchura relativa
de la región invertida se exagera para
fines ilustrativos, pero se descuida en
el campo y en los diagramas de
potencial. Las pendientes de los
bordes de la banda reflejan los
campos eléctricos en el dieléctrico de
la compuerta y el canal
semiconductor. El producto del
campo eléctrico perpendicular y la
constante dieléctrica (conocido como
el desplazamiento) es continuo a
través de la interfaz dieléctrico-
semiconductor si no hay cargas en la
interfase, de acuerdo con las
condiciones límite de Maxwell.
Esta región de agotamiento crece con un voltaje aumentado a través del condensador hasta que
se alcanza una inversión fuerte. Después de eso, aumentos adicionales en el voltaje resultan en
una inversión más fuerte en lugar de en un agotamiento más. Así, el valor máximo del ancho de
agotamiento es

Usando la ecuación (6 - 15).

Sabemos las cantidades en esta expresión, por lo que se puede calcular 𝑊𝑚 .

La carga por unidad de área en la región de agotamiento 𝑄𝑑 en inversión fuerte 𝑒𝑠 7 :

El voltaje aplicado debe ser lo suficientemente grande como para crear esta carga de agotamiento
más el potencial de superficie 𝜙𝑠 (inv.). El voltaje de umbral requerido para la inversión fuerte,
usando las ecuaciones (6 - 15), (6 - 28) y (6 - 29), es

Esto supone que la carga negativa en la superficie semiconductora 𝑄𝑠 en la inversión se debe


principalmente a la carga de agotamiento 𝑄𝑑 . El voltaje de umbral representa el voltaje mínimo
requerido para lograr una inversión fuerte, y es una cantidad extremadamente importante para
transistores MOS. Veremos en la siguiente sección que se deben agregar otros términos a esta
expresión para las estructuras MOS reales.

7 * En el caso del canal p (substrato de tipo n), para el cual 𝜙𝐹 es negativo, utilizamos 𝑄𝑑 =
+𝑞𝑁𝑑 𝑊𝑚 = 2(𝜖𝑠 𝑞𝑁𝑑 |𝜙𝐹 |)1/2.

Las características capacitancia-voltaje de esta estructura MOS ideal (figura 6-16) varían
dependiendo de si la superficie del semiconductor está en acumulación, agotamiento o inversión.

Dado que la capacitancia para MOSFET es dependiente de la tensión, debemos utilizar la expresión
más general en la Ec. (5-55) para la capacitancia de semiconductor dependiente de voltaje,

En realidad, si uno mira el circuito equivalente eléctrico de un condensador MOS o MOSFET, es la


combinación en serie de una capacitancia de óxido de puerta fija, independiente del voltaje
(aislante), y una capacitancia semiconductora dependiente de voltaje [definida de acuerdo con la
Ec. (6-34)], de manera que la capacitancia MOS global se convierte en dependiente de la tensión.
La propia capacitancia semiconductora se puede determinar a partir de la pendiente de la gráfica
𝑄𝑠 vs. 𝜙𝑠 (Fig. 6-14).

Es evidente que la capacidad del semiconductor en la acumulación es muy alta porque la


pendiente es tan empinada; Es decir, la carga de acumulación cambia mucho con el potencial de
superficie. Por lo tanto, la capacitancia de la serie en la acumulación es básicamente la
capacitancia del aislador, 𝐶𝑖 . Dado que, para la tensión negativa, se acumulan huecos en la
superficie (figura 6-12b), la estructura MOS parece casi un condensador de placa paralela,
dominada por las propiedades aislantes 𝐶𝑖 = 𝜖𝑖 /𝑑 (punto 1 en la figura 6-16).

A medida que el voltaje se vuelve menos negativo, la superficie del semiconductor se agota. Por lo
tanto, se añade una capacitancia 𝐶𝑑 de capa de agotamiento en serie con 𝐶𝑖 :

Donde 𝜖𝑠 es la permisividad del semiconductor y 𝑊 es el ancho de la capa de agotamiento de la


Ec. (6-30).

La capacidad total es:

Figura 6- 16 Relación capacitancia-voltaje para un capacitor MOS de canal n (p-substrato). La curva


punteada para 𝑉 > 𝑉𝑇 se observa a altas frecuencias de medición. El voltaje de banda plana 𝑉𝐹𝐵
se discutirá en la Sección 6.4.3.

Cuando el semiconductor está en agotamiento, la capacitancia semiconductora 𝐶𝑆 se denomina


𝐶𝑑 .
La capacitancia disminuye a medida que W crece a partir de la banda plana (punto 2), pasada la
inversión débil (punto 3), hasta que finalmente se alcanza una fuerte inversión en 𝑉𝑇 (punto 4). En
la región de agotamiento, la capacitancia semiconductora de señal pequeña está dada por la
misma fórmula [Eq. (6-34)] que da la variación de la carga de espacio (depleción) con el potencial
superficial. Puesto que la carga aumenta ~√𝜙𝑠 , la capacidad de agotamiento disminuirá
obviamente como ~1/√𝜙𝑠 , exactamente como para la capacidad de agotamiento de una unión p-
n [véase la Ec. (5-63)].

Después de que se alcanza la inversión, la pequeña capacitancia de la señal depende de si las


mediciones se hacen a una frecuencia alta (típicamente~1 MHz) o baja (típicamente~1-100 Hz),
donde "alta" y "baja" son con respecto a la generación -recombinación de los portadores
minoritarios en la capa de inversión. Si la tensión de puerta se varía rápidamente, la carga en la
capa de inversión no puede cambiar en respuesta, y por lo tanto no contribuye a la pequeña señal
a-c capacitancia. Por lo tanto, la capacitancia semiconductora estEscriba aquí la ecuación.á en un
mínimo, correspondiente a un ancho máximo de agotamiento.

Por otra parte, si la polarización de la puerta se cambia lentamente, hay tiempo para que los
portadores minoritarios se generen en la masa, se desvíen a través de la región de agotamiento a
la capa de inversión o vuelvan al sustrato y se recombinen. Ahora, la capacitancia semiconductora,
usando la misma Eq. (6-34), es muy grande porque vimos en la Fig. 6-14 que la carga de inversión
aumenta exponencialmente con 𝜙𝑠 .

Por lo tanto, la baja frecuencia de la serie MOS capacitancia en fuerte inversión es básicamente 𝐶𝑖
una vez más (punto 5).

¿Cuál es la dependencia de la frecuencia de la capacitancia en la acumulación (Fig. 6-12a)?

Obtenemos una capacitancia muy alta tanto en frecuencias bajas como altas debido a que los
portadores mayoritarios de la capa de acumulación pueden responder mucho más rápido que los
portadores minoritarios. Mientras que los portadores minoritarios responden en la escala de
tiempo de tiempos de recombinación de generación (típicamente cientos de microsegundos en Si),
los portadores mayoritarios responden en la escala de tiempo del tiempo de relajación dieléctrica,
𝜏𝐷 = 𝜌𝜖, donde 𝜌 es la resistividad y 𝜖 es la permitividad.

𝜏𝐷 es análoga a la constante de tiempo RC de un sistema, y es pequeña para los portadores


mayoritarios (~1013 𝑠). Como interesante aparte, se puede señalar que en inversión, aunque la
capacitancia de alta frecuencia para los condensadores MOS es baja, es alta (= 𝐶𝑖 ) para MOSFET
porque ahora la carga de inversión puede fluir fácilmente y muy rápidamente (~𝜏𝐷 ) De las
regiones fuente / drenaje en lugar de tener que ser creado por generación-recombinación en el
volumen.

6.4.3 Efectos de superficies reales

Cuando los dispositivos MOS se fabrican utilizando materiales típicos (por ejemplo, 𝑚𝑒𝑡𝑎𝑙 −
𝑎𝑙𝑡𝑜 − 𝑘/ 𝑆𝑖𝑂2 − 𝑆𝑖), las desviaciones del caso ideal descrito en la sección anterior pueden
afectar fuertemente a 𝑉𝑇 ya otras propiedades. En primer lugar, existe una diferencia de función
de trabajo entre la compuerta de metal y el sustrato, que depende del dopado del sustrato. En
segundo lugar, hay cargas inevitablemente en la interfaz 𝑆𝑖 − 𝑎𝑙𝑡𝑜 − 𝑘/ 𝑆𝑖𝑂2 y dentro del óxido
que debe tenerse en cuenta.

Figura 6- 17

Variación de la diferencia de potencial


de la función de trabajo metal-
semiconductor 𝜙𝑚𝑠 con la
concentración de dopaje del sustrato,
para 𝑛+ poli-Si.

Diferencia en la Función de Trabajo.

Esperamos que 𝜙𝑠 varíe dependiendo del doping del semiconductor. La figura 6-17 ilustra la
diferencia de potencial de función de trabajo 𝜙𝑚𝑠 = 𝜙𝑚 − 𝜙𝑠 para polisilicio 𝑛+ sobre Si a medida
que se varía el dopaje. Para otros electrodos metálicos, la función de trabajo de ese metal, 𝜙𝑚 ,
debe ser utilizada. Observamos que 𝜙𝑚𝑠 es siempre negativa para este caso, y es más negativa
para Si fuertemente dopado de tipo p (es decir, para 𝐸𝐹 cerca de la banda de valencia).

Si tratamos de construir un diagrama de equilibrio con 𝜙𝑚𝑠 negativo (Fig. 6-18a), encontramos
que al alinear 𝐸𝐹 debemos incluir una inclinación en la banda de conducción de óxido (implicando
un campo eléctrico). De este modo, el metal está cargado positivamente y la superficie del
semiconductor está cargada negativamente en equilibrio, para acomodar la diferencia de la
función de trabajo. Como resultado, las bandas se doblan cerca de la superficie del semiconductor.
De hecho, 𝜙𝑚𝑠 es suficientemente negativo, puede existir una región de inversión sin tensión
externa aplicada. Para obtener la condición de banda plana representada en la Fig. 6-18b,
debemos aplicar un voltaje negativo al metal (𝑉𝐹𝐵 = 𝜙𝑚𝑠 ).

Carga de interfaz.

Además de la diferencia de función de trabajo, la estructura MOS de equilibrio se ve afectada por


las cargas en el aislante y en la interfase semiconductor-óxido (Fig. 6-19).

Por ejemplo, los iones de metales alcalinos (particularmente 𝑁𝑎+ ) pueden ser incorporados
inadvertidamente en el óxido durante el crecimiento o etapas de procesamiento subsiguientes.
Dado que el sodio es un contaminante común, es necesario utilizar productos químicos
extremadamente limpios, agua, gases y ambiente de procesamiento para minimizar su efecto
sobre las capas dieléctricas. Los iones sodio introducen cargas positivas (𝑄𝑚 ) en el óxido, que a su
vez inducen cargas negativas en el semiconductor. El efecto de tales cargas iónicas positivas en el
óxido depende del número de iones involucrados y de su distancia desde la superficie del
semiconductor (Prob. 6.14). La carga negativa inducida en el semiconductor es mayor si los iones
𝑁𝑎+ están cerca de la interfase que si están más alejados. El efecto de esta carga iónica sobre el
voltaje umbral es complicado por el hecho de que los iones 𝑁𝑎+ son relativamente móviles en
𝑆𝑖𝑂2 , particularmente a temperaturas elevadas, y pueden así derivar en un campo eléctrico
aplicado. Obviamente, un dispositivo con 𝑉𝑇 dependiente de su historial de polarización de voltaje
es inaceptable. Afortunadamente, la contaminación por Na del óxido puede reducirse a niveles
tolerables mediante el cuidado apropiado en el procesamiento. El óxido también contiene cargas
atrapadas (𝑄𝑜𝑡 ) debido a imperfecciones en el 𝑆𝑖𝑂2 .

Figura 6- 18

Efecto de una diferencia


de función de trabajo
negativa (𝜙𝑚𝑠 < 0): (a)
curvatura de banda y
formación de carga
negativa en la superficie
del semiconductor; (b) el
logro de la condición de
banda plana mediante la
aplicación de un voltaje
negativo.

Figura 6- 19 Efectos de las


cargas en el óxido y en la
interfase: (a) definiciones
de las densidades de carga
(𝐶 / 𝑐𝑚2 ) debidas a
diversas fuentes; (b)
representación de estas
cargas como una hoja
equivalente de carga
positiva 𝑄𝑖 en la interfaz
óxido-semiconductor. Esta
carga positiva induce una
carga negativa equivalente
en el semiconductor, que
requiere una tensión de
puerta negativa para alcanzar la condición de banda plana.
Además de las cargas de óxido, un conjunto de cargas positivas surge de los estados de interfaz en
la interfaz 𝑆𝑖 − 𝑆𝑖𝑂2 . Estas cargas, que llamaremos 𝑄𝑖𝑡 , resultan de la terminación repentina de la
red cristalina semiconductora en la interfase de óxido. Cerca de la interfaz hay una capa de
transición (𝑆𝑖𝑂𝑥 ) que contiene cargas fijas (𝑄𝑓 ). Como la oxidación tiene lugar en la formación de
la capa de 𝑆𝑖𝑂2 , el Si se elimina de la superficie y reacciona con el oxígeno. Cuando se detiene la
oxidación, se deja algo de Si iónico cerca de la interfase. Estos iones, junto con enlaces de Si
inacabados en la superficie, dan lugar a una hoja de carga positiva 𝑄𝑓 cerca de la interfase. Esta
carga depende de la velocidad de oxidación y posterior tratamiento térmico, y también de la
orientación del cristal. Para las interfaces 𝑆𝑖 − 𝑆𝑖𝑂2 cuidadosamente tratadas, las densidades de
carga típicas debidas a 𝑄𝑖𝑡 y 𝑄𝑓 son aproximadamente 1010 𝑐𝑎𝑟𝑔𝑎𝑠/𝑐𝑚2 para muestras con
superficies {100}. La densidad de carga de interfaz es aproximadamente un factor de diez más alto
en superficies {111}. Es por eso que los dispositivos MOS generalmente se hacen en {100} Si.

Para simplificar, incluiremos las diversas cargas de óxido y de interfaz en una carga positiva
efectiva en la interfaz 𝑄𝑖 (𝐶/𝑐𝑚2). El efecto de esta carga es inducir una carga negativa
equivalente en el semiconductor. Por lo tanto, se debe añadir un componente adicional al voltaje
de banda plana:

Dado que la diferencia en la función de trabajo y la carga de interfaz positiva tienden a doblar las
bandas hacia abajo en la superficie del semiconductor, se debe aplicar una tensión negativa al
metal con respecto al semiconductor para conseguir la condición de banda plana de la Fig. 6-19b.

6.4.4 Tensión umbral

El voltaje requerido para alcanzar la banda plana debe agregarse a la ecuación de voltaje umbral
(6-33) obtenida para la estructura MOS ideal (para la cual asumimos un voltaje de banda plana
cero):

Por lo tanto, el voltaje requerido para crear una inversión fuerte debe ser lo suficientemente
grande para alcanzar primero la condición de banda plana (𝑡𝑒𝑟𝑚𝑖𝑛𝑜𝑠 𝜙𝑚𝑠 y 𝑄𝑖 /𝐶𝑖 ) acomodar
entonces la carga en la región de agotamiento (𝑄𝑑 /𝐶𝑖 ) y finalmente inducir la región invertida
(2𝜙𝐹 ). Esta ecuación explica los efectos de tensión umbral dominante en dispositivos MOS típicos.
Puede usarse tanto para sustratos de tipo n como de tipo 𝑝8 si se incluyen signos apropiados para
cada término (Fig. 6-20).

Típicamente 𝜙𝑚𝑠 es negativo, aunque su valor varía como en la Fig. 6-17.


La carga de interfaz es positiva, por lo que la contribución del término −𝑄𝑖 /𝐶𝑖 es negativa para
cada tipo de sustrato. Por otra parte, la carga en la región de agotamiento es negativa para los
aceptores ionizados (sustrato de tipo p, dispositivo de canal n) y es positiva para donantes
ionizados (sustrato de tipo n, canal p). Además, el término 𝜙𝐹 , que se define como (𝐸𝑖 − 𝐸𝐹 )/𝑞 en
el sustrato neutro, puede ser positivo o negativo, dependiendo del tipo de conductividad del
sustrato. Teniendo en cuenta los signos de la Fig. 6-20, vemos que los cuatro términos dan
contribuciones negativas en el caso p-canal. Por lo tanto, esperamos tensiones umbral negativas
para los dispositivos típicos de canal p. Por otra parte, los dispositivos de n canales pueden tener
tensiones umbral positivas o negativas, dependiendo de los valores relativos de los términos en la
Ec. (6-38).

Figura 6- 20
Influencia de los
parámetros de los
materiales en el
voltaje de umbral:
(a) la ecuación de
tensión umbral que
indica signos de las
diversas
contribuciones; (b)
variación de 𝑉𝑇 con
dopaje de sustrato
para dispositivos de
canal-n y canal-p
𝑛+ 𝑝𝑜𝑙𝑦 − 𝑆𝑖𝑂2 −
𝑆𝑖.

Todos los términos de la ecuación (6-38) excepto que 𝑄𝑖 /𝐶𝑖 dependen del dopado en el sustrato.

Los términos 𝜙𝑚𝑠 y 𝜙𝐹 tienen variaciones relativamente peque~nas cuando 𝐸𝐹 es movido hacia
arriba o hacia abajo por el dopaje. Pueden ocurrir grandes cambios en 𝑄𝑑 , que varía con la raíz
cuadrada de la concentración de impurezas de dopado como en la Ec. (6-32).
Ilustramos la variación del voltaje umbral con el dopaje de sustrato en la Fig. 6-20.

Como se esperaba de la Ec. (6-38), 𝑉𝑇 es siempre negativo para el caso de canal p. En el caso de
canal n, los términos de tensión de banda plana negativa pueden dominar para substratos de tipo
p dopados ligeramente, dando como resultado un voltaje de umbral negativo. Sin embargo, para
los sustratos más dopados, la contribución creciente de 𝑁𝑎 al término 𝑄𝑑 domina, y 𝑉𝑇 se
convierte en positivo.

Debemos hacer una pausa aquí y considerar lo que significa 𝑉𝑇 positivo o negativo para los dos
casos. En un dispositivo de canal p esperamos aplicar un voltaje negativo de metal a
semiconductor para inducir las cargas positivas en el canal. En este caso, un voltaje de umbral
negativo significa que el voltaje negativo que aplicamos debe ser mayor que 𝑉𝑇 para lograr una
inversión fuerte.

En el caso de n canales esperamos aplicar un voltaje positivo al metal para inducir el canal. Por lo
tanto, un valor positivo para 𝑉𝑇 significa que la tensión aplicada debe ser mayor que este valor de
umbral para obtener una inversión fuerte y un canal n de conducción. Por otro lado, un 𝑉𝑇
negativo en este caso significa que existe un canal en 𝑉 = 0 debido a los efectos de 𝜙𝑚𝑠 y 𝑄𝑖
(Figuras 6-18 y 6-19), y debemos aplicar un voltaje negativo 𝑉𝑇 para girar El dispositivo apagado.
Dado que son deseables sustratos ligeramente dopados para mantener una tensión de ruptura
alta para la unión de drenaje, la Fig. 6-20 sugiere que la 𝑉𝑇 será negativa para los dispositivos de n-
canal fabricados por procesamiento estándar. Esta tendencia a la formación de transistores de
canal n de modo de agotamiento (normalmente en) es un problema que debe tratarse mediante
métodos de fabricación especiales que se describirán en la Sección 6.5.5.

6.4.5 Análisis de Capacidad-Voltaje MOS

Veamos cómo se pueden determinar los diferentes parámetros de un dispositivo MOS como el
espesor del aislante, el dopaje del sustrato y el 𝑉𝑇 a partir de las características de C-V (figura 6-
21a).

En primer lugar, la forma de la curva C-V depende del tipo de dopado del sustrato. Si la
capacitancia de alta frecuencia es grande para los sesgos negativos de la compuerta y pequeña
para los sesgos positivos, es un sustrato del tipo p, y viceversa. A partir de la curva C-V de baja
frecuencia para material de tipo p, cuando la polarización de puerta se hace más positiva (o menos
negativa), la capacitancia baja lentamente en agotamiento y luego se eleva rápidamente en
inversión. Como resultado, el C-V de baja frecuencia no tiene una forma bastante simétrica. Para
los sustratos de tipo n, las curvas C-V serían la imagen espejo de la Fig. 6-21.
Figura 6- 21 Determinación
rápida del estado de la
interfaz: (a) Curvas C-V de
alta frecuencia y baja
frecuencia que muestran el
impacto de estados de
interfaz rápidos; (b) niveles
de energía en la brecha de
banda debido a estados de
interfaz rápidos; (c) circuito
equivalente de estructura
MOS que muestra
componentes de
capacitancia debido al
óxido de puerta (𝐶𝑖 ), capa
de agotamiento en el canal
(𝐶𝑑 ) y estados de interfaz
rápidos (𝐶𝑖𝑡 ).
La capacitancia 𝐶𝑖 = 𝐶𝑚𝑖𝑛 /𝑑 en acumulación o fuerte inversión (a bajas frecuencias) nos da el
espesor del aislante, d. La capacitancia MOS mínima, 𝐶𝑚𝑖𝑛 , es la combinación en serie de 𝐶𝑖 y la
capacidad mínima de agotamiento, 𝐶𝑑𝑚𝑖𝑛 = 𝜖𝑠 /𝑊𝑚 , que corresponde al ancho máximo de
agotamiento. En principio, podemos utilizar la medición de 𝐶𝑚𝑖𝑛 para determinar el dopaje del
sustrato. Sin embargo, de la Ec. (6-31) vemos que la dependencia de 𝑊𝑚 en 𝑁𝑎 es complicada, y
obtenemos una ecuación trascendental que sólo puede resolverse numéricamente. En realidad,
existe una solución iterativa aproximada que nos da 𝑁𝑎 en términos de la capacidad mínima de
agotamiento, 𝐶𝑑𝑚𝑖𝑛 donde 𝐶𝑑𝑚𝑖𝑛 está en 𝐹 / 𝑐𝑚2 .

Una vez que se obtiene el dopaje de sustrato, podemos determinar la capacitancia de banda plana
de la misma. Se puede demostrar que la capacitancia semiconductora en la banda plana 𝐶𝐹𝐵
(punto 2 en la figura 6-16) se determina a partir de la capacitancia de la longitud de Debye, donde
la longitud de Debye depende del doping como se describe en la Ec. (6 - 25).

La capacidad global de banda plana MOS, 𝐶𝐹𝐵 , es la combinación en serie de 𝐶𝐷𝑒𝑏𝑦𝑒 y 𝐶𝑖 . Podemos
determinar 𝑉𝐹𝐵 correspondiente a la 𝐶𝐹𝐵 . Una vez que se obtienen 𝐶𝑖 , 𝑉𝐹𝐵 y dopaje sustrato, se
conocen todos los términos en la expresión 𝑉𝑇 (Eq. 6-38). Curiosamente, la tensión de umbral 𝑉𝑇
no corresponde exactamente al mınimo de las caracterısticas C-V, 𝐶𝑚𝑖𝑛 , pero una capacitancia
ligeramente superior marcada como punto 4 en la Fig. 6-16.

De hecho, corresponde a la combinación en serie de 𝐶𝑖 y 2𝐶𝑑𝑚𝑖𝑛 , en lugar de la combinación en


serie de 𝐶𝑖 y 𝐶𝑑𝑚𝑖𝑛 . La razón de esto es que cuando cambiamos la polarización de la puerta
alrededor de la inversión fuerte, el cambio de carga en el semiconductor es la suma del cambio en
la carga de agotamiento y la carga de inversión móvil, donde los dos son iguales en magnitud al
inicio de fuerte inversión.

También podemos determinar los parámetros MOS como la densidad de estado de la interfaz
rápida, 𝐷𝑖𝑡 , y las cargas de iones móviles, 𝑄𝑚 , de las mediciones C-V (Figuras 6-21b, c y 6-22).

El término estado de interfaz rápido se refiere al hecho de que estos defectos pueden cambiar su
estado de carga relativamente rápido en respuesta a cambios del sesgo de puerta. A medida que
se varía el potencial de superficie en un dispositivo MOS, los estados de interfaz rápidos o trampas
en el intervalo de banda pueden moverse por encima o por debajo del nivel de Fermi en respuesta
al sesgo, debido a que sus posiciones relativas a los bordes de banda son fijas (Fig. 21b).

Teniendo en cuenta la propiedad de la distribución de Fermi-Dirac de que los niveles de energía


por debajo del nivel de Fermi tienen una alta probabilidad de ocupación por electrones, mientras
que los niveles por encima del nivel de Fermi tienden a estar vacíos, vemos que un estado de
interfaz rápida moviéndose por encima del nivel de Fermi Tendería a abandonar su electrón
atrapado al semiconductor (o capturar de manera equivalente un hueco). Por el contrario, el
mismo estado de interfaz rápido por debajo del nivel de Fermi captura un electrón (o da un
hueco). Obviamente tiene sentido hablar en términos de electrones o huecos, dependiendo de
cuál sea el portador mayoritario en el semiconductor. Dado que el almacenamiento de carga da
lugar a una capacitancia, los estados rápidos de interfaz dan lugar a una capacitancia que está en
paralelo con la capacidad de agotamiento en el canal (y por lo tanto es aditiva), y esta
combinación está en serie con la capacitancia de aislador 𝐶𝑖 . Los estados de interfaz rápida pueden
mantener el ritmo con las variaciones de baja frecuencia del sesgo de puerta (~ 1-1000 Hz), pero
no a frecuencias extremadamente altas (~ 1 MHz). Así que los estados de interfaz rápida
contribuyen a la capacitancia de baja frecuencia 𝐶𝐿𝐹 , pero no la capacidad de alta frecuencia 𝐶𝐻𝐹 .
Claramente, a partir de la diferencia entre los dos, deberíamos ser capaces de calcular la rápida
interfaz de densidad de estado. Aunque no vamos a hacer la derivación detallada aquí, se puede
demostrar que

Mientras que los estados rápidos de la interfaz pueden responder rápidamente a los cambios de
voltaje, las cargas de óxido fijo 𝑄𝑓 , como su nombre indica, no cambian su estado de carga
independientemente del sesgo de puerta o potencial de superficie. Como se mencionó
anteriormente, el efecto de estas cargas sobre la banda plana y la tensión umbral depende no sólo
del número de cargas, sino también de su ubicación respecto a la interfaz óxido-silicio (figura 6-
22a).

Por lo tanto, debemos tomar una suma ponderada de estas cargas, contando las cargas más cerca
de la interfaz óxido-silicio más fuertemente que las que están más lejos. Esta dependencia de la
posición es la base de lo que se denomina prueba de tensión bias-temperatura para medir el
contenido de iones móviles, 𝑄𝑚 . Calentamos el dispositivo MOS a 200-300 ° C (para hacer los
iones más móviles) y aplicamos una polarización de puerta positiva para generar un campo de ~ 1
MV / cm dentro del óxido. Después de enfriar el condensador a temperatura ambiente, se miden
las características de C-V. Hemos visto cómo 𝑉𝐹𝐵 se puede determinar a partir de la curva C-V,
usando la ecuación (6-40) y 𝐶𝑖 . 𝑉𝐹𝐵 también está dado por la ecuación (6-37).

El sesgo positivo rechaza los iones móviles positivos tales como Na + a la interfaz óxido-silicio de
+
modo que contribuyen totalmente a un voltaje de banda plana que podemos llamar 𝑉𝐹𝐵 .A
continuación, el condensador se calienta de nuevo, se aplica una polarización negativa de manera
que los iones derivan al electrodo de compuerta, y se realiza otra medición de C-V. Ahora, los
iones móviles están demasiado lejos para afectar la flexión de la banda semiconductora, pero
inducen una carga igual y opuesta en el electrodo de la compuerta. A partir de la C-V resultante, se

determina la nueva banda plana, 𝑉𝐹𝐵 . A partir de la diferencia de las dos tensiones de banda
plana, podemos determinar el contenido de iones móviles usando
Figura 6- 22
Determinación
de iones
móviles: (a)
movimiento de
iones móviles
debido a tensión
positiva y
negativa de
polarización-
temperatura; (b)
Características
C-V bajo la curva
de polarización
positiva (línea
punteada) y
negativa (línea
continua).

Figura 6- 23

Capacidad MOS
dependiente
del tiempo
(𝐶𝐻𝐹 ) debido a
la aplicación de
una tensión
escalonada 𝑉𝐴
(que pone el
condensador
en
acumulación) a
𝑉𝐼 (que pone el
condensador
en inversión).

Medidas de Capacitancia dependientes del tiempo


Durante las mediciones de C-V, si la polarización de la compuerta varía rápidamente de
acumulación a inversión, el ancho de agotamiento puede llegar momentáneamente a ser mayor
que el máximo teórico para los sesgos de compuerta más allá de 𝑉𝑇 . Este fenómeno se conoce
como agotamiento profundo, y hace que la capacitancia MOS caiga por debajo del mínimo teórico,
𝐶𝑚𝑖𝑛 , durante un período transitorio. Después de un perıodo de tiempo caracterıstico de la vida
útil del portador minoritario, que determina la velocidad de generación de los portadores
minoritarios en el dispositivo MOS, la anchura de agotamiento retrocede hasta el máximo teórico
y la capacitancia se recupera a 𝐶𝑚𝑖𝑛 (figura 6-23). Esta capacitancia transitoria, C-t, forma la base
de una poderosa técnica para medir la vida útil, conocida como la técnica de Zerbst.

6.4.7 Características de la tensión de corriente de los óxidos de la puerta MOS

Un aislador de puerta ideal no conduce ninguna corriente, pero para aisladores reales puede
haber alguna corriente de fuga que varía con el voltaje o campo eléctrico a través del óxido de
puerta. Observando el diagrama de bandas del sistema MOS perpendicular a la interfaz óxido-
silicio (Fig. 6-24), vemos que para los electrones en la banda de conducción hay una barrera,
∆𝐸𝑐 = 3.1𝑒𝑉.

Aunque los electrones con una energía menor que esta barrera no pueden pasar a través del óxido
clásicamente, se discutió en el capítulo 2 que los electrones cuánticos mecánicos pueden túnel a
través de una barrera, especialmente si el espesor de la barrera es suficientemente pequeño. El
cálculo detallado de la corriente de túnel de Fowler-Nordheim para los electrones que van desde
la banda de conducción de Si a la banda de conducción de SiO2 y luego los electrones "saltan" en
el óxido al electrodo de compuerta implica resolver la ecuación de Schrödinger para el electrón
función de onda. La corriente de túnel de Fowler-Nordheim 𝐼𝐹𝑁 puede expresarse como una
función del campo eléctrico en el óxido de puerta:
Donde B es una constante dependiente de 𝑚𝑛∗ y la altura de la barrera.

Figura 6- 24
Características de
corriente-tensión
de óxidos de
puerta: (a)
Fowler-Nordheim
y túnel directo a
través de óxidos
de puerta
delgada; (b)
trazado de la
corriente de fuga
de túnel de
Fowler-Nordheim
en función del
campo eléctrico a
través del óxido.
A medida que los óxidos de puerta se hacen más delgados en generaciones sucesivas de MOSFETs,
la barrera de túnel en el óxido de puerta se hace tan delgada que los electrones en la banda de
conducción de Si pueden túnel a través del óxido de puerta y emergen en la compuerta, sin tener
que pasar por la conducción Banda del óxido de la puerta. Esto se conoce como túnel directo en
lugar de túnel de Fowler-Nordheim. La física en general es similar, pero algunos de los detalles son
diferentes. Por ejemplo, el túnel de Fowler-Nordheim implica una barrera triangular, mientras que
el túnel directo es a través de una barrera trapezoidal (Fig. 6-24a).

Tales corrientes de túnel se están convirtiendo en un problema importante en dispositivos


modernos porque la característica útil de alta impedancia de entrada para dispositivos MOS se
degrada.

Es necesario aumentar la capacitancia de puerta en generaciones sucesivas de MOSFET para


aumentar la corriente de drenaje, como se discute más adelante en la Sección 6.5. Se puede
conseguir 𝐶𝑖 mayor utilizando aisladores con una constante dieléctrica mayor que SiO2 en lugar de
reducir el espesor de óxido de puerta, d, como se puede ver en la Ec. (6 - 29).
La ventaja de no reducir d demasiado es que mantiene la barrera de túnel ancha, y el campo de
óxido de puerta bajo, manteniendo así la corriente de fuga del túnel de la puerta baja [Eq. (6-43)].

Tales aisladores de alta constante dieléctrica tales como dióxido de hafnio, HfO2, también se
conocen como dieléctricos de puerta de alto k porque k se usa a veces también como un símbolo
para la constante dieléctrica.

El transporte prolongado de la carga a través de los óxidos de la puerta puede causar en última
instancia la avería eléctrica catastrófica de los óxidos. Esto se conoce como desglose dieléctrico
dependiente del tiempo (TDDB). Uno de los modelos populares que explica esta degradación
involucra los electrones que túnel en la banda de la conducción del óxido de la puerta del
electrodo negativo (cátodo), entonces ganando la energía del campo eléctrico, convirtiéndose así
en electrones "calientes" en el óxido de la puerta. Si obtienen suficiente energía, pueden causar
ionización de impacto dentro del óxido y crear pares de electrones- huecos (EHPs). Los electrones
se aceleran hacia el sustrato de Si (positivo), mientras que los orificios se desplazan hacia la
compuerta. Sin embargo, las movilidades de electrones y huecos son extremadamente pequeñas
en SiO2.

Las movilidades de los huecos son particularmente bajas. Por lo tanto, existe una gran propensión
a que estos huecos generados por impacto queden atrapados en los sitios defectuosos dentro del
óxido, cerca del cátodo. El diagrama de banda resultante (Fig. 6-25) es alterado por esta hoja de
carga positiva atrapada, lo que hace que el campo eléctrico interno entre este punto y la puerta
aumente. Una distorsión similar del campo eléctrico cerca del ánodo de Si es creada por los
electrones atrapados generados por impacto. Sin embargo, la pendiente más pronunciada de la
Fig. 6-25, y por lo tanto el campo más alto, está cerca de la puerta. Como resultado, se reduce la
barrera para el túnel de electrones desde la puerta hacia el óxido. Más electrones pueden túnel en
el óxido, y causar ionización más impacto. Tenemos un efecto de retroalimentación positiva que
puede conducir a un proceso de TDDB en fuga.

Con dieléctricos de puerta de alta k, ocurren otros mecanismos de degradación, tales como la
Inestabilidad de la Temperatura de Bias Negativas (NBTI) en PMOSFETs. El voltaje de puerta
negativo que se debe aplicar para activar el PMOSFET causa la rotura de los enlaces Si-H cerca de
la interfase dieléctrica de la compuerta y el atrapamiento de huecos en el dieléctrico de la
compuerta. Del mismo modo, uno puede tener PBTI en NMOSFETs, aunque los efectos se
encuentran experimentalmente menos graves.
Figura 6- 25

Descomposición
dieléctrica
dependiente del
tiempo de los óxidos:
Diagrama de banda
de un dispositivo
MOS que muestra los
bordes de la banda
en la puerta de
polisilicio, óxido y
sustrato de Si.
huecos atrapados y
electrones en el
óxido distorsionan
los bordes de la
banda, y aumentan
el campo eléctrico en
el óxido cerca de la
puerta. El ancho de
la barrera de túnel se
ve que es menor que
si no hubo captura
de carga (línea
discontinua).
Problemas

6.7 Muestre que el ancho de la región de agotamiento de la Fig. 6-15 está dado por la Ec. (6-30).

Supongamos que los portadores están completamente barridos dentro de W, como se hizo en la
Sección 5.2.3

Utilice las matemáticas que conducen a la Ecuación 5-23b con 𝜙𝑆 para la diferencia de potencial a
través de la región de agotamiento contenida en 𝑥𝑝𝑜 = 𝑊.

6.8 Dibuje el comportamiento de baja y alta frecuencia (y explique la diferencia) de un


condensador MOS con un dieléctrico de puerta de alta k (∈𝑟 = 25) en un semiconductor de tipo n
(∈𝑟 = 10, ni = 1013 c𝑚−3). Marque las regiones de acumulación, agotamiento, inversión y la
ubicación aproximada de la banda plana y los voltajes umbral. Si la capacitancia de alta frecuencia
es de 250 nF/𝑐𝑚2 en acumulación y 50 nF / 𝑐𝑚2 en inversión, calcule el espesor dieléctrico y el
ancho de agotamiento en inversión.

6.8 Encuentre el ancho máximo de agotamiento, la capacitancia mínima Q y el voltaje umbral para
un condensador MOS ideal con un óxido de puerta de 10 nm (Si02) sobre Si de tipo p con Na =
1016 c𝑚−3. A continuación, incluya los efectos del voltaje de banda plana, asumiendo una puerta
de polisilicio n + y una carga de óxido fijo de 5 X 1010 q (C / c𝑚2 ).
6.9 Dibuje el comportamiento C-V de baja y alta frecuencia (y explique cualquier diferencia) de un
condensador MOS con un dieléctrico de puerta de alta k (∈𝑟 = 25) sobre un sustrato de Si de tipo p
dopado a 1017 c𝑚−3. Etiquetar las regiones de acumulación, agotamiento, inversión. Si la
capacitancia de alta frecuencia es de 2 μF /c𝑚2 ). en acumulación, calcule el espesor dieléctrico y la
capacidad mínima de alta frecuencia.

6.10 Un condensador CMOS con n + Poly Si como puerta metálica tiene capa de óxido de 100 nm
de espesor (SiO2), densidad de carga de sustrato de 1.5X1016 c𝑚−3., densidad de carga de capa
de óxido de 8X10−8 C / c𝑚2 y -6X10−8 C / c𝑚2 densidad de carga de la capa de agotamiento.

Encontrar

(A) la capacitancia de óxido,

B) la anchura máxima de agotamiento,

(C) la función de trabajo modificada.

[Dado: ∈𝑟 (SiO2) = 3.9, ∈0 = 8.854X10−14F / cm]


6.11 Se hace un transistor MOS de canal p de puerta Al sobre un substrato de Si de tipo n con Nd =
5X1017 c𝑚−3. El espesor de SiO2 es de 100 A en la región de puerta, 𝜙𝑚𝑠 = -0,15V, y la carga de
interfaz efectiva 𝑄𝑖 es 5X1010 qC / c𝑚2 . Encuentre 𝑊𝑚 , 𝑉𝐹𝐵 y 𝑉𝑇 . Dibuje la curva C-V para este
dispositivo y dé números importantes para la escala.
6.11 Calcular el 𝑉𝑇 de un transistor MOS de canal Si-P para una puerta n + -polisilicio con espesor
de óxido de silicio = 50 A, Nd = 1X1018 𝑐𝑚−3 y una carga fija de 2 x 10mq C / cm2. ¿Es un
dispositivo de mejora o depleción? ¿Qué dosis B se requiere para cambiar el VT a 0 V? Suponga un
implante B bajo.
6.12 (a) Encuentre la tensión VFB requerida para reducir a cero la carga negativa inducida en la
superficie del semiconductor por una hoja de carga positiva Qox situada x 'por debajo del metal.

(b) En el caso de una distribución arbitraria de la carga p (x ') en el óxido, muestran que
6.13 Redibujar Figs. 6 - 12, 6 - 13, y 6 - 15 para la caja de canal p (sustrato de tipo n).
6.14 Calcule el VT de un condensador MOS donde depositamos un dieléctrico de puerta de alta k,
Hf02, cuya constante dieléctrica relativa es 25, sobre un semiconductor de tipo p nuevo cuya
afinidad electrónica es 4 eV, el intervalo de banda es 1,5 eV, constante dieléctrica relativa Es 10 y
la concentración intrínseca del portador es 1012 𝑐𝑚−3. La compuerta está hecha de un metal cuya
función de trabajo es 5 eV, el grosor del óxido de la puerta es 100 A y NA es 1018 𝑐𝑚−3 y que tiene
una carga óxido fija de 5 X 1010 q C / 𝑐𝑚2 . En VT, ¿cuáles son las concentraciones de electrones y
huecos en la interfase óxido-semiconductor y profundamente en el sustrato? Dibuje un diagrama
de banda etiquetado normal a la superficie en VT, y marque los valores relevantes sobre la base de
los números dados.

Dibuje las características C-V de baja y alta frecuencia de este condensador y explique sus
diferencias. ¿Cómo cambiarían las características en gran medida el sesgo negativo de la puerta si
dobláramos el grosor del óxido? ¿Qué tal si duplicamos el sustrato dopado?
6.16 Para el condensador en Prob. 6.15, determine el voltaje de banda plana inicial

6.17 Para el condensador en Prob. 6.15, determinar la carga de óxido fijo, Qi y el contenido de
iones móviles.