Beruflich Dokumente
Kultur Dokumente
SEMESTRE: 2018 -I
ALUMNOS:
PAMPAS-2018
INDICE
INTRODUCCIÓN .................................................................................................... 3
1. OBJETIVO........................................................................................................ 4
2. MATERIALES UTILIZADOS: ........................................................................... 4
3. MARCO TEÓRICO ........................................................................................... 4
3.1 El Sistema numérico binario ....................................................................... 4
3.2 La suma binaria. ......................................................................................... 5
3.3 Sumador Medio. ......................................................................................... 5
3.4 Sumador Completo. ................................................................................... 6
3.5 Restador..................................................................................................... 8
4. DIAGRAMA DE LOS CIRCUITOS INTEGRADOS 7486 Y 7483 ..................... 9
4.1 CIRCUITO INTEGRADO 7486 ................................................................... 9
4.2 CIRCUITO INTEGRADO74LS83 ............................................................. 10
5. DESCRIPCIÓN DE COMPONENTES UTILIZADOS...................................... 11
5.1 Fuente de alimentación 5V....................................................................... 11
5.2 Resistencia eléctrica. ............................................................................... 11
5.3 Protoboard ............................................................................................... 12
5.4 Cables UTP .............................................................................................. 12
5.5 Display de 7 segmentos Ánodo común y Decodificador BCD 7447. ........ 12
6. FUNCIONAMIENTO DEL CIRCUITO............................................................. 13
7. SIMULACIÓN EN PROTEUS ......................................................................... 14
CONCLUSIONES. ................................................................................................ 15
ANEXOS ............................................................................................................... 16
BIBLIOGRAFÍA. ................................................................................................... 18
INTRODUCCIÓN
2. MATERIALES UTILIZADOS:
Protoboard
Cables UTP
Resistencias (330 Ohm)
Fuente (Cargador de celular)
Integrado Sumador de 4 bits (74LS83)
Integrado XOR (74LS86)
Integrado Decodificador 7-segmentos (74LS47)
Display (Ánodo Común)
Switch S/R.
3. MARCO TEÓRICO
La suma en binario es muy fácil de comprender, ya que esta solo consta de posibles
combinaciones que son:
0 0 1 1
+0 +1 +0 +1
0 1 1 10 (el “1” es bit de acarreo)
como ocurre con los números en base 10 no hay dificultad para realizar la operación
en ningún caso excepto en el cual se tiene 1+1, que en base diez sería 2 y que en
base dos se escribe 10 (uno cero). Por lo tanto, en binario 1+1=0 y llevamos 1 a la
posición más significativa siguiente. Esto último lo llamamos acarreo.
X Y S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
donde X, Y son las dos entradas, S es una salida y C otra salida donde lo llamamos
el acarreo. Las funciones que se obtiene de la tabla anterior son:
S= (X’ * Y) + (X * Y’)
C= Y * X
con las funciones anteriores podemos crear su diagrama lógico el cual es:
Una vez comprendió la funcionalidad del sumador medio podremos crear lo que
llamaremos el sumador completo. Una suma completa debe recibir el acarreo
proveniente de la suma anterior de aquí es donde surge la necesidad de tener un
acarreo inicial.
El sumador completo consta de tres entradas que son Xi, Yi, Ci donde, Xi, Yi son
los bits de entrada de nuestro numero en binario y Ci va ser el acarreo de la suma
anterior si esta existe, en caso de existir el Ci=C0, donde C0 es el acarreo inicial de
cero en nuestra suma; por otro lado tendremos únicamente 2 salidas las cuales
serán Si, Ci+1, donde Si es la salida y Ci+1 es el acarreo. Por lo tanto un sumador
completo tiene la siguiente tabla de verdad:
Xi Yi Ci Si Ci+1
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Para construir un sumador que sume cifras de 4 bits hay que conectar 4 sumadores
completos en cascada, a continuación mostramos su diagrama:
Figura N°3: 4 sumadores completos en cascada
Para logar que nuestro circuito haga las operaciones, utilizaremos una señal de
control la cual llamaremos switch S/R. La forma de funcionar de dicho switch es la
siguiente:
La puerta XOR, compuerta XOR u OR exclusiva es una puerta lógica digital que
implementa el 0 exclusivo; es decir, una salida verdadera resulta si una, y solo una
de las entradas a la puerta es verdadera. Si ambas entradas son falsas o ambas
son verdaderas, resulta en una salida falsa. La XOR representa la función de la
desigualdad, es decir, la salida es verdadera si las entradas no son iguales, de otro
modo el resultado es falso.
Símbolo Lógico.
Diagrama de Conexiones
Símbolo Lógico.
Diagrama de Conexiones
Un cable UTP es un cordón que está resguardado por alguna clase de recubrimiento
y que permite conducir electricidad o distintos tipos de señales. Los cables suelen
estar confeccionados con aluminio o cobre.
En el BCD cada cifra representa un dígito decimal (0, 1,...8 y 9) que representa con
su equivalente binario en cuatro bits, cabe mencionar que nuestro convertidor BCD
tendrá como entradas el resultado de 4 bits de las suma o resta y esta a su vez tiene
7 salidas que irán conectadas a cada uno de los segmentos del display.
Figura N°15: Display de 7 segmentos Ánodo común y Decodificador BCD 7447.
Este circuito nos sirve para realizar las operaciones aritméticas de suma y resta de
dos números de 4 bits por medio de un circuito electrónico, se utiliza un switch para
fijar los valores correspondientes de los operandos A y B.
Una vez que las compuertas del circuito IC1 entregan un resultado, éste se hace
llegar al sumador completo (IC2, 74LS83), en donde si el bit de control se encuentra
en 1 lógico se complementa a 2 el operando B (sustraendo), ya que se le sumará
un 1 al valor que entreguen las compuertas OR-exclusiva (recuerde que
previamente estas compuertas cambiaron los 1 por los 0 y los 0 por los 1), para que
se realice la suma del operando A (minuendo) y operando 2 complementado a 2
(sustraendo). Por otra parte, si el bit de control se encuentra en 0 lógico (operación
de suma), el valor de los bits del operando B no sufren alteración alguna; por lo que
a los bits entregados por las compuertas OR-exclusiva se le sumará un valor de 0
en el circuito IC2, pasando a realizar una suma normal de los operandos A y B por
medio del sumador completo.
7. SIMULACIÓN EN PROTEUS
ANEXO N°1
ANEXO N°2
ANEXO N°3
ANEXO N°4
BIBLIOGRAFÍA.
http://www.datasheetcatalog.net/es/
http://es.wikipedia.org/wiki/Tecnolog%C3%ADa_TTL
http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/index.html
//www.electronica2000.com/digital/cirlogco.htm
http://lc.fie.umich.mx/~jrincon/elec3-cap7.pdf
http://practicenunberone.blogspot.com/2006/09/ensamblado-de-una-micro-alu-
operacin.html
http://www.webelectronica.com.ar/montajes2/nota47.htm
http://www.unsch.edu.pe/~damf/Cortez/is341/Lab-04.pdf
http://fit.um.edu.mx/jorgemp/clases/sistemas/diapositivas/unidad4SD1.ppt#354,36,
Decodificadores