Universidad de Costa Rica

Facultad de Ingenierı́a
Escuela de Ingenierı́a Eléctrica
IE0308 – Laboratorio Eléctrico I
II ciclo 2018

Anteproyecto 03

Amplificadores con transistores

Esteban Arias Vásquez B50677

Jorge Isaac Fallas Mejı́a B62562
Grupo 03

Profesor: Luis Poveda Wong

17 de setiembre 2018
Índice
1. Objetivos 1
1.1. Objetivos General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2. Objetivos Especı́ficos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

2. Nota teórica 2
2.1. Explique la operación de los transistores BJT y JFET, haciendo énfasis en sus
caracterı́sticas eléctricas más importantes. Muestre sus zonas de operación. . . . 2
2.1.1. Transistores BJT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
2.1.2. Transistor JFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2.2. Ganancia de corriente β de un transistor BJT, ası́ como la corriente de saturación
IDSS y la tensión de compuerta fuente de apagado VGSof f del transistor JFET. . 5
2.3. ¿Cuáles configuraciones existen para un amplificador lineal de tensión con un
transistor BJT?¿Cuáles para uno con un transistor FET? . . . . . . . . . . . . . 6
2.3.1. Caracterı́sticas de cada configuración para BJT. . . . . . . . . . . . . . . 6
2.3.2. Configuraciones para el JFET . . . . . . . . . . . . . . . . . . . . . . . . 6
2.4. Comparación entre . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.4.1. NTE123A y NTE159M . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.4.2. 2N3819 y 2N3820 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2.5. Investigue y explique que es máxima excursión simétrica en un amplficador lineal
y mencione la importancia de esta al realizar un diseño de amplificador. . . . . . 7
2.6. ¿Cuál es la función de los capacitores de acople y desacople en un amplificador
lineal de tensión construido con transistores? ¿Cómo modifica la respuesta en
frecuencia del circuito? ¿Qué importancia tienen? . . . . . . . . . . . . . . . . . 8
2.7. ¿Qué es un par Darlington? ¿Cuál es su función? . . . . . . . . . . . . . . . . . 8

3. Diseño 10
3.1. Etapa de entrada con un amplificador de drenaje común utilizando un transistor
2N3819 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
3.2. Etapa de amplificación de tensión con un aplificador de emisor común utilizando
un transistor 2N2222A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3.3. Conexión en cascada de los amplificadores . . . . . . . . . . . . . . . . . . . . . 16

4. Lista de equipos 18

5. Lista de componentes 19

6. Procedimiento 20

7. Anexos 22

ii
Índice de figuras
1. Transistor tipo NPN y PNP.[3] . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
2. Curvas caracterı́sticas del BJT[4] . . . . . . . . . . . . . . . . . . . . . . . . . . 3
3. Transistores JFET. Canal n y canal p.[5] . . . . . . . . . . . . . . . . . . . . . . 3
4. Operación del JFET[5] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
5. Curva caracterı́stica del drenaje en un JFET[5] . . . . . . . . . . . . . . . . . . 4
6. Relación entre la curva caracterı́stica de drenaje y la curva de transferencia
universal de un JFET.[5] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
7. Máxima excursión simétrica.[11] . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
8. Par Darlingto.[12] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
9. Configuración drenaje común para la etapa de entrada (Autorı́a propia) . . . . . 10
10. Señal de entrada y salida para el amplificador de drenaje común (Autorı́a propia) 11
11. Respuesta en frecuencia de la señal de salida para la configuración de drenaje
común (Autorı́a propia) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
12. Configuración emisor común para la etapa de amplificación (Autorı́a propia) . . 13
13. Señal de entrada y salida para el amplificador de emisor común (Autorı́a propia) 14
14. Respuesta en frecuencia de la señal de salida para la configuración de emisor
común (Autorı́a propia) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
15. Respuesta en frecuencia de la señal de salida para la configuración de emisor
común (Autorı́a propia) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
16. Señal de entrada y salida al conectar ambos amplificadores en cascada (Autorı́a
propia) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
17. Respuesta en frecuencia de la señal de salida al conectar ambos amplificadores
en cascada (Autorı́a propia) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

iii
Índice de tablas
1. BJT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2. JFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
3. NTE123A y NTE159M . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
4. 2N3819 y 2N3820 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
5. Lista de equipos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
6. Lista de componentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
7. Barrido de frecuencias . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

iv
1. Objetivos
1.1. Objetivos General
Utilizar transistores BJT y JFET en circuitos amplificadores.

1.2. Objetivos Especı́ficos

Implementar amplificadores lineales con transistores de unión bipolar y efecto de campo.

Analizar la respuesta en frecuencia de los amplificadores con transistores.

1
2. Nota teórica
2.1. Explique la operación de los transistores BJT y JFET, ha-
ciendo énfasis en sus caracterı́sticas eléctricas más importantes.
Muestre sus zonas de operación.
2.1.1. Transistores BJT
El transistor BJT es un dispositivo semiconductor que consta de tres capas de material.
Según el orden de éstas tres capas podemos clasificarlos en transistor npn (dos capas de material
tipo n y una tipo p) y transistor pnp (dos capas de material tipo p y una tipo n), recordemos
que el material tipo n es el que posee un electrón de más en su capa de valencia, mientras que el
tipo p posee un hueco o espacio libre. Los transistores tipo pnp y npn se muestran en la figura
1, poseen tres termianles que se distinguen como Emisor, colector y base.

Figura 1: Transistor tipo NPN y PNP.[3]

Posee tres modos de funcionamiento:

Conducción.(Para amplificar)

Saturación.

Corte.
En la siguiente figura se muestran las curvas caracterı́sticas del BJT. En primer lugar se puede
observar la curva de entrada la cual es la relación entre la corriente que pasa por la base IB y la
tensión entre la base y el emisor, observamos que con una tensión VBE de 0,7V se produce una
corriente en el transistor, si la tensión en menor entramos en zona de corte y si la tensión excede
los 0,7V estaremos en zona de saturación. La curva de salida nos relaciona la corriente en el
colector IC con la tensión entre el colector y el emisor. Se nos dan tres zonas de funcionamiento,
cuando la corriente es de 0A estamos en zona de corte por lo que no fluye ninguna corriente

2
por el transistor, en la zona de conducción en donde la tensión VCE es superior a 0,2V es es
donde se produce una amplificación de la señal. En la zona de saturación la tensión es menor
a 0,2V. [4]

Figura 2: Curvas caracterı́sticas del BJT[4]

2.1.2. Transistor JFET

El transistor JFET es de tipo unión PN polarizada que opera en inversa para controlar
corriente en un canal. Hay de tipo canal P y canal N, en el caso del canal N consta de tres
terminales como observamos en la figura REF, el terminal compuerta (G) que está conectada
a los dos materiales tipo P, la fuente (S) y el terminal drenaje (D) que se conectan al canal de
material N.

Figura 3: Transistores JFET. Canal n y canal p.[5]

La operación básica del JFET se muestra en la siguiente figura en donde se utiliza un JFET

3
de canal N. VDD es el voltaje entre el drenaje y la fuente y suministra una corriente mientras
que VGG es el voltaje de polarización en inversa entre la compuerta y la fuente.

Figura 4: Operación del JFET[5]

Por su parte las curvas caracterı́sticas de un JFET se muestran en la figura 5. Vemos que
haciendo un corto entre la compuerta y la fuente y conectandolas a tierra iniciamos con un
voltaje VGS = 0, a medida que VDD , y por lo tanto VDS se incrementa a partir de 0V ID se
va a comportar como muestra la curva de la figura 5b entre los puntos A y B. En el punto B
el voltaje alcanza el Voltaje de Estrangulamiento VP , el cual da inicio a la región activa del
transistor donde ID se vuelve practicamente constante. El valor en donde la corriente de drenaje
ID se estabiliza se conoce como Corriente de Drenaje a Fuente con Compuerta Cortocircuitada
IDSS , por sus siglas en inglés.

Figura 5: Curva caracterı́stica del drenaje en un JFET[5]

Por su parte para controlar la corriente de drenaje ID se observa que incrementando nega-
tivamente el voltaje en la fuente VGG ésta corriente disminuye como se muestra en la figura 6.

4
Finalmente se muestra la curva caracterı́stica de transferencia universal del JFET y su relación
con la curva caracterı́stica de drenaje. Se puede observar que VGS va a controlar la corriente en
el drenaje cuando toma valores desde cero hasta VGS(corte) . [5]

Figura 6: Relación entre la curva caracterı́stica de drenaje y la curva de transferencia universal

de un JFET.[5]

2.2. Ganancia de corriente β de un transistor BJT, ası́ como la co-

rriente de saturación IDSS y la tensión de compuerta fuente de
apagado VGSof f del transistor JFET.
La ganancia de corriente β se define como:
IC
β= (1)
IB
donde IC e IB se determinan en un punto de operación particular del transistor, siempre en
corriente directa. Para su medición como no es una buena práctica medir corrientes en el
laboratorio el procedimiento usual consiste en montar un circuito de prueba en configuración
de polarización universal y a partir de este realizar el análisis para obtener la curva de carga.
Las condiciones como topologı́a del circuito y el transistor con el que se trabaja van a definir
esta curva de carga pero generalmente siempre se podrá obtener el valor de una corriente en
función de alguna tensión en un resistor. Para despejar el valor de las dos corrientes se usa la
hoja del fabricante con la curva caracterı́stica de éstas. Para la obtención de la corriente IDSS
se conecta una fuente de tensión variable con una resistencia a la compuerta de drenaje y se
aumenta desde 0V la tensión en la fuente y se mide constantemente la tensión en la resistencia
de prueba con valor conocido. Cuando se observa que la tensión en la resistencia se estabiliza el
transistor entra en región activa con lo que se puede determinar la corriente de drenaje. Para
la tensión VGSSof f , tensión entre la compuerta y la fuente que hace que la corriente de drenaje
sea nula, se añade al circuito de prueba para IDSS una fuente de tensión variable en serie con
una resistencia en la compuerta mientras el transistor trabaja en región activa. Se establece
VGS = 0V y se comienza a aumentar su valor negativamente hasta hacer que la corriente IDS
sea igual a cero. Lo cual se puede encontrar con la tensión en la resistencia de drenaje. [1]

5
2.3. ¿Cuáles configuraciones existen para un amplificador lineal de
tensión con un transistor BJT?¿Cuáles para uno con un tran-
sistor FET?
2.3.1. Caracterı́sticas de cada configuración para BJT.
En la tabla 1 se muestran algunas configuraciones más comunes para el transistor BJT, sin
embargo existen muchas más. [3] [5] [6] [7].

Tabla 1: BJT
Configuraciones para transistor BJT
Configuración Ganancia de tensión Impedancia de entrada Impedancia de salida
Colector Común Ninguna Alta =
˜ 35 kΩ Baja =
˜ 700 Ω
Base Común Media Baja =
˜ 500 Ω Alta =
˜ 40 kΩ
Emisor Común Alta Baja =
˜ 850 Ω Alta =
˜ 50 kΩ
Realimentación del colector Alta Baja =
˜ 500 Ω Alta =
˜ 10 kΩ
Polarización fija Alta Media =
˜ 1 kΩ Media =
˜ 5 kΩ

2.3.2. Configuraciones para el JFET

En la tabla 2 se muestran algunas configuraciones más comunes para el transistor JFET,
sin embargo existen muchas más. Se representa impedancia mediante la letra Z.

Tabla 2: JFET
Configuraciones para transistor JFET
Configuración Ganancia de tensión Impedancia de entrada Z de salida
(Drain) Drenaje Común Ninguna Alta =
˜ 10 MΩ Baja =
˜ 100 Ω
(Gate) Compuerta Común Media Baja =˜ 1 kΩ Media =
˜ 2 kΩ
(Source) Fuente Común Media Alta =
˜ 10 MΩ Media =
˜ 2 kΩ
Polarización fija Media Alta =
˜ 10 MΩ Media =
˜ 2 kΩ
Polarización por división de tensión Media Alta =
˜ 10 MΩ Media =
˜ 2 kΩ

2.4. Comparación entre

2.4.1. NTE123A y NTE159M
El NTE123A (NPN) y el NTE159M (PNP) con transistores complementarios de silicon,
utilizados comúnmente para amplificadores de señal y switches de media velocidad. [8]

6
 Tabla 3: NTE123A y NTE159M

NTE123A (NPN) NTE159M (PNP)

Tensión de ruptura emisor-base 6 5
Tensión de saturación base-emisor 0,6 - 2,0 1,3 - 2,6
Tensión de ruptura colector-emisor 40 60
Tensión de saturación colector-emisor 0,3 - 1,0 0,4 - 1,6
Ganancia de corriente en DC 35 - 300 40 - 300
Tensión de ruptura colector-base 75 60

2.4.2. 2N3819 y 2N3820

Hojas de datos completas en la sección de anexos. [9][10]

Tabla 4: 2N3819 y 2N3820

2N3819 (canal N) 2N3820 (canal P)

Tensión de ruptura compuerta-fuente 25 20
Tensión de corte compuerta-fuente -8 8
Corriente Drenaje Fuente (mA) 2 - 20 -0,3 - (-15)
Corriente de reversa de compuerta -2nA 20nA

2.5. Investigue y explique que es máxima excursión simétrica en un

amplficador lineal y mencione la importancia de esta al realizar
un diseño de amplificador.
En la siguiente figura se puede apreciar que el voltaje VCE pueden ir desde el punto Q hasta
donde se encuentra iCmax , estas variaciones producen otras variaciones en iC respecto de ICQ
que hacen que iCmax no alcance su valor. Para corregir esto y obtener una excursión máxima
de corriente se debe colocar el punto Q en el centro de la recta de carga en ca. Lo que se espera
finalmente es que se cumpla que
VCEQ = RAc ICQ (2)
Al obtener máxima excursión simétrica, se obtiene una salida máxima de voltaje a la carga.
[11]

7
 Figura 7: Máxima excursión simétrica.[11]

2.6. ¿Cuál es la función de los capacitores de acople y desacople en

un amplificador lineal de tensión construido con transistores?
¿Cómo modifica la respuesta en frecuencia del circuito? ¿Qué
importancia tienen?
En la construcción de amplificadores con transistores se conectan capacitores, por sus ca-
racterı́sticas de impedancia ante señales de CD y CA (frecuencia), para el acoplamiento y
desacoplamiento de etapas. Como es bien conocido, un capacitor se comporta como un corto
ante señales en corriente alterna a una frecuencia adecuada (suficientemente alta) lo cual es
utilizado para filtrar únicamente la señal que se desea amplificar, además en corriente directa
(CD) el capacitor se comporta como un circuito abierto, evitando en este caso que una fuente
de tensión directa no produzca ruido ni interferencias en la señal a amplificar, esto permite que
los capacitores sean ideales para la conexión de amplificadores en cascada. Cuando realizamos
un análisis de respuesta en frecuencia se debe tener en cuenta siempre a que frecuencias estamos
trabajando, ya que los capacitores en bajas frecuencias generan pérdidas en la ganancia total
debido a su alta impedancia y ante altas frecuencias se presentan capacitancia parásitas que
también generan pérdidas.[1]

2.7. ¿Qué es un par Darlington? ¿Cuál es su función?

El par Darlington se construye mediante la conexión de dos transistores bipolares, lo que
permite obtener una gran ganancia de corriente (la ganancia total es el producto de la ganancia
de los transistores individualmente).

8
Figura 8: Par Darlingto.[12]

9
3. Diseño
3.1. Etapa de entrada con un amplificador de drenaje común utili-
zando un transistor 2N3819
Para el diseño de la etapa de entrada, se utilizó la configuración de drenaje común y la corriente
de punto de operación utilizada para obtener los siguientes resultados es de 5 mA.:

Figura 9: Configuración drenaje común para la etapa de entrada (Autorı́a propia)

El primer inciso solicita una ganancia de tensión mayor o igual a 0.6, en éste caso se utilizó una
ganancia de 0.6 y para modelarla se utilizó la ecuación 3.

gm (RS ||RL )
Av = (3)
1 + gm (RS ||RL )

Dónde, Av = 0,6, según la hoja de fabricante la transconductancia es gm = 5,17 mS, y

RL = 2 M Ω como la carga conectada en la salida del amplificador.

Despejando Rs de la ecuación se obtiene lo siguiente:

RS = 290,21 Ω (4)

Lo siguiente es obtener una impedancia de entrada mayor o igual a 100 kΩ, por lo tanto, la
impedancia de entrada para ésta configuración se obtiene de la siguiente manera:

Zi = RG = 150 kΩ (5)

10
Para calcular la impedancia de salida del circuito, tomando en consideración que debe ser menor
o igual a 5 kΩ, se puede obtener utilizando la ecuación 6.
1
Zo = RS || (6)
gm
Dando como resultado lo siguiente:
Zo = 116,06 Ω (7)
Para obtener una frecuencia de corte en bajo que sea menor o igual a 2 kHz, hay que consi-
derar cada uno de los capacitores que posee el circuito, de manera que, se analiza el circuito
equivalente visto por cada uno de los capacitores y obtener la frecuencia de corte a la que tra-
bajan cada uno de ellos. Por lo tanto, la frecuencia de todo el sistema será la mayor frecuencia
obtenida de entre todos los capacitores.

Entonces, utilizando una frecuencia de corte en bajo de 2 kHz para el capacitor de la en-
trada, obtenemos el valor de la capacitancia utilizando la ecuación .
1
fLG = (8)
2πZi CG
Despejando la capacitancia se obtiene lo siguiente:
CG = 530,51 pF (9)
Se sigue el mismo procedimiento para el capacitor en la salida:
1
fLS = (10)
2πZS CS
Dónde:
1
ZS = Zo = RS || (11)
gm
Despejando la capacitancia se obtiene el siguiente resultado:
CS = 686 nF (12)
Las siguientes simulaciones demuestran los datos obtenidos anteriormente:

Figura 10: Señal de entrada y salida para el amplificador de drenaje común (Autorı́a propia)

11
Como se puede apreciar la señal de entrada tiene una amplitud de 100 mV, mientras que la
salida tiene 60 mV, ésto se debe al valor de la ganancia de tensión de 0.6, encargada de reducir
la amplitud de la señal de entrada.

Figura 11: Respuesta en frecuencia de la señal de salida para la configuración de drenaje común
(Autorı́a propia)

La respuesta en frecuencia muestra la ganacia máxima en decibeles y también la frecuencia de

corte en bajo del sistema, alcanzando una ganancia máxima de -4.83 dB y una frecuencia de
corte en bajo de 2.18 kHz.

12
3.2. Etapa de amplificación de tensión con un aplificador de emisor
común utilizando un transistor 2N2222A
Para la etapa de amplificación se utilizó la configuración de emisor común, y la corriente de
operación utilizada para obtener los siguientes resultados es de 5 mA:

Figura 12: Configuración emisor común para la etapa de amplificación (Autorı́a propia)

La impedancia de entrada utilizada en el circuito es Zi = 24000 Ω, que es mayor a 6 veces la

impedancia de salida de la etapa de entrada.

Haciendo el análisis en DC y realizando el equivalente de Thévenin visto desde la entrada,

se obtiene lo siguiente:
R2
VT h = 12 (13)
R1 + R2
RT h = R1 ||R2 (14)
Donde R1 y R2 son las resistencias conectadas en la base.

Aplicando ley de tensiones de Kirchhoff en la entrada del circuito, se obtiene lo siguiente:

IC
− VT h + RT h + 0,7 + IC RE = 0 (15)
β
Donde β = 153,43 según la hoja del fabricante.

Si utilizamos la ecuación 16 y despejamos RT h y VT h , podemos obtener R1 en función de

R2 :
Zi = RT h ||βRE (16)

13
Como resultado final se obtiene lo siguiente:
R1 = 0,9413R2 (17)
Para éste caso se decidió utilizar una resistencia R2 = 300 kΩ, por lo tanto R1 = 282 kΩ Lo
siguiente es obtener la resistencia en el emisor RE y la resistencia en el colector RC . Para eso,
se utiliza la ecuación 15 para obtener RE , obteniendo lo siguiente:
RE = 150 Ω (18)
Para obtener RC es necesario utilizar la fórmula para la ganancia de tensión, la cual está dada
de la siguiente manera:
RC
Av = − (19)
RE
Como la ganancia es de 8, y además es una magnitud, entonces el valor de RC es el siguiente:
RC = 1200 Ω (20)
Para la frecuencia de corte en bajo del sistema de 6 kHz, se hace el mismo procedimiento que
se realizó en la etapa de entrada.

Para el capacitor en la entrada:

1
fLB = (21)
2πZi CB
Despejando CB se obtiene lo siguiente:
CB = 1,11 nF (22)
Para el capacitor en la salida:
1
fLC = (23)
2πRC CC
Despejando CC se obtiene lo siguiente:
CC = 13,3 pF (24)
Las siguientes simulaciones demuestran los resultados obtenidos anteriormente.

Figura 13: Señal de entrada y salida para el amplificador de emisor común (Autorı́a propia)

14
Como se puede observar, la señal en la salida aumenta su amplitud debido a la ganancia de
tensión, sin embargo la ganancia resultó ser de 7 en vez de 8, probablemente éste cambio se
deba a la variación de los valores en la hoja de fabricante a la hora de simularlo en TINA.

Figura 14: Respuesta en frecuencia de la señal de salida para la configuración de emisor común
(Autorı́a propia)

Se observa que la ganancia máxima para el amplificador es de 17 dB, además posee una fre-
cuencia de corte de 6 kHz.

15
3.3. Conexión en cascada de los amplificadores
Los amplificadores se conectan en cascada de la siguiente manera:

Figura 15: Respuesta en frecuencia de la señal de salida para la configuración de emisor común
(Autorı́a propia)

Para demostrar que las ganancias de los amplificadores se multiplican al estar conectados en
cascada, se puede observar mediante la siguiente gráfica:

Figura 16: Señal de entrada y salida al conectar ambos amplificadores en cascada (Autorı́a
propia)

Como se puede apreciar, la amplitud de la señal en la salida se amplifica debido al producto de

ambas ganancias de tensión.

16
Para la respuesta en frecuencia se obtiene lo siguiente:

Figura 17: Respuesta en frecuencia de la señal de salida al conectar ambos amplificadores en

cascada (Autorı́a propia)

Se puede observar que la ganancia máxima de la configuración es de 13 dB y la frecuencia de

corte en bajo de todo el sistema es de 6.28 kHz

17
4. Lista de equipos
La lista de equipos utilizados en el experimento se muestra

Tabla 5: Lista de equipos

Equipo Modelo Sigla

Osciloscopio Digital TEKTRONIX TDS109B 280583
Generador de Señales Agilent 332100A 343474
Medidor multifunción Agilent 33405A 329742
Fuente DC Digital Agilent E3630A 193388
Fuente DC Analógica TEKTRONIX CPS250 326004

18
5. Lista de componentes
La lista de componentes utilizados en el experimento se muestra en la Tabla 2.

Tabla 6: Lista de componentes

Componente Sigla Valor nominal Valor real Potencia

2x Resistores R1 270 Ω 270 Ω 0.25 W
2x Resistores R2 10 Ω 10 Ω 0.25 W
3x Resistores R3 150 kΩ 150 kΩ 0.25 W
2x Resistores R4 1 MΩ 1 MΩ 0.25 W
Resistor R5 10 kΩ 10 kΩ 0.25 W
Resistor R6 2.2 kΩ 2.2 kΩ 0.25 W
Resistor R7 150 Ω 150 Ω 0.25 W
Resistor R8 1.2 kΩ 1.2 kΩ 0.25 W
Capacitor C1 1 nF 1 nF −
Capacitor C2 0.1 nF 0.1 nF −
10x Capacitores C3 100 pF 100 nF −
2x Capacitores C4 330 nF 330 nF −
Capacitor C5 22 nF 22 nF −
2x Capacitores C6 2.2 nF 2.2 nF −
Capacitor C7 330 nF 330 nF −
2N3819 − − − −
2N2222A − − − −

19
6. Procedimiento
Primero se va a trabajar con el transistor BJT, se deben encontrar de manera experimental
la ganancia de corriente β para el punto de operación dado, además con el JFET se deben
determinar la corriente de saturación IDSS y la tensión de compuerta fuente de apagado Vp .
Luego se deben armar los circuitos diseñados para obtener el punto de operación de cada uno, se
deben comparar con los obtenidos teóricamente. Se procede a realizar un barrido de frecuencia
para cada uno de los amplificadore, con 10 medidas por década desde 10Hz hasta 100 kHz para
luego realizar una gráfica de ganancia contra frecuencia, determinar la frecuencia de corte y el
ancho de banda del circuito. Luego se deben armar todos los circuitos diseñados en cascada para
realizar otro barrido de frecuencias y verificar si las dos etapas juntos cumplen con la ganancia
de tensión y la frecuencia de corte en bajo que se esperan. Para determinar la corriente IDSS se
conecta la compuerta con el potencial del drenaje, luego se conecta una resistencia al drenaje
y una fuente variable a esa resistencia, se varı́a hasta que la tensión se estabilice, en ese punto
se está en región activa por lo que se procede con ley de ohm. Para Vp se usa esta misma
configuración solo que se añade una fuente variable en paralelo a una resistencia de prueba en
la compuerta, con el transistor en región activa se establece VGS = 0 y se varı́a hasta que IDS
sea cero lo cual se puede conocer en la resistencia en el drenaje. Para los barridos de frecuencia
se utilizara una tabla como la siguiente:

Tabla 7: Barrido de frecuencias

Barrido de frecuencias 10Hz-100KHz
Frecuencia (Hz) Amplitud
Teorica Experimental Entrada (V) Salida (V) Ganancia dB
10 -
20 -
30 -
40 -
50 -
60 -
70 -
80 -
90 -
100 -
200 -
300 -
400 -
500 -
600 -
700 -
800 -
. -
. -
100000 -

20
Bibliografı́a
[1] Boylestad R. & Nashelsky L. (2009). Electrónica: Teorı́a de circuitos y dispositivos electróni-
cos.. México: Pearson

[2] Guerrero, Juan S Guerrero & González, (2009). Instrumentation of an Array of Ultrasonic
Sensors and Data Processing for Unmanned Aerial Vehicle (UAV) for Teaching the Applica-
tion of the Kalman Filter. Procedia Computer Science

[3] Madrid, G. V., & Izquierdo, M. A. Z. TRANSISTORES DE UNION

BIPOLAR (BJT).. Obtenido el 16 de setiembre del 2018 de: https :
//tlsatelvillanueva.webnode.es/f iles/200000070 − 5e2ab5f 249/tema − 3. − transistores −
de − union − bipolar − bjt − 1.pdf

[4] Pascual,M. A. P.(2012). Polarización con Transistores BJT.. Obtenido el 16 de setiembre

del 2018 de: https : //riunet.upv.es/handle/10251/16842

[5] DAVID, M. M., & FRANCISCO, M. L. J. MANUAL DE PRÁCTICAS DE LA-

BORATORIO PARA LA UA.ELECTRÓNICA DIGITAL”. Obtenido el 16 de setiem-
bre del 2018 de: http : //ri.uaemex.mx/bitstream/handle/20,500,11799/69991/secme −
318901 .pdf ?sequence = 1

[6] Othoniel Hernandez Ovando Configuración en Colector Común. Obtenido 16 de setiembre

del 2018 de: https : //www.slideshare.net/OthonielHernandezOvando/35−conf iguracin−
en − colector − comn?nexts lideshow = 1

[7] Othoniel Hernandez Ovando Configuración en Emisor Común. Obtenido el 16 de setiembre

del 2018 de: https : //www.slideshare.net/OthonielHernandezOvando/34−conf iguracin−
en − emisor − comn

[8] NTE Electronics NTE123A (NPN) & NTE159M (PNP) Silicon Complementary
Transistors General Purpose . Obtenido 16 de setiembre del 2018 de: http :
//www.f arnell.com/datasheets/198504.pdf

[9] Temic Semiconductors N-Channel JFET. Obtenido 16 de setiembre del 2018 de: http :
//www2.eng.cam.ac.uk/ dmh/ptialcd/jf et/2N 3819.pdf

[10] Fairchild semiconductor 2N3820 P-Channel General Purpose Amplifier. Obtenido 16 de

setiembre del 2018 de: http : //www.radiotechnika.hu/images/2N 3820.pdf

[11] R. Carrillo, J.I.Huircan. 2El Transistor como AmpliÖcador. Obtenido 16 de setiembre del
2018 de: http : //146,83,206,1/ jhuircan/P DFC T OI/T 03IEE2.pdf

[12] Jose E. Niño, AMPLIFICADORES DE POTENCIA. Obtenido el 16 de setiembre del 2018

de: http : //www.angelf ire.com/al3/V Ghp/darlingt.htm

21
7. Anexos

22
 NTE123A (NPN) & NTE159M (PNP)
Silicon Complementary Transistors
General Purpose

Description:
The NTE123A (NPN) and NTE159M (PNP) are widely used “Industry Standard” complementary transis-
tors in a TO18 type case designed for applications such as medium–speed switching and amplifiers from
audio to VHF frequencies.

Features:
D Low Collector Saturation Voltage: 1V (Max)
D High Current Gain–Bandwidth Product: fT = 300MHz (Min) @ IC 20mA

Absolute Maximum Ratings:

Collector–Emitter Voltage, VCEO
NTE123A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40V
NTE159M . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60V
Collector–Base Voltage, VCBO
NTE123A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75V
NTE159M . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60V
Emitter–Base Voltage, VEBO
NTE123A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6V
NTE159M . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5V
Continuous Collector Current, IC
NTE123A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 800mA
NTE159M . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 600mA
Total Device Dissipation (TA = +25°C), PD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 0.4W
Derate Above +25°C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.28mW/°C
Total Device Dissipation (TC = +25°C), PD
NTE123A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.2W
Derate Above +25°C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6.85mW/°C
NTE159M . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.8W
Derate Above +25°C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10.3mW/°C
Operating Temperature Range, TJ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . –65° to +200°C
Storage Temperature Range, Tstg . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . –65° to +200°C
Electrical Characteristics: (TA = 25°C unless otherwise specified)
Parameter Symbol Test Conditions Min Typ Max Unit
OFF Characteristics
Collector–Emitter Breakdown Voltage V(BR)CEO
NTE123A IC = 10mA, IB = 0 40 – – V
NTE159M 60 – – V
Collector–Base Breakdown Voltage V(BR)CBO
NTE123A IC = 10µA, IE = 0 75 – – V
NTE159M 60 – – V
Emitter–Base Breakdown Voltage V(BR)EBO
NTE123A IE = 10µA, IC = 0 6 – – V
NTE159M 5 – – V
Collector Cutoff Current ICEX
NTE123A VCE = 60V, VEB(off) = 3V – – 10 nA
NTE159M VCE = 30V, VBE = 500mV – – 50 nA
Collector Cutoff Current ICBO
NTE123A VCB = 60V, IE = 0 – – 0.01 µA
VCB = 60V, IE = 0, TA = +150°C – – 10 µA
NTE159M VCB = 50V, IE = 0 – – 0.01 µA
VCB = 50V, IE = 0, TA = +150°C – – 10 µA
Emitter Cutoff Current (NTE123A Only) IEBO VEB = 3V, IC = 0 – – 10 nA
Base Cutoff Current IBL
NTE123A VCE = 60V, VEB(off) = 3V – – 20 nA
NTE159M VCE = 30V, VEB(off) = 500mV – – 50 nA
ON Characteristics
DC Current Gain hFE
NTE123A VCE = 10V IC = 0.1mA, Note 1 35 – –
IC = 1mA 50 – –
IC = 10mA, Note 1 75 – –
IC = 10mA, TA = –55°C 35 – –
IC = 150mA, Note 1 100 – 300
VCE = 1V, IC = 150mA, Note 1 50 – –
VCE = 10V IC = 500mA, Not e 1 40 – –
NTE159M IC = 0.1mA 75 – –
IC = 1mA 100 – –
IC = 10mA 100 – –
IC = 150mA, Note 1 100 – 300
IC = 500mA, Note 1 50 – –
Collector–Emitter Saturation Voltage VCE(sat)
NTE123A IC = 150mA, IB = 15mA, Note 1 – – 0.3 V
IC = 500mA, IB = 50mA, Note 1 – – 1.0 V
NTE159M IC = 150mA, IB = 15mA, Note 1 – – 0.4 V
IC = 500mA, IB = 50mA, Note 1 – – 1.6 V

Note 1. Pulse Test: Pulse Width ≤ 300µs, Duty Cycle ≤ 2%.

Electrical Characteristics (Cont’d): (TA = 25°C unless otherwise specified)
Parameter Symbol Test Conditions Min Typ Max Unit
ON Characteristics (Cont’d)
Base–Emitter Saturation Voltage VBE(sat)
NTE123A IC = 150mA, IB = 15mA, Note 1 0.6 – 1.2 V
IC = 500mA, IB = 50mA, Note 1 – – 2.0 V
NTE159M IC = 150mA, IB = 15mA, Note 1 – – 1.3 V
IC = 500mA, IB = 50mA – – 2.6 V
Small–Signal Characteristics
Current Gain–Bandwidth Product fT
NTE123A IC = 20mA VCE = 20V, f = 100MHz, 300 – – MHz
Note 2
NTE159M IC = 50mA 200 – – MHz
Output Capacitance Cobo VCB = 10V, IE = 0, f = 100kHz – – 8 pF
Input Capactiance Cibo
NTE123A VBE = 0.5V IC = 0, f = 100kHz – – 25 pF
NTE159M VBE = 2V – – 30 pF
Input Impedance (NTE123A Only) hie IC = 1mA VCE = 10V, f = 1kHz 2.0 – 8.0 kΩ
IC = 10mA 0.25 – 1.25 kΩ
Voltage Feedback Ratio hre IC = 1mA VCE = 10V, f = 1kHz – – 8 x 10–4
(NTE123A Only)
IC = 10mA – – 4 x 10–4
Small–Signal Current Gain hfe IC = 1mA VCE = 10V, f = 1kHz 50 – 300
(NTE123A Only)
IC = 10mA 75 – 375
Output Admittance (NTE123A Only) hoe IC = 1mA VCE = 10V, f = 1kHz 5 – 35 µmhos
IC = 10mA 25 – 200 µmhos
Collector–Base Time Constant rb′Cc
(NTE123A Only) IE = 20mA, VCB = 20V, f = 31.8MHz – – 150 ps
Noise Figure (NTE123A Only) NF IC = 100µA, VCE = 10V, RS = 1kΩ, – – 4 dB
f = 1kHz
Real Part of Common–Emitter High Re(hie) IC = 20mA, VCE = 20V, f = 300MHz – – 60 Ω
Frequency Input Impedance
(NTE123A Only)
Switching Characteristics
NTE123A
Delay Time td VCC = 30V, VBE(off) = 500mV, – – 10 ns
IC = 150mA, IB1 =– 15mA
Rise Time tr – – 25 ns
Storage Time ts VCC = 30V, IC = 150mA, – – 225 ns
IB1 = IB2 = 15mA
Fall Time tf – – 60 ns
NTE159M
Turn–On Time ton VCC = 30V, IC = 150mA, – 26 45 ns
IB1 = 15mA
Delay Time td – 6 10 ns
Rise Time tr – 20 40 ns
Turn–Off Time toff VCC = 6V, IC = 150mA, – 70 100 ns
IB1 = IB2 = 15mA
Storage Time ts – 50 80 ns
Fall Time tf – 20 30 ns

Note 1. Pulse Test: Pulse Width ≤ 300µs, Duty Cycle ≤ 2%.

Note 2. fT is defined as the frequency at which |hfe| extrapolates to unity.
 2N3820
2N3820

P-Channel General Purpose Amplifier

• This device is designed primarily for low level audio and general
purpose applications with high impedance signal sources.
• Sourced from process 89.

1
TO-92

1. Drain 2. Gate 3. Source

Epitaxial Silicon Transistor

Absolute Maximum Ratings* TC=25°C unless otherwise noted
Symbol Parameter Ratings Units
VDG Drain-Gate Voltage -20 V
VGS Gate-Source Voltage 20 V
IGF Forward Gate Current 10 mA
TSTG Storage Temperature Range -55 ~ 150 °C
* This ratings are limiting values above which the serviceability of any semiconductor device may be impaired.

NOTES:
1) These rating are based on a maximum junction temperature of 150 degrees C.
2) These are steady limits. The factory should be consulted on applications involving pulsed or low duty cycle operations.

Electrical Characteristics TC=25°C unless otherwise noted

Symbol Parameter Test Condition Min. Typ. Max. Units
Off Characteristics
V(BR)GSS Gate-Source Breakdwon Voltage IG = 10µA, VDS = 0 20 V
IGSS Gate Reverse Current VGS = 10V, VDS = 0 20 nA
VGS(off) Gate-Source Cutoff Voltage VDS = -10V, ID = -10µA 8.0 V
On Characteristics
IDSS Zero-Gate Voltage Drain Current * VDS = -10V, VGS = 0 -0.3 -15 mA
Small Signal Characteristics
gfs Forward Transfer Conductance VDS = -10V, VGS = 0, f = 1.0KHz 800 5000 µmhos
Ciss Input Capacitance VDS = -10V, VGS = 0, f = 1.0KHz 32 pF
Crss Reverse Transfer Capacitance VDS = -10V, VGS = 0, f = 1.0KHz 16 pF
* Pulse Test: Pulse Width ≤ 300ms, Duty Cycle ≤ 2%

Thermal Characteristics TA=25°C unless otherwise noted

Symbol Parameter Max. Units
PD Total Device Dissipation 350 mW
Derate above 25°C 2.8 mW/°C
RθJC Thermal Resistance, Junction to Case 125 °C/W
RθJA Thermal Resistance, Junction to Ambient 357 °C/W
* Device mounted on FR-4 PCB 1.6” × 1.6” × 0.06”

©2002 Fairchild Semiconductor Corporation Rev. A1, December 2002

 2N3819
Specificationsa
Limits
Parameter Symbol Test Conditions Min Typb Max Unit
Static
Gate-Source Breakdown Voltage V(BR)GSS IG = –1 mA , VDS = 0 V –25 –35
V
Gate-Source Cutoff Voltage VGS(off) VDS = 15 V, ID = 2 nA –3 –8
Saturation Drain Currentc IDSS VDS = 15 V, VGS = 0 V 2 10 20 mA
VGS = –15 V, VDS = 0 V –0.002 –2 nA
Gate Reverse Current IGSS
TA = 100
C –0.002 –2 mA
Gate Operating Currentd IG VDG = 10 V, ID = 1 mA –20
pA
Drain Cutoff Current ID(off) VDS = 10 V, VGS = –8 V 2
Drain-Source On-Resistance rDS(on) VGS = 0 V, ID = 1 mA 150 W
Gate-Source Voltage VGS VDS = 15 V, ID = 200 mA –0.5 –2.5 –7.5
V
Gate-Source Forward Voltage VGS(F) IG = 1 mA , VDS = 0 V 0.7
Dynamic
f = 1 kHz 2 5.5 6.5
Common-Source Forward Transconductance d gfs VDS = 15 V mS
VGS = 0 V f = 100 MHz 1.6 5.5
Common-Source Output Conductanced gos f = 1 kHz 25 50 mS
Common-Source Input Capacitance Ciss 2.2 8
VDS = 15 V,
V VGS = 0 V
V, f = 1 MHz pF
Common-Source Reverse Transfer Capacitance Crss 0.7 4
nV⁄
Equivalent Input Noise Voltaged en VDS = 10 V, VGS = 0 V, f = 100 Hz 6
√Hz

Notes
a. TA = 25
C unless otherwise noted. NH
b. Typical values are for DESIGN AID ONLY, not guaranteed nor subject to production testing.
c. Pulse test: PW
300 ms, duty cycle
2%.
d. This parameter not registered with JEDEC.

Typical Characteristics
Drain Current and Transconductance On-Resistance and Output Conductance
vs. Gate-Source Cutoff Voltage vs. Gate-Source Cutoff Voltage
20 10 500 100
rDS(on) – Drain-Source On-Resistance ( W )

rDS @ ID = 1 mA, VGS = 0 V

g fs – Forward Transconductance (mS)
I DSS – Saturation Drain Current (mA)

gos @ VDS = 10 V, VGS = 0 V

IDSS f = 1 kHz
8 80
g
 – Output Conductance ( mS)

16 400

12 gfs 6 300 rDS 60

gos

8 4 200 40

4 IDSS @ VDS = 15 V, VGS = 0 V 2 100 20

gfs @ VDS = 15 V, VGS = 0 V
f = 1 kHz
0 0 0 0
0 –2 –4 –6 –8 –10 0 –2 –4 –6 –8 –10
VGS(off) – Gate-Source Cutoff Voltage (V) VGS(off) – Gate-Source Cutoff Voltage (V)

2 Siliconix
S-52424—Rev. C, 14-Apr-97