UNIVERSIDAD NACIONAL DEL CALLAO

“Año del dialogo y la reconciliación nacional”

Facultad de Ingeniería Eléctrica y Electrónica

Laboratorio de Sistemas Digitales.

BIESTABLES SINCRONOS Y ASINCRONOS

TABOADA GAMBINI WILLIAM ABEL 1623225347

DOCENTE: UTRIA SALAZAR DARIO

Callao – Perú
2018
BIESTABLES ASINCRONOS Y SINCRONOS WLLIAM ABEL TABOADA GAMBINI

INFORME PREVIO DE BIESTABLES ASINCRONOS Y SINCRONOS

1. Describir el concepto de biestable asíncrono, analice su funcionamiento y
mencione los tipos de latches.

Biestable asíncrono
Es cuando cambia de estado, evoluciona a otro estado sin la señal de reloj, por lo
general estos biestables son llamados latches. El latch (cerrojo) es un tipo de
dispositivo de almacenamiento temporal de dos estados que se suele agrupar en
una categoría diferente a la de los flip flops.
Biestable asíncrono o latch es un multivibrador capaz de permanecer en uno o dos
estados posibles durante un tiempo indefinido en ausencia de perturbaciones o de
reloj (clock).este dispositivo es muy utilizado en la electrónica digital como memoria
de información. Y solo varía su estado variando sus entradas de control.
Básicamente, los latches son similares a los flip-flops, ya que ambos son también
dispositivos que permanecen en su estado gracias a su capacidad de
realimentación. Entre los tipos de latches que existen tenemos el R-S y el D.

Biestable S-R
Es el tipo de biestable más usado en la electrónica digital se pueden activar con
entrada en alto o en bajo, si se activan con entrada en alto están compuestas por
compuertas NOR y si se activan con entrada en bajo están compuestas con
compuertas NAND.

a) Latch S-R con entrada activa b) Latch con entrada

a nivel alto activa a nivel alto

Para el análisis tomaremos el latch S-R con entrada en alto obteniendo la siguiente
tabla que muestras el comportamiento del latch según los estímulos o entradas.
 BIESTABLES ASINCRONOS Y SINCRONOS LAB. SISTEMAS DIGITALES

TABLA DE VERDAD 1:
S R Qn Qn+1
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 Np
1 1 1 Np

Ecuación característica:

𝑄𝑛+1 = 𝑆 + 𝑅̅ 𝑄𝑛

Biestable D
El latch tipo D se diferencia del latch S-R en que solo tiene una sola entrada de
control y también tiene otra de habilitación (enable), cuando la entrada D está en alto
y enable también, el latch se pone en estado set, y si D está en nivel bajo y en enable
en alto pasa a estado reset.

TABLA DE VERDAD 2:

S R Q 𝑄̅
0 0 Np Np
0 1 0 1
1 0 1 0
1 1 Q 𝑄̅

Composición de un latch tipo D.

BIESTABLES ASINCRONOS Y SINCRONOS WLLIAM ABEL TABOADA GAMBINI

2. Describir el concepto de biestable síncrono, analice su funcionamiento y

describa los tipos de flip flops convencionales.

Los flip flops son dispositivos síncronos de dos estados, también conocidos como
multivibradores biestables. En este caso, el término síncrono significa que la salida
cambia de estado únicamente en un instante específico de una entrada de disparo
denominada reloj (CLK), la cual recibe el nombre de entrada de control. Esto significa
que los cambios en la salida se producen síncronamente con la señal de reloj.
Son multivibradores biestables que tienen una entrada especial de disparo para un
reloj (clock), la cual recibe el nombre de entrada de control C, esto significa que los
cambios de salida se producen sincronizada menté con el reloj, también cuentan con
otras entradas que tienen mayor prioridad que las entradas de control sincronizadas
por reloj llamadas controles asíncronos y en ella no interfieren los pulsos del reloj.
Entre los tipos de flip flops convencionales son el R-S, el J-K y el D.

Flip Flop S-R

Las entradas S y R de un flip flop S-R se denominan entradas síncronas, dado que
los datos en estas entradas se transfieren a las salidas del flip flop solo con el flanco
de disparo del impulso del reloj. Cuando S esta en alto y R en bajo la salida Q pasa
a estado SET con el disparo del reloj. Cuando S esta en bajo y R esta en alto la
salida Q pasa a estado RESET con el disparo del reloj. Cuando S y R están en bajo
el flip flop almacena el estado anterior. Y cuando S y R están ambos en alto es un
estado no permitido y las salidas dependerán de la velocidad con la que fluye la
señal desde la entrada a la salida.

S R CLK Qn 1 Qn 1 Observaciones

0 0 X Qn Qn memoria

0 1 0 1 Reset
1 0 1 0 Set
Tabla de verdad.
1 1 Np Np No permitido

Composición de un latch tipo R-S Ecuación característica: 𝑄𝑛+1 = 𝑆 + 𝑅̅ 𝑄𝑛

Flip Flop tipo D

Es un dispositivo muy útil cuando se necesita almacenar un único bit de datos

(1 ó 0). Tiene el mismo diseño que un flip flop S-R pero que ha unido las entradas
R y S con un inversor. Si cuando se aplica un pulso del reloj la entrada D esta en
 BIESTABLES ASINCRONOS Y SINCRONOS LAB. SISTEMAS DIGITALES

alto el flip flop se activa (Set) de caso contrario si durante un pulso la entrada D
esta en bajo el flip flop pasa a estado Reset.

Composición de un flip flop tipo D

TABLA DE VERDAD 4.

D CLK Q ̅ Observaciones
1 1 0 Set
0 0 1 Reset

Ecuación característica:
𝑄𝑛+1 = 𝐷

Flip Flop J-K

Es el flip flop más usado en la electrónica digital. El flip flop J-K es idéntico a un flip
flop S-R en las entradas de control, pero la diferencia se encuentra en que el flip flop
J-K no tiene condición no valida en sus salidas.

Composición del flip flop J-K

BIESTABLES ASINCRONOS Y SINCRONOS WLLIAM ABEL TABOADA GAMBINI

Tabla de verdad.

J K CLK Q(t+1) 𝑄̅ (t+1) Observaciones

0 0 Q(t) 𝑄̅ (t) memoria
0 1 0 1 Reset
1 0 1 0 Set
1 1 𝑄̅ (t) Q(t) Cambio

Ecuación característica:
̅̅̅𝑡 + 𝐾
𝑄𝑡+1 = 𝐽𝑄 ̅ 𝑄𝑡

3. De los manuales técnicos obtener los IC TTL Y CMOS que realizan la función
de latch y flip flops, analice su tabla de verdad y funcionamiento.

1.Latch S-R

 TTL 74LS279

COMPOSICION DEL 74LS279 TABLA DE FUNCIONES

 CMOS MC4043B
 BIESTABLES ASINCRONOS Y SINCRONOS LAB. SISTEMAS DIGITALES

2. Latch tipo D
 TTL 74LS75

 CMOS4042B

3.- Flip flop J-K

 74HC112:
BIESTABLES ASINCRONOS Y SINCRONOS WLLIAM ABEL TABOADA GAMBINI

4. Flip-flops RS:
 TTL74L71.

5. ¿Cuál es la diferencia principal entre un Latch y el Flip Flop?

Si bien ambos son dispositivos multivibradores biestables y se usan mucho en la

electrónica digital para el almacenamiento de datos. El latch solo cuenta con
entradas de control mientras que los flip flop aparte de estas entradas de control
asíncronas cuenta con una entrada especial para un reloj (clock) esto hace que los
cambios de estado sean al ritmo de las pulsaciones del reloj.

6. Analice el funcionamiento del Flip flop Maestro-Esclavo; investigar sus

ventajas.

Flip flop Maestro-Esclavo

Un flip flop maestro-esclavo se construye con dos flip flop, uno sirve de maestro y el
otro de esclavo. Durante la subida del pulso de reloj se habilita el maestro y se
deshabilita el esclavo. La información de entrada es transmitida hacia el flip flop
maestro. Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual
evita que lo afecten las entradas externas y se habilita el esclavo, entonces el
esclavo pasa al mismo estado del maestro. El comportamiento del flip flop maestro-
esclavo que acaba de describirse hace que los cambios de estado coincidan con la
transición del flanco negativo del pulso.
 BIESTABLES ASINCRONOS Y SINCRONOS LAB. SISTEMAS DIGITALES

Flip flop Maestro-Esclavo

Flip flop S-R Maestro-Esclavo

Los flip flops maestro-esclavo han sido ampliamente utilizados hasta la aparición de
los disparados por flanco, que poco a poco los van sustituyendo. La razón
fundamental es que funcionan de forma idéntica y los disparados por flanco
necesitan menos puertas lógicas. La construcción de un flip flop maestro –esclavo
S-R se realiza a partir de dos cerrojos S-R con entrada de habilitación conectados
en cascada, de forma que la señal del reloj entra al cerrojo maestro y la señal de
reloj complementada entra al esclavo. Solo el cerrojo maestro está habilitado cuando
el reloj es 1. Durante todo ese intervalo de tiempo, sus salidas irán acorde con sus
entradas. Si se produce una variación, la salida irá acorde con sus entradas. Si se
produce una variación, la salida actuara en consecuencia. Cando llega el lanco
negativo de reloj, se habilita el cerrojo esclavo (y se deshabilita el maestro), que toma
la salida del maestro (que ya no pueden variar porque se encuentra deshabilitado).
Por tanto, en un tiempo igual al tiempo de propagación del cerrojo esclavo
justamente después del flanco negativo del reloj, la salida del cerrojo esclavo actúa
en consecuencia.

Flip flop J-K Maestro-Esclavo

Construiremos un flip flop J-K a partir de un S-R (esta vez en su versión maestro-
esclavo), realimentando las salidas hacia la entrada tal como se muestra en la figura,
que también muestra el símbolo lógico asociado.
BIESTABLES ASINCRONOS Y SINCRONOS WLLIAM ABEL TABOADA GAMBINI

Flip flop J-K Maestro-Esclavo

J K CLK 𝑄𝑛+1 ̅̅̅̅̅̅

𝑄𝑛+1
0 0 𝑄𝑛 ̅̅̅̅
𝑄𝑛
0 1 0 1
1 0 1 0
1 1 ̅̅̅̅
𝑄𝑛 𝑄𝑛

6. Describir las características de disparo de flip flops por pulso y por flanco.

Los flip flop disparado por flanco cambian de estado con el flanco positivo (flanco de
subida) o con el flanco negativo (flanco de bajada) del impulso de reloj y es sensible
a sus entradas solo en esta transición de reloj.
Los flip flop disparados por pulsos cambian de estado en su salida únicamente con
las entradas preset (PRE) y clear (CLR) independientemente de la entrada de reloj,
poniendo a set al flip flop cuando está en preset y a reset cuando está en clear

7. Utilizando flip flop J-K, desarrollar los circuitos para convertir a:

a. Flip Flop R-S.
b. Flip Flop D.
c. Flip Flop T.

De flip flop J-K a R-S

Primero recordemos la tabla de verdad de J-K:

J K CLK 𝑄𝑛+1 ̅̅̅̅̅̅
𝑄𝑛+1
0 0 𝑄𝑛 ̅̅̅̅
𝑄𝑛
0 1 0 1
1 0 1 0
1 1 ̅̅̅̅
𝑄𝑛 𝑄𝑛
 BIESTABLES ASINCRONOS Y SINCRONOS LAB. SISTEMAS DIGITALES

TABLA DE ESTADO POSTERIOR:

J K
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
𝑄𝑛 𝑄𝑛+1
0 0
1 1
0 0
1 0
0 1
1 1
0 1
1 0

Tabla de transición de estados:

𝑄𝑛 𝑄𝑛+1 J K

0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0

Tabla de verdad del flip flop R-S:

S R 𝑄𝑛 𝑄𝑛+1 J K

0 0 0 0 0 X
0 0 1 1 X 0
0 1 0 0 O X
0 1 1 0 X 1
1 0 0 1 1 X
1 0 1 1 X 0
1 1 0 X X 1
1 1 1 X X 0
BIESTABLES ASINCRONOS Y SINCRONOS WLLIAM ABEL TABOADA GAMBINI

Usando el mapa de karnaugh, tomando como variables (S, R, 𝑄𝑛 ) para las salidas J
y K; 𝐽 = 𝑆 𝑦 𝐾 = 𝑅 con estas relaciones adaptamos el flip flop R-S partiendo de un flip
flop J-K.

De flip flop J-K a D

Tabla de verdad del flip flop D:

D CLK 𝑄𝑛+1 ̅̅̅̅̅̅
𝑄𝑛+1

0 0 1

1 1 0

Ahora relacionamos el comportamiento de los flip flop (D, J-K):

D 𝑄𝑛 𝑄𝑛+1 J K

0 0 0 0 X

0 1 0 X 1

1 0 1 1 X

1 1 1 X 0
 BIESTABLES ASINCRONOS Y SINCRONOS LAB. SISTEMAS DIGITALES

Haciendo el mapa de karnaugh para relacionar ambos flip flop:

De flip flop J-K a T

Tabla de verdad del flip flop T.

T CLK 𝑄𝑛+1 ̅̅̅̅̅̅
𝑄𝑛+1

0 𝑄𝑛 ̅̅̅̅
𝑄𝑛

1 ̅̅̅̅
𝑄𝑛 𝑄𝑛

Ahora relacionamos el comportamiento del flip flop (T, J-K):

T 𝑄𝑛 𝑄𝑛+1 J K
0 0 0 0 X
0 1 1 X 0
1 0 1 1 X
1 1 0 X 1
Haciendo karnaugh para relacionar ambos flip flop: