Beruflich Dokumente
Kultur Dokumente
Electrónica Digital
Practica 10
Unidad Aritmética - Lógica
Como se puede ver, la tabla de verdad para describir el funcionamiento del circuito anterior
requerirá 26= 64 renglones, por ello, en este caso se presenta una versión reducida de dicha tabla,
para lograr esta versión reducida consideramos sólo como entradas las líneas de selección B, A y
escribimos la salida en términos de las otras cuatro entradas:
La siguiente es una lista de los MUX de circuito integrado más populares de la familia TTL:
74157: Cuatro mux de 2 a 1 con señal strobe
74158: Cuatro mux de 2 a 1 con señal strobe salidas invertidas
74153: Dos mux de 4 a 1 con strobe
74151: Un mux de 8 a 1 (salida invertida y sin invertir), con strobe
74152: Un mux de 8 a 1 (salida invertida)
74150: Un mux de 16 a 1 con strobe
METODOLOGÍA
1.- Diseñar un circuito que cumpla la siguiente tabla de verdad:
Tipo S2 S1 S0 Función
0 0 0 A+B Suma
Aritmético 0 0 1 A+1 Incremento
0 1 0 A-B Resta
0 1 1 A-1 Decremento
1 0 0 A.B And
Lógico 1 0 1 A+B Or
1 1 0 A(+)B Xor
1 1 1 A’ Not
Con esta tabla de verdad se diseña el circuito MSI:
Primero se hace el diseño dibujando el circuito, primeramente se hizo el diseño aritmético:
Primero se hizo este diseño que funciona correctamente pero para un diseño se tienen
muchos sumadores, por lo que se simplifico par ahorrar estos sumadores y se llego a este otro
diseño:
El multiplexor usado al principio es un switch que activa la resta o la suma dependiendo de la
línea de selección S1, si este esta activo entonces se hace la resta activando las compuertas
xor por lo que hacen el complemento a 1 y el Cin hace una suma de 1 por lo que hace el
complemento a 2 ideal para la resta en binario. El otro multiplexor selecciona con S0 s es A+B
o A+1 si S1 es igual a 0, o A-B o A-1 si S1 es igual a 1.
Para la unidad lógica se usan las compuertas AND, OR, XOR, y NOT y se creo el siguiente
diseño:
B0
A0
B1
A1
B2
A2
B3
A3
4B
4A
3B
3A
2B
2A
1B
1A
4B
4A
3B
3A
2B
2A
1B
1A
4B
4A
3B
3A
2B
2A
1B
1A
4Y
3Y
2Y
1Y
4Y
3Y
2Y
1Y
4Y
3Y
2Y
1Y
Todas se unen a un multiplexor 4-1, pero como en el simulador no hay 4-1 se armo uno con 3
de 2-1 pero de 4 entradas y 4 salidas:
1
SumaOresta 2.5 V
1
2.5 V
1
1
1 A4 S4 15
2.5 V
1
1
3 A3 S3 2
1
8 A2 S2 6
1
10 A1 S1 9
2
2
2
2
2
2
2
2
2
16 B4 C4 14
4 B3
S2 S1 S0 U5A 7 B2
1 11 B1
X6
1
1
1
1
1
1
1
1
1
3
2 13 U1
X7 X5 C0 X17
74LS86D X18 2 4
2.5 V 74LS83D X19 1A 1Y
1
5 2A 2Y 7
U3 U5B X20 11 9
resta2.5 V 2.5 V 2.5 V 14 3A 3Y
1
1
1
4 4A 4Y 12
2.5 V
1
2 1A 1Y 4 6
2.5 V3
1
1
1
5 2A 2Y 7 5 1B
2.56 V
1
1
11 3A 3Y 9 2B
1
14 4A 4Y 12 74LS86D 10 3B
1
13 4B
3 1B U5C
6 2B 9 1 ~A/B
10 3B 8 15 ~G
13 4B 10
1
Suma 1 74LS86D
~A/B
1
15 74LS157D
~G
1
X8 11 1 15
74LS157D A4 S4
13 3 A3 S3 2
8 A2 S2 6
2.5 V
1
2.5 V 74LS86D 10 A1 S1 9
1
X1
1
16 B4 C4 14
X2 2.5 V
1
4 B3 U13A X3
U6A 7 B2 1 1A 2.5 V X4
1 11 B1 1Y 3
U12
1
3 2 1B
1
2 13 C0 2.5 V
1
1
74LS32D 2 1A 1Y 4
2.5 V
1
1
74LS86D 74LS83D 5 2A 2Y 7
1
11 3A 3Y 9
1
U6B 14 4A 4Y 12
4
6 3 1B
5 6 2B
10 3B
74LS86D 13 4B
U6C 1 ~A/B
9 15 ~G
8
10
VCC
1 74LS157D
1
1
5V 74LS86D
1
1
VCC U6D
12
11
13
74LS86D
U2A
1 1A
1Y 3
2 1B X9
74LS08D
U2B X10
4 X11
2A X12
2Y 6
U9 2.5 V
1
5 2B 2.5 V
1
2.5 V
1
1
74LS08D
U2C 2 1A 1Y 4
2.5 V
1
1
9 3A 5 2A 2Y 7
1
3Y 8 11 3A 3Y 9
1
10 3B 14 4A 4Y 12
74LS08D
U2D 3 U11
1B
12 4A 6 2B
4Y 11 10 3B 2 1A 1Y 4
13 4B 13 4B 5 2A 2Y 7
11 3A 3Y 9
74LS08D 1 ~A/B 14 4A 4Y 12
U4A 15 ~G
1 1A 3 1B
1Y 3 6 2B
2 1B 10 3B
74LS157D 13 4B
74LS32D
U4B
4 2A 1 ~A/B
2Y 6 15 ~G
5 2B U10
74LS32D
U4C 74LS157D
9 3A 2 1A 1Y 4
3Y 8 5 2A 2Y 7
10 3B 11 3A 3Y 9
14 4A 4Y 12
74LS32D
U4D
12 4A 3 1B
4Y 11 6 2B
13 4B 10 3B
13 4B
74LS32D
U7A
1
1 1A 1 ~A/B
1Y 3 15 ~G
1
2 1B
U7B
474LS86D
2A 74LS157D
2Y 6
5 2B
U7C
974LS86D
3A
3Y 8
10 3B
74LS86D
U7D
12 4A
8
7
6
5
4Y 11
13 4B
1 8
2 7
3 6
4 5
S
74LS86D
1
2
3
4
8
7
6
5
8
7
6
5
1 1A 1Y 2
B
1 8
2 7
3 6
4 5
1 8
2 7
3 6
4 5
A
374LS04D
2A 2Y 4
1
2
3
4
1
2
3
4
574LS04D
3A 3Y 6
74LS04D
9 4A 4Y 8
1
74LS04D
BIBLIOGRAFÍA PRELIMINAR
• Guía Multisim.- Archivo en pdf anexo a esta práctica