UNIVERSIDAD NACIONAL

AUTÓNOMA DEMÉXICO

FACULTAD DE INGENIERÍA

LABORATORIO DE DISEÑO
DIGITAL PRÁCTICA N° 6

Decodificador BCD a 7
segmentos

SANVICENTE ENRÍQUEZ DANIELA

ALEJANDRA
 Objetivo:
Diseñar e implementar un circuito con multiplexores

Introducción:
Un multiplexor o selector de datos es un circuito lógico combinacional que acepta varias entradas de datos y
permite sólo a una de ellas alcanzar la salida. El encauzamiento deseado de los datos de entrada hacia la salida es
controlado por entradas de SELECCIÓN (que algunas veces se conocen como entradas de enrutamiento). La figura 5.1,
muestra el diagrama funcional de un multiplexor general (MUX). En este diagrama las entradas y salidas se trazan
como flechas grandes para indicar que pueden ser una o más líneas de señales. Existe una señal de entrada, EN, para
permitir al multiplexor realizar su función. Cuando EN = 0, todas las salidas son 0.

El multiplexor actúa como un interruptor de posiciones múltiples controlado digitalmente, donde el código digital que
se aplica a las entradas de SELECCIÓN controla qué entradas de datosserán trasladadas hacia la salida. Por ejemplo, la
salida Z será igual a la entrada I0 para algún código de entrada se SELECCIÓN específico, y así sucesivamente. Dicho de
otra manera, un multiplexor selecciona una de N fuentes de datos de entrada y transmite los datos seleccionados a
un solo canal de salida. A esto se le llama MULTIPLEXAR.

MULTIPLEXOR DE 4 ENTRADAS. Se puede aplicar la misma idea básica para formar el multiplexor de 4 entradas, que se
muestra en la figura 5.3. Aquí se tienen 4 entradas, que se transmiten en forma selectiva a la salida, con base en
las 4combinaciones posibles de las entradas de selección S1S0. Cada entrada de datos se accede con una combinación
diferente de niveles de entrada de selección. I0 se captura con S1S0 negadas las dos, de manera que I0 pase a través
de su compuerta Y hacia la salida Z sólo cuando S1=0 y S0=0. La tabla mostrada en la figura 5.3, da las salidas de los
otros 3 códigos de selección de entrada.
Su símbolo.

En las familias lógicas TTL y CMOS se dispone regularmente de multiplexores de 2, 4, 8 y 16 entradas. Estos circuitos
integrados pueden ser combinados para la multiplexación de un gran número de entradas.

Material:

• Software Quartus IIinstalado.

• Tarjeta de desarrollo(EPM240100C5N).

Desarrollo:
Diseñar con 4 multiplexores 4 a 1 (74 153) el multiplexor del diagrama, el cual tiene 4 numeros en BCD que
entran al bloque (A,B,C,D) y segun las lines de selecion (s0,s1) saldra el numero seleccionado.
Los numeros A,B,C,D seran numeros fijos y estos tendran que ser, los pimeros 4 numeros de su numero de
cuenta por ejemplo en mi caso 30907025-8, A=3; B=0; C=9; D=0;
Las lines de seleccion se manejaran con botones.

- Reducimos la función lógica que vamos a simular en Quartus II

Diseñando el multiplexor. La siguiente figura muestra el diagrama a bloques del multiplexor:

Multiplexor de 4 canales de entrada, cada uno de 4 bits (4x1)

Obsérvese que el multiplexor debe ser de 4 canales, cada uno de 4 bits. El multiplexor puede obtenerse
con 4 multiplexores de 4x1, como se muestra en el siguiente logigrama:
 .

-AbrirQuartusII(pulsandosobresuícono)

-Pulsamos NewProject paragenerarunnuevoproyecto,Openprojectparaabrirunproyectoexistente

-Seabreunaventana,asíquepresionamoselíconodeexploración(…)paracrearlarutaynombredelproyecto.

-EnnuestrocasoesPráctica2,ledamosNextyseabreunaventanaendóndesepuedeninsertararchivosde
otrosproyectoseneldirectoriodelproyectopresente.EnestecasonoañadimosningunoypulsamosNext,en
lasiguenteventanaseindicaeldispositivoenelcualseimplementaráeldiseño.LaTarjetadedesarrollo
(EPM240100C5N).Indicamosasí.PulsamosahoraNEXT,2vecesparafinalizarconel resumendelproyecto.
 FigImágenesdelasventanasqueseabrieronenlosprocesosantesdescritos

-Damosclickatoolscustomize->MAX+PLUSII->GraphicEditorparapoderusarciertasherramientasenel programa.
Posteriormente se cierra Quartus, lo volvemos a abrir siguiendo los pasos anteriormentedescritos
sóloqueestavezledamosaopenProjectyabrimosPráctica2.
-Ahoracomenzamosadiseñar.Paraingresarunacompuerta,hacemosdobleclickenlazonadedibujo.Seabrirá
unaventanaquepermiteseleccionarelcomponenteaingresar.TecleamosenelcuadroSymbolNameel
númerodecompuertaquevamosautilizar,enestecasosólousamoslassiguientescompuestas
-Lasentradasysalidasdelcircuitoseingresancomocualquiercomponente,ysusnombressoninputyoutput
respectivamente.Losnombresdedichasseñalessepuedencambiarhaciendodobleclicksobresuetiqueta.

-Paraconectarlosdistintoscomponenteshicimosclickenunodelasterminalesdelacompuertayarrastramosel
mousehastaelpuntoquesedeseaconectar

-Implementamos en el simulador la función

y su función reducida

haciendo uso de las compuertas antes mencionadas, comosemuertaenlafigura.

 Fig. La función y su función reducida implementada con compuertas en Quartus

- Leagregamosunbuzzerconectadoatierra

-Unavezdibujadoelcircuitoysalvado,sepuedeprocederalaprimeracompilación.Paraestosolotenemosque
presionarenProcessing>StartCompilaton,sinomarcaerroresprocederemosaasignarpines.

-Para comenzar con la asignación de pines debemos presionar en Assignments>Pins. Luego en la columna
Locationindicamosquepinesvamosautilizar,paraestovemosenelsiguientediagramalaspinesdisponibles.

Fig. Diagrama de pines

-EnnuestrocasohicimoslasiguienteasignacióndepinesPIN26-A,PIN27–B , PIN28–C, PIN58–out1, PIN57–out2 y por

último PIN50-buzzercomosemuestraen la figura.

Fig. Asignación de pines

-Otracosaquehayquetenerencuentaparalaasignacióndepinesesquelasentradas(comoAyB)debendeestar asignadas aun

PINconunswitchy lasalida(como out)aun LED.

-Finalizada la asignación volvemos a compilar el proyecto y verificamos la asignación de pines.

-Conectamos la tarjeta a la computadora

-ParaprogramarlaplacaabrimoselprogramadordeQuartusIIpresionandoenTools>Programmer,hacer click en
Hardware Setup... y elegimos de la lista de Available hardware items: USB-Blaster [USB-0].Le
damosclickaProgram/Configure,presionamosStart...ylaprogramacióncomenzará.

-Yaquenonosmuestreningúnerrorpodemosprocederarealizarnuestroexperimentoapretandolos
switchesdelatarjetalógicayviendocomoseprendenyapaganlos LED.

-En nuestro caso sucedió como se muestra en la siguiente tabla

A B C LED
0 0 0 0 0 Enciende
0 0 1 0 0 Enciende
0 1 1 0 0 Enciende
0 1 0 1 1 Apaga
1 1 0 0 0 Enciende
1 1 1 0 0 Enciende
1 0 1 0 0 Enciende
1 0 0 0 0 Enciende

Apaga = 1

Enciende = 0

*Esto es debido a la lógica negada de la tarjeta lógica

 LEDS

Switches

Fig Tarjeta conectada

Conclusiones
En esta práctica reducimos una función booleana y la reducimos. Simulamos estas dos funciones en Quartus II, así
demostrando como obtenemos la misma salida con las dos funciones.
La reducción de funciones lógicas es muy útil cuando diseñamos un circuito, puesto que con ella podemos reducir el
costo y tamaño de nuestro diseño (un ejemplo de esto lo podemos observar en que todos los circuitos generalmente
contienen 4 compuertas iguales , excepto la NOT que tiene 6, podemos convertir nuestra función de tal forma que sólo
usemos un tipo de compuerta y de esta forma hagamos uso de todas las compuertas del circuito), pero podemos tener
un error al momento de la reducción de la función lógica, por eso es importante simular la función antes de adquirir el
material y armar nuestro circuito.

Bibliografía