Diseño mediante VHDL

HARDWARE DESCRIPTION
LANGUAGE (HDL)

• Describir distintos aspectos

del diseño y múltiples
niveles de abstracción.
• Interacción de modelos a
diferentes niveles de
abstracción.
• Permite la documentación,
simulación y síntesis.

1
 Diseño mediante VHDL

LENGUAJE DE DESCRIPCIÓN VHDL

• En 1980 se crea el proyecto Very High Speed Integrated Circuit

(VHSIC).
• De este proyecto surge VHSIC Hardware Description Language
(VHDL).
• En 1987 se publica el estándar y a la fecha se le han hecho
modificaciones (IEEE 1076-1993) y paquetes adicionales.
• Ventajas: Estándar IEEE, Empleo industrial y comercial,
Portable, Capacidad de modelado, Reusable, Independiente de la
tecnología.

2
 Diseño mediante VHDL

ENTIDAD
(ENTITY)

• Define las
entradas y salidas
del circuito.
• Una sola
ENTIDAD para
la representación
del circuito.

3
 Diseño mediante VHDL
ARQUITECTURA
(ARCHITECTURE)

• Descripción de
los eventos de las
señales de salida
en función de los
eventos de las
señales de
entrada.
• Especificación de
los retardos de
propagación.
• Empleo de IEEE
1164.

4
 Diseño mediante VHDL

SUMADOR
COMPLETO
• Sentencia de
asignación de
señal. (Signal
Assignment)
• Las señales
internas
conectan los
componentes.
• Siguen la
propagación de
los eventos.

5
 Diseño mediante VHDL
LIBRARIES AND
PACKAGES

• Norma IEEE
1164.
• Las bibliotecas
son unidades
lógicas que se
relacionan a
directorios
físicos.
• Un paquete es
una colección de
declaraciones de
tipos, constantes,
subprogramas.
6
 Descripción mediante VHDL

ENTIDAD Y
ARQUITECTURAS

• Una entidad puede estar

asociado con varias
arquitecturas.
• La elección es de forma
explicita o implícita.
• Una CONFIGURACIÓN
especifica la arquitectura
para ser usada en la
simulación o síntesis.

7
 Descripción mediante VHDL
LA CONSTRUCCIÓN
PROCESSES

• Sentencias dentro de un
PROCESSES son
ejecutadas
secuencialmente.
• Uso de if-then, if-then-
else, case, for, while.
• Se ejecuta de forma
concurrente con otras
sentencias de asignación
de señales concurrentes.

8
Descripción mediante VHDL

9
Descripción mediante VHDL

10
 Descripción mediante VHDL
SUMADOR
PARAMETRIZABLE
DE N BITS

• Puede ser descrito

en el dominio de
comportamiento y
estructural.
• En el dominio
estructural, puede
ser descrito en
cascada del Add_1
(FA de un bit).

11
Descripción mediante VHDL

12
Descripción mediante VHDL

13
Descripción mediante VHDL

14