Sie sind auf Seite 1von 4

CIRCUITOS SECUENCIALES II

Quispe Plata Alexis, Gutierrez Cruz Americo, Alcocer Bruno, Tambo Alvaro
Docente: Ing. Adolfo Lang
Paralelo: 1 Horario: 18:45 – 21:00
Fecha de entrega del informe: de noviembre del 2018

Resumen—En el presente informe de laboratorio se demostró el función lógica que queramos realizar, y un grupo de elementos
armado de ejercicios de circuitos secuenciales con ayuda de una de memoria con una serie de señales realimentadas.
señal

I. OBJETIVOS
A. Objetivo General. Clasificación de los circuitos secuenciales
Los circuitos secuenciales se clasifican de acuerdo a la manera
Determinar el funcionamiento de un circuito en base a un
como manejan el tiempo:
switch
 Circuitos secuenciales sincrónicos
B. Objetivos Específicos.  Circuitos secuenciales asíncronos.
Circuitos secuenciales sincrónicos
 Analizar el papel que juega en los circuitos un switch En un circuito secuencial asíncrono, los cambios de estado
normal uno sin rebote y uno digital. ocurren al ritmo natural marcado por los retardos asociados a
 Realizar y conocer el manejo de los circuitos integrados las compuertas lógicas utilizadas en su implementación, es
7476(J-K). decir, estos circuitos no usan elementos especiales
 Determinar la secuencia que realiza la secuencia que de memoria, pues se sirven de los retardos propios (tiempos de
realiza el circuito basándose en el armado de su diagrama. propagación) de las compuertas lógicas usados en ellos. Esta
manera de operar puede ocasionar algunos problemas de
II. FUNDAMENTO TEÓRICO funcionamiento, ya que estos retardos naturales no están bajo
el control del diseñador y además no son idénticos en cada
compuerta lógica.
A. Circuito secuencial Circuitos secuenciales asincrónicos
Circuitos secuenciales un circuito cuya salida depende no solo Los circuitos secuenciales síncronos, sólo permiten un cambio
de la combinación de entrada sino también de la historia de las de estado en los instantes marcados por una señal de
entradas anteriores se denomina circuitos secuenciales es decir sincronismo de tipo oscilatorio denominada reloj. Con ésto se
aquellos circuitos que el contenido de los elementos de pueden evitar los problemas que tienen los circuitos
memoria solo puede cambiar en presencia de un pulso de reloj. asíncronos originados por cambios de estado no uniformes en
Entre pulso y pulso de reloj la información de entrada puede todo el circuito.
cambiar y realizarse operaciones lógicas en el circuito
combinacional, pero no hay cambio en la información
contenida en las cedulas de memoria Características de los circuitos secuenciales
El circuito secuencial debe ser capaz de mantener su estado  Poseen uno o más caminos de realimentación, es
durante algún tiempo, para ello se hace necesario el uso de decir, una o más señales internas o de salida se
dispositivos de memoria. Los dispositivos de memoria vuelven a introducir como señales de entradas.
utilizados en circuitos secuenciales pueden ser tan sencillos Gracias a esta característica se garantiza la
como un simple retardador (inclusive, se puede usar el retardo dependencia de la operación con la secuencia
natural asociado a las compuertas lógicas) o tan complejos anterior.
como un circuito completo de memoria denominado  Como es lógico, existe una dependencia explícita del
multivibrador biestable o Flip Flop. tiempo.
Esta dependencia se produce en los lazos de realimentación
La salida del elemento de retraso es una copia de la señal de antes mencionados. En estos lazos es necesario distinguir entre
entrada retraso un determinado tiempo; mientras que la salida las salidas y las entradas realimentadas. .Esta distinción se
del elemento de memoria copia los valores de la entrada traducirá en un retraso de ambas señales (en el caso más
cuando la señal de control tiene una transición de subida, por ideal), el cual puede producirse mediante dos elementos:
lo que la copia no es exacta, sino que sólo copia lo que 1. Elementos de retraso, ya sean explícitos o implícitos
interesa. Por lo tanto, el modelo clásico de un sistema debido al retraso de la lógica combinacional. Este
secuencial consta de un bloque combinacional, que generará la retraso es fijo e independiente de cualquier señal.
2. Elementos de memoria, que son dispositivos que
almacena el valor de la entrada en un instante
determinado por una señal externa y lo mantiene
hasta que dicha señal ordene el almacenamiento de
un nuevo valor.
La diferencia de comportamiento entre ambos elementos
radica en que la salida del elemento de retraso es una copia de
la señal de entrada; mientras que el elemento de memoria
copia determinados instantes de la entrada (determinados por D FLIP FLOP T
una señal externa), y no la señal completa, él resto del tiempo
la salida no cambia de valor.
El flip-flop T o "toggle" (conmutación) cambia la salida con
cada borde de pulso de clock, dando una salida que tiene la
B FLIP FLOP (J-K)
mitad de la frecuencia de la señal de entrada en T
El "flip-flop" J-K, es el más versátil de los flip-flops básicos.
Tiene el carácter de seguimiento de entrada del flip-flop
D sincronizado, pero tiene dos entradas, denominadas
tradicionalmente J y K. Si J y K son diferentes, la salida Q
toma el valor de J durante la subida del siguiente pulso de
sincronismo.

Es de utilidad en la construcción de contadores


binarios, divisores de frecuencia y dispositivos de sumas
binarias en general. Se puede hacer a partir de flip-flops J-K,
llevando ambas entradas J y K a alta (high)

SEÑAL DE RELOJ
Los sistemas digitales pueden funcionar de manera asíncrona o
síncrona en los sistemas asíncronos las salidas de circuitos
lógicos pueden cambiar de estado en cualquier momento en el
que alguna de las entradas. En los sistemas sicronos los
tiempos exactos en que alguna salida puede cambiar de estado
se determina por medio de una señal que comúnmente se
denomina reloj. Esta señal de reloj es una serie de pulsaciones
Si J y K son ambos low (bajo), entonces no se produce cambio
rectangulares o cuadradas. La transición de la señal de reloj
alguno. Si J y K son ambos high (alto), entonces en la
entre un nivel bajo y un nivel alto se denomina flanco positivo
siguiente subida de clock la salida cambiará de estado. Puede
la transición de la señal de reloj entre un nivel alto y bajo se
realizar las funciones del flip-flop set/reset y tiene la ventaja
denomina flanco negativo. La acción de sincronización de las
de que no hay estados ambiguos. Puede actuar también como
señales del reloj se logra a través del uso de flip flops
un flip-flop T para conseguir la acción de permutación en la
sincronizados por el reloj las entradas de control de un flip
salida, si se conectan entre sí las entradas J y K. Esta
flop hacen que las salidas del mismo estén para cambiar
aplicación de permutar el estado, encuentra un uso extensivo
durante la transición que activa y se sitúa en la entrada del
en los contadores binarios.
reloj es esta transición es la que dispara el cambio
C FLIP FLOP D
El "flip-flop" tipo D, sigue a la entrada, haciendo transiciones
III. MARCO PRÁCTICO
que coinciden con las de la entrada. El término "D", significa
dato; este "flip-flop" almacena el valor que está en la línea de A. Materiales
datos. Se puede considerar como una celda básica de memoria. La tabla 1 indica el material y los componentes usados en
Un "flip-flop" D, se puede hacer con un "flip-flop" "set/reset", laboratorio, especifica el código y la cantidad utilizada
uniendo la salida set (estado alto) con la salida reset (estado
bajo), a través de un inversor. El resultado se Tabla 1. Materiales
puede sincronizar.
00 – 11 - 10 – 00 – 11 – 10

La tabla de verdad del circuito anterior es el siguiente:

Tabla 2 Tabla ejercicio 2

En la tabla 2 se observa el análisis del ejercicio 2

La tabla 1 de materiales y componentes de laboratorio


B. Enunciado y Esquemático de cada circuito armado Ejercicio 2:Utilizar un Flip Flop de Tip D para diseñar un
circuito secuencial que determine en su salida Z si la secuencia
A continuación se describe el enunciado correspondiente a binara recibida en la entrada X contiene un número impar de
cada ejercicio planteado para este laboratorio seguido del 1’s. Mostrar su proceso de diseño y el circuito final. Utilizar
esquemático para su implementación y la tabla de verdad para el switch sin rebote para la señal CK y un switch normal de
cada uno. dos estados para X

Ejercicio 1: Utilizando el circuito integrado 7476 (J-K)


conectar y analizar el circuito contador secuencial que se Ejercicio 4: Utilizando flip flops de tipo D (CI 7474)
muestra abajo y determinar la cuenta que genera el contador. implementar el circuito de un registro de cuatro bits de carga
Utilizar el switch sin rebote para la señal CK en serie y descarga en paralelo (conectando LEDs en las
salidas). Completar el circuito de la figura con las conexiones
Figura 4. Circuito ejercicio 1 reales.

Figura 6. Simulación ejercicio 4

D4
D2 D1 D3 LED-GREEN
LED-GREEN LED-GREEN LED-GREEN

switch s/r

U1 U2 U3 U4
Q

Q
DTFF DTFF DTFF
CLK

CLK

CLK

CLK
D

D
En la figura 4 se observa el circuito a seguir para el ejercicio 1
De la figura 6 se puede observar una secuencia con carga
En la siguiente figura se puede observar el circuito simulado serie-paralelo.
donde se pudo observar la secuencia.
Para el anterior circuito se conectó un siwtch sin rebote como
Figura 5. Simulación ejercicio 1 se muestra en la siguiente figura:
U5:A
1
A

B
2
3
Figura 7. Switch sin rebote
4077

switch s/r
U4 U2
B' J Q D Q
U3 D1 D2
CLK CLK
A LED-GREEN LED-GREEN
K Q Q
B' JKFF
AND FLIP FLOP T

En la figura 5 se observa el ejercicio 1 simulado en Proteus 7

La secuencia encontrada del circuito anterior fue:


En la tabla 3 se observa la interacción del selector para
De la figura 7 se muestra la conexión par a armar un siwtch cambiar el sentido de carga
sin rebote

IV. ANÁLISIS DE RESULTADOS.

V. CONCLUSIONES Y RECOMENDACIONES.

Ejercicio 5: Modificar el diseño del circuito de arriba para que


el registro permita cargar en serie de Izquierda a Derecha o de
Derecha a Izquierda, de pendiendo de una señal externa de
selección que indique el sentido de la carga

Figura 8 Circuito del Ejercicio 5


D4
D2 D1 D3 LED-GREEN
LED-GREEN LED-GREEN LED-GREEN

switch s/r

U1 U2 U3 U4
Q

DTFF DTFF DTFF


CLK

CLK

CLK

CLK
D

ENTRADA ENTRADA
U7
U5 U6 OR U8
OR OR OR

U9 U10 U11 U12 U13 U14 U15 U16


AND AND AND AND AND AND AND AND

U17 EXT Q2 Q3 Q1 Q2 Q0 Q1 EXT

NOT

SELECTOR

En la figura 8 se muestra la configuración del circuito para


ingresar dos entradas.
Para poder configurar un circuito que logre tener dos entradas
distintas es necesario tener un selector.

Tabla 3 Tabla de verdad