Sie sind auf Seite 1von 4

LABORATORIO DE SISTEMAS DIGITALES

Informe Nº 9
CONTADORES

Nombre: Álvaro Ignacio Monteros Túquerres

1. OBJETIVO:
Familiarizar al estudiante con el diseño de circuitos contadores.
INFORME.
2. CUESTIONARIO.
2.1.Explique las diferencias en el diseño de contadores sincrónicos y asincrónicos.
a. Contadores Binarios Síncronos

La figura muestra un contador binario síncrono de n bit construido a base de


flip-flops JK con reloj. Un contador binario de n flip-flops debe partir del estado
nulo y seguir la secuencia numérica 0, 1, 2, 3,... ,2n–1, 0, 1 , 2,..., etcétera. En
otras palabras, el contador tendrá 2n estados únicos, y repetirá los estados
mientras se apliquen pulsos de reloj. La secuencia de estados de la tabla sugiere
el diseño de la figura. Observe que cada bit Xi debe complementarse en el
siguiente pulso de conteo si todos los bits Xk para k = 1,...,i–1 tienen el valor 1
lógico; el bit X1 siempre se complementa en cada pulso de conteo. Por tanto,
podemos utilizar una compuerta AND de dos entradas en cada flip-flop del
contador para generar una señal de control de alternancia para el siguiente bit
más significativo en la cadena del contador. El flip-flop contador y los circuitos
de control asociados a éste son una etapa del contador.
En condiciones de operación normales, las entradas J y K de cada flip-flop
deben permanecer estables en 1 o 0 lógico mientras el pulso del contador
experimenta sus transiciones 0® 1® 0. Un lógico en la línea de control clear
obligará a todas las salidas del contador a asumir un 0 lógico y las mantendrá
así hasta que la línea clear regrese a 0 lógico (su valor lógico normal). La señal
de control Inhibit sirve para bloquear los pulsos de conteo y dejar al contador
en algún estado no nulo, si se requiere tal comportamiento de conservación de
datos para una aplicación en particular.
Cuando los contadores lleguen al estado en que todos los valores son iguales a
uno la señal de desbordamiento será alta. En algunos diseños de contadores,
esta señal de desbordamiento se utiliza para controlar los módulos contadores
en cascada y producir contadores con mayor longitud de palabra. En estos
casos, la señal de desbordamiento se llama acarreo de salida en cascada (RCO).

b. Contadores Asíncronos

Un contador binario asíncrono es aquel cuyos cambios de estado no están


controlados por un pulso de reloj sincronizado. Al eliminar la necesidad de la
sincronización del reloj, se puede utilizar una cantidad menor de circuitos para
implantar un contador binario. Consideremos el diseño síncrono podemos
eliminar las compuertas AND del diseño síncrono observando las transiciones
de estado del contador desde otro punto de vista. La etapa del contador Xi se
complementa cada vez que el estado Xi–1 hace una transición 1® 0; la etapa X1
siempre se complementa. La figura 7.13b muestra un contador basado en estas
observaciones. Podemos utilizar una orden Clear común asíncrona para
inicializar el contador en el estado 0, y mantenemos la orden del control Count
en 1 lógico para el conteo; el 0 lógico en Count inhibe todos los conteos y deja
al contador en un estado constante; éste es el modo de retención de datos.
Examinemos ahora el comportamiento del contador binario asíncrono cuando
sucede un desbordamiento. Justo antes del desbordamiento, todas las etapas
del contador asumen el valor 1 lógico. Después de un pulso de reloj, el flip-flop
de la etapa del contador Xi responde en tPHL segundos. Entonces, cada etapa
continúa de manera similar, hasta que todo el contador alcanza el estado lógico
0. Se debe observar la condición transitoria producida por esta secuencia de
conteo. En vez del cambio de estado deseado (2n – 1)10 a (0)10, el contador ha
pasado por la siguiente secuencia de estados:
(2n – 1)10 (2n – 2)10 (2n – 4)10 (2n – 8)10.(2n – 1)10 (0)10
Aunque estas transiciones son rápidas, pueden generar condiciones transitorias
no deseadas si las salidas del contador se utilizan para controlar un circuito
lógico combinatorio. Los contadores asíncronos se conocen como contadores
en cascada.
2.2 Determine lo que haría para obtener una señal de reloj de 6 Hz, a partir de una
señal de reloj generada por un cristal de 12 MHz.

LOS CONTADORES COMO DIVISORES DE FRECUENCIA


Uno de los usos más comunes e interesantes usos de los contadores es como
divisores de frecuencia. El mecanismo de funcionamiento es simple, el divisor
representa el módulo en el que debe ser diseñado el contador, por ejemplo si el
divisor es 8, el contador deberá ser diseñado en módulo 8. Con este criterio existen
varías formas de obtener una señal de 6 Hz a partir de una señal de 12 MHz, una de
esas formas podría ser:

2.3 Se desea diseñar un contador binario que haga cuentas pares o impares bajo el
control de Una entrada U. Si U=0 la cuenta será: 0, 2, 4, 6 y si U=1 la cuenta será: 1,
3, 5, 7. Considerar que la entrada de control U sólo puede cambiar mientras el
contador está en el estado más elevado de la cuenta par o impar. El paso de la
cuenta impar a par (al ponerse U=0) se hará decrementando en una unidad el
estado más alto de la cuenta impar. Por el contrario, el paso de la cuenta par a la
impar (al ponerse U=1) se hará incrementando en una unidad el máximo estado
par. Utilizar flip-flops J-K disparados por el flanco de bajada con entradas
asíncronas activas a nivel bajo para la inicialización. Presentar la simulación del
circuito diseñado en el paquete computacional Proteus
0

Contador Binario Par o Impar

U1:A(J)

2
U1:A U1:B U2:A U2:B

7
4 15 9 11 4 15 9 11

S
J Q J Q J Q J Q
U1:A(CLK)
1 6 1 6
CLK CLK CLK CLK
16 14 12 10 16 14 12 10
K Q K Q K Q K Q

R
3

8
7476 7476 7476 7476

6
U4:A
74S20
4

Control de contado U, para cambiar a

1
2

4
5
contador par U=0, para impar U=1

(COM)
5

U5 U3
5 4 7 13
A0 S0 A QA
3 1 1 12 330
A1 S1 B QB
14 13 2 11 330
A2 S2 C QC
12 10 6 10 330
A3 S3 D QD
U3(RBI) 4 9
BI/RBO QE 330
6 5 15 330
B0 RBI QF
6 2 3 14 330
B1 LT QG
15 330
B2
11 7447
B3
7 9
C0 C4
74283

7
Tenemos un Logic State que es el control de contador U, para U=0 el contador
cuenta par, cuando U=1, el contador es impar.
8

3 CONCLUSIONES Y RECOMENDACIONES. FILE NAME: okjl.DSN


9 DESIGN TITLE: Contadores

 Los contadores asincrónicos reflejan una simplicidad al momento de su diseño, PATH:

BY:
C:\Users\AlvaroIgnacio\
Alvaro Monteros

A B C D E F G H J

debido a su conexión “en cascada”, por decirlo así, debido a que esto nos
permite una manipulación menor de compuertas adicionales.
 En los diseños asincrónicos se manipula las opciones Clear y Preset para
controlar el modulo del contador, mientras que J y K permanecen en 1 lógico,
en cambio, en los diseños sincrónicos se manipula J y K, y Clear y Preset se
mantienen activos.
 Existen en el mercado contadores de módulo 10, de módulo 6, y de algunos
otros módulos más, los cuales son los más usados en forma de circuito
integrado, y que reducen significativamente los circuitos.
 Los FF y contadores integrados se pueden usar como divisores de frecuencia
para cualquier factor realizando el contador del modulo del factor de división.

BIBLIOGRAFIA:
 http://www.cs.umd.edu/class/spring2003/cmsc311/Notes/Comb/pla.html
 http://www.cs.mun.ca/~paul/cs3724/material/web/notes/node10.html

Das könnte Ihnen auch gefallen