CLASE PRÁCTICA 3.

PLAN D
PROBLEMAS DE POLARIZACIÓN DEL FET

Sumario:
1. Introducción.
2. Solución de problemas.
3. Conclusiones.

Bibliografía:
1. Rashid M. H. “Circuitos Microelectrónicos. Análisis y diseño”, pag. 214-232.

Objetivos:
Que los estudiantes ejerciten la polarización y el cálculo del punto de operación de los transistores
FETs y la representación de la línea de carga estática en la característica de salida.

Problemas:

1. Para el circuito de la figura 1, calcule:

a) El punto de operación del MOSFET. Represente la línea de
carga estática en la característica de salida.
b) La potencia que disipa el transistor en reposo.
c) El valor máximo de RD para que se mantenga operando en
la región de saturación.
Datos: Vt = 2 V, IDSS = 0,2 mA/V2

⎛W⎞
Recordar que K p = μ n Cox ⎜ ⎟ y que en la región de
⎝ L⎠
saturación i D = K p ( v GS − VT ) si v DSQ ≥ ( v GSQ − VT )
2

Respuesta:
a) Se considera que el transistor MOS canal N trabaja en saturación, se debe cumplir que:
(VDSQ > VGSQ – VT) y (VGSQ ≥ VT)
Rg 2 100
VTH = VDD = 30 = 9.4 V
Aplicando Thevenin: Rg1 + Rg 2 100 + 220
R TH = Rg = Rg1 Rg 2 = 220 100 = 68.7 kΩ

pero I D = K p ( VGS − VT ) para saturación

2

como IG = 0, VGS = VTH − I D R F

1
 I D = K p ( VTH − I D R F − VT ) = 0.2 ( 9.4 − 2I D − 2 )
2 2

5I D = ( 7.4 − 2I D ) = 54.4 − 29.5I D + 4I 2D

2

4I 2D − 34.5I D + 54.4 = 0

− b ± b 2 − 4ac 34.5 ± 34.52 − 4 ⋅ 4 ⋅ 54.4 34.5 ± 17.88

I D1,2 = = =
2a 2⋅4 8
I D1 = 6.55mA ⇒ VGS1 = 9.4 − 2 ( 6.55 ) = −3.7V ( imposible )
I DQ = 2mA ⇒ VGSQ = 9.4 − 2 ( 2 ) = 5.4 V > VT
De la malla de salida VDSQ = VDD − I DQ ( R D + R F ) = 30 − 2i8.2 = 13.6 V
Comprobando saturación: VDSQ ≥ (VGSQ – VT)
13.6 ≥ (5.4 – 2) = 3.4 V (se cumple)
Q ⎡⎣ I DQ = 2mA, VGSQ = 5.4V, VDSQ = 13.6V ⎤⎦

b) La potencia disipada por Q en reposo (con Vi = 0): PD = VDSQ I DQ = 13.6i2 = 27.2mW

( )
PDD = VDD I D + I Rg1 = 30 ( 2 + 0.094 ) = 62.8 mW
La potencia entregada por VDD: VDD 30
donde I R g1 = = = 0.094 mA = 94 μA
R g1 + R g 2 320

c) Cálculo de RDmax para que Q se mantenga en la región de saturación:

Como en saturación ID se mantiene casi constante, de la malla de salida para VDSmin=VGSQ – VT = 3.4 V
VDD = I D R D max + VDSmin + I D R F
VDD − VDSmin − I D R F 30 − 3.4 − 2i2
R D max = = = 11.3 kΩ
ID 2

2
2. Para el MOSFET canal N del circuito
de polarización de la figura 2, calcule:
a) El punto de operación. Sugerencia:
desprecie a IRg1 frente a IDQ.
b) La potencia que disipa el transistor en
reposo
Datos: VT =3 V, Kp= 0.3 mA/V2

a) Se considera a Q operando en la región de saturación:

V − VDS
I D = K p ( VGS − VT ) = DD
2
(1)
RD
Por ser ID >> IRg1 (dato), pero:
Rg 2 12
VGS = VDS = VDS = 0.86VDS (2)
Rg1 + Rg 2 14
Simultaneando (1) con (2):
VDD − VDS 20 − VDS
= 0.3 ( 0.86VDS − 3)
2
=
RD 2
0.44VDS2 − 2.1VDS − 14.6 = 0

2.1 ± 2.12 + 4i0.44i14.6 2.1 ± 5.48

VDS = = = 8.6 V > 0
0.88 0.88
VGS = 0.86VDS = 0.86i8.6 = 7.4 V > VT

I D = 0.3 ( 7.4 − 3) = 5.8 mA

2

Comprobando saturación: 8.6 V > (7.4 – 3) = 4.4 V

b) PD = VDSQ I DQ = 8.6i5.8 = 49.9 mW

3. Para el circuito de la figura 3, calcule:

a) el punto de operación del MOS N
decremental o de canal implantado.
b) la potencia que disipa el transistor en
reposo.
Datos: VT = - 4 V, Kp = 1 mA/V2.

a) Se considera al transistor operando en la región de saturación, pero teniendo en cuenta que el VT

del MOS N implantado o decremental es negativo:

3
 I D = K p ( VGS − VT ) siempre que VDS ≥ ( VGS − VT )
VGS = − I D R F = −3I D pues IG = 0
I D = 1 ⎡⎣ −3I D − ( −4 ) ⎤⎦ = ( 4 − 3I D ) = (16 − 24I D + 9I D2 )
2 2

9I 2D − 24I D + 16 = 0
25 ± 252 − 4i9i16 25 ± 7
ID = =
18 18
I D1 = 1.78 mA, VGS1 = −3i1.78 = −5.33 V (imposible VGS > VT )
I DQ = 1 mA, VGSQ = −1i3 = − 3 V (modo empobrecimiento)

De la malla de salida:
VDSQ = VDD − I DQ ( R D + R F ) = 20 − 1(10.5 ) = 9.5 V
Comprobando saturación: 9.5 V > [– 3 – (– 4)] = 1 V (cumple)

b) PD = VDSQ I DQ = 9.5i1 = 9.5 mW

4. En el circuito de la figura 4, calcule:

a) los valores de RF y de RD para que
ID=0.4 mA y VDS = 4 V.
b) las potencias que se disipa en el
transistor y la que entrega la batería en
reposo.
Datos: VT = 2 V, Kp = 0.4 mA/V2.

a) Se considera a Q en saturación: ID = Kp(VGS – VT)2

Como ID es dato se encontrará el VGS correspondiente
0.4 = 0.4 ( VGS − 2 ) = 0.4 ( VGS − 4VGS + 4 )
2 2

2
VGS − 4VGS + 3 = 0
4 ± 16 − 4i3 4 ± 2
VGS = =
2 2
VGS1 = VGSQ = 3 V > VT
VGS2 = 1 V < VT (imposible)
De la malla de entrada:
VSS − VGSQ 5−3
VSS = VGSQ + I DQ R F ⇒ R F = = = 5 kΩ
I DQ 0.4

De la malla de salida:

4
 VSS + VDD = VDS + I D ( R D + R F ) pero VDS = 4 V
VDD + VSS − VDSQ − I DQ R F 10 − 4 − 0.4i5
RD = = = 10 kΩ
I DQ 0.4

b)
PD = VDSQ I DQ = 4i0.4 = 1.6 mW
Pbaterías = ( VDD + VSS ) I DQ = 10i0.4 = 4 mW

5. Para el circuito de la figura 5, calcule:

a) el punto de operación del MOS N
decremental o de canal implantado.
b) la potencia que disipa el transistor en
reposo.
Datos: VT = - 4 V, Kp = 1 mA/V2.

a) Considero en saturación al MOS N canal implantado

I D = K p ( VGS − VT )
2

VGS = −I D R F donde R F = R F1 + R F2 = 0.1 + 3 = 3.1 kΩ

VGS = −3.1I D
I D = K p ( −3.1I D − VT ) = 1( −3.1I D + 4 ) = 16 − 24.8I D + 9.61I D2
2 2

9.61I 2D − 25.8I D + 16 = 0

( 25.8)
2
25.8 ± − 4i9.61i16 25.8 ± 7.1
ID = =
2i9.61 19.22
I D1 = 1 mA
I D2 = 1.71 mA
VGS1 = VGSQ = −3.1(1) = −3.1 V para I DQ = 1 mA
VGS2 = −3.1(1.71) = −5.3 V (imposible por ser modularmente mayor que VT )
VDS = VDD − I DQ ( R D + R F ) = 25 − 1(13.1) = 11.9 V
Comprobando saturación: VDSQ = 11.9 V > (VGSQ – VT) = – 3.1 + 4 = 0.9 V (cumple)

b) PD = VDSQ I DQ = 11.9i1 = 11.9 mW

5
6. Para el circuito de la figura 6, calcule:
a) el punto de operación del JFET. Represente la línea de
carga estática en la característica de salida.
b) la potencia que disipa el transistor en reposo.
c) el valor máximo de RD para que se mantenga operando en
la región de saturación.
Datos: VP = – 6 V, IDSS = 5 mA. Recuerde que para el
I
JFET: K p = DSS2 y en la región de saturación se cumple
Vp
que: iD = K p (vGS − V p ) 2 si vDS ≥ (vGS − V p )
a) Se considera a Q en saturación (VDSQ ≥ VGSQ – Vp)
I 5
K p = DSS2 = 2 = 138.9 μA V 2
Vp 6
pero : VGS = −I D R F = − I D
I D = K p ( VGS − Vp ) = 0.14 ( − I D + 6 ) = 0.14(I D 2 − 12I D + 36)
2 2

I 2D − 19.2 + 36 = 0
19.2 ± 19.22 − 4i36 19.2 ± 14.7
ID = =
2 2
I D1 = 17.1 mA (imposible por ser mayor que I DSS )
I DQ = 2.1 mA
VGSQ = − I DQ R F = −2.1i1 = −2.1 V
De la malla de salida:
VDSQ = VDD − I DQ ( R D + R F ) = 16 − 2.1( 4.3 + 1) = 4.9 V
Comprobando saturación:
4.9 V > (– 2.1 + 6) = 3.9 V (cumple)

b) PD = VDSQ I DQ = 4.9i2.1 = 10.29 mW

c) RDmax para IDQ = 2.1 mA y VDS min = VGSQ – Vp = 3.9 V

De la malla de salida:

VDD − VDSmin − I DQ R F 16 − 3.9 − 2.1i1

R D max = = = 4.76 kΩ
I DQ 2.1
7. En el circuito del problema anterior, calcule los valores de RF y RD para que el punto de operación
cambie a IDQ = 1 mA y VDSQ = 10 V.

IDQ se controla por VGS en la región de saturación, de donde:

6
 I DSS 5
Kp = = = 0.14 mA V 2
Vp2 62
pero : VGS = − I D R F = − I D ⇒ I D = − VGS
I D = −VGS = K p ( VGS − Vp ) = 0.14 ( VGS + 6 ) = 0.14(VGS2 + 12VGS + 36)
2 2

2
de donde : VGS + 19.14VGS + 36 = 0
−19.14 ± 19.142 − 4i36 −19.14 ± 14.9
VGS = =
2 2
VGS1 = −17 V (imposible, > Vp
VGS2 = −2.12 V VGS < Vp OK.
VGS 2.12
VGS = −I D R F ⇒ R F = − = = 2.12 kΩ (2.2 kΩ comercial)
ID 1
De la malla de salida:
VDD = VDS + I D ( R D + R F )
VDD − VDS − I D R F 16 − 10 − 2.12
RD = = = 3.9 kΩ (3.9 kΩ comercial)
ID 1

8. Determine el valor máximo de RD para

que el JFET de la figura 7 trabaje
como fuente de corriente con:
IDQ = 1.5 mA.
Datos: VP = – 4 V, IDSS = 3.84 mA.

Para que el JFET trabaje como fuente de corriente con ID = 15 mA, debe trabajar en la región de
saturación con VDS ≥ (VGS – Vp) y con |VGS|<| Vp|. RDmax corresponde con VDSmin = VGS – Vp. De
donde:
VGSQ = − I DQ R F = −1.5i1 = −1.5 V
VDSmin = VGSQ − VP = −1.5 + 4 = 2.5 V
De la malla de salida:
VDD − VDSmin − I DQ R F 10 − 2.5 − 1.5i1
R D max = = = 4 kΩ
I DQ 1.5

7
9. Para el circuito de la figura 8, calcule:
a) el punto de operación del JFET.
Represente la línea de carga estática
en la característica de salida.
b) la potencia que disipa el transistor en
reposo.
Datos: VP = – 2 V, IDSS = 2 mA.

a) Considero a Q saturado
2
⎛ V ⎞
( )
I D = I DSS ⎜1 − GS ⎟ pero VGS = − I D R F1 + R 2 = −0.56I D
⎜ Vp ⎟⎠
⎝
2
⎛ 0.56I D ⎞
I D = 2 ⎜1 − ⎟
⎝ 2 ⎠
I 2D − 13.5ID + 12.75 = 0

(13.5)
2
13.5 ± − 4i12.75
ID =
2
I D1 = 12.5 mA (imposible 〉 I DSS )
I D2 = 1 mA
De la malla de salida:
( )
VDS = VDD − I D R D + R F1 + R F2 = 22 − 1(10 + 0.56 ) = 11.44 V
Comprobando saturación:
VDSQ = 11.44〉 ( VGSQ − Vp ) = −0.56 + 2 = 1.44 V (cumple)

b) En reposo: PD = VDS I D = 11.44i1 = 11.44 mW

10. Para el circuito de la figura 9, calcule

el punto de operación del JFET.
Datos: VP = – 4 V, IDSS = 5 mA.

Considero Q saturado:

8
 I DSS 5
Kp = = = 312.5 μA V 2
Vp2 42
2
⎛ V ⎞ I
I D = I DS ⎜1 − GS ⎟ pero VGS = −I D R F1 = −0.5I D = − D
⎜ ⎟
Vp ⎠ 2
⎝
2
⎛ I ⎞
I D = 5 ⎜1 − D ⎟ ⇒ I D = K p ( VGS − Vp ) = 0.1389 ( − I D + 6 )
2 2

⎝ 8⎠
I D − 28.8I D + 64 = 0
2

28.8 ± 28.82 − 4i64 28.8 ± 23.95

∴ ID = =
2 2
I D1 = 26.4 mA (imposible)
I D2 = 2.43 mA

VGS = −I D R F1 = −2.43i0.5 = −1.21 V

De la malla de salida:
( )
VDS = VDD − I D R F1 + R F2 = 20 − 2.43i3.5 = 11.5 V
Comprobando saturación:
VDSQ = 11.5 V > ( VGSQ − Vp ) = −1.21 + 4 = 2.78 V (cumple)