2016

INFORME
PREVIO N°4

ALUMNO:
CHACA GUERRERO JHON JAIRO 14190077
MARCAÑAUPA MEJIA ARTURO ALEJANDRO 14190092
 UNMSM FIEE-ING.ELECTRONICA

CUESTIONARIO PREVIO
EXPERIENCIA N°4

1. Presentar los diagramas esquemáticos y las tablas de verdad de los C.I. M.S.I.
concernientes a esta práctica (74LS83, 74LS85, 74LS86)

a) CIRCUITO 74LS83

Página 1|9
UNMSM FIEE-ING.ELECTRONICA

b) CIRCUITO 74LS85

Página 2|9
UNMSM FIEE-ING.ELECTRONICA

TABLA DE VERDAD

c) CIRCUITO 74LS86

TABLA DE VERDAD

Página 3|9
 UNMSM FIEE-ING.ELECTRONICA

2. Explique el funcionamiento de un Sumador binario paralelo de 4 bits

Este sumador es uno de los más completos y rápidos, esto se debe a que no está basado
en la suma en cascada de cada bit. De esta forma obtenemos a la vez, tanto el acarreo
de salida como todos los bits de la suma. Este circuito es equivalente a 74LS83A.
Puertos:

Funcionamiento:
Este sumador paralelo de n bits, es un dispositivo lógico combinacional que dispone de
2n + acarreo y n + acarreo de salida Este dispositivo al igual que el Sum - 3 realiza la suma
entre dos buses de 4 bits cada uno. Sin embargo este sumador no es del tipo modular
ya que está programado mediante funciones básicas, lo que le convierte en un
dispositivo más rápido y capaz de entregar todos los bits a la vez. Si a este componente
viene de la conexión de otro sumador el acarreo de entrada deberá de estar conectado
al anterior, para así incluirse en el caso de desbordamiento. Si no está conectado en
cascada con ningún otro, el acarreo de entrada deberá de estar conectado a nivel bajo.
Esquema interno:

Página 4|9
 UNMSM FIEE-ING.ELECTRONICA

3. Explique el funcionamiento de un comparador de magnitud de 2 bits y de 4 bits

Comparador de 2 bits
Para unos operandos A y B de un bit se puede desarrollar un comparador de la siguiente
tabla:

Comparador de 4 bits
En la práctica se encuentran comparadores de números de 4 a 8 bits, que disponen de
otras entradas para poder realizar la comparación entre números de más bits.
Un ejemplo es el 74LS85. Es un comparador de números de 4 bits pero, que además,
tiene otras 3 entradas, llamadas entradas de expansión que nos permite conectar varios
comparadores en cascada.

Página 5|9
 UNMSM FIEE-ING.ELECTRONICA

4. Explique el funcionamiento de un circuito generador de paridad. Explique el caso de

paridad par o impar
En los generadores de paridad la paridad puede ser par o impar. El bit de paridad se
utiliza para detectar posibles errores en la transmisión del dato transmitido, mediante
un comprobador de paridad que recepciona la información con el fin de validarla.
Paridad par
El bit de paridad será un 0 si el número total de 1 a transmitir es par. La suma de los bits
que son unos, contando datos y bit de paridad dará siempre como resultado un número
par de unos.

Paridad impar

El bit de paridad será un 1 si el número total de 1 es impar, el número de unos (datos +

paridad) siempre debe ser impar.

Página 6|9
 UNMSM FIEE-ING.ELECTRONICA

CIRCUITO GENERADOR DE PARIDAD

Circuito digital que le asigna un bit adicional de paridad a un conjunto de bits.

5. Explique el funcionamiento de un circuito detector de paridad.

Los circuitos electrónicos digitales están basados en la transmisión y el procesamiento digital
de la información, lo que hace necesario verificar que la información recibida es igual a la
transmitida, para esto es necesario realizar una detección de error.

Página 7|9
 UNMSM FIEE-ING.ELECTRONICA

6. Presentar sus circuitos de simulación.

CIRCUITO N°1

CIRCUITO N°2

Sumador

Página 8|9
 UNMSM FIEE-ING.ELECTRONICA

Restador

CIRCUITO N°3

Página 9|9