Beruflich Dokumente
Kultur Dokumente
Amplificador BJT
Para la figura 1 se tienen los siguientes datos:
𝑅1 ∗ 𝑅2
𝑅𝐵 = (2)
𝑅1 + 𝑅2
𝐼𝐶 = 𝛽𝐼𝐵 (3)
Luego redibujamos:
Fig.1 amplificador BJT [1]
Análisis DC:
Los condensadores quedan en circuito abierto ya
que no hay frecuencia. En este análisis se
determina el punto de operación (Q) y la recta DC
redibujando obtenemos el circuito de la figura
10.
Despejando a 𝐼𝐶 (𝐼𝐶𝑄 ):
𝑉𝐵𝐵 − 𝑉𝐵𝐸
𝐼𝐶𝑄 =
𝑅𝐵
+ 𝑅𝐸
𝛽
Malla de salida:
𝑉𝐶𝐸 = 𝑣𝑐𝑒 + 𝑉𝐷𝐶 (4) Fig.14 Recta de carga DC, AC y punto de operación (Q)
𝑅𝐶 𝑅𝐿
𝑉𝐶𝐸 − 𝑉𝐷𝐶 = −(𝑖𝑐 − 𝐼𝐷𝐶 ) [( ) + 𝑅𝐸 ]
𝑅𝐶 +𝑅𝐿
La Ecuación que acabamos de hallar es la
Ecuación de la recta de carga.
𝑅 𝑅
𝑅𝑎𝑐 = (𝑅 𝐶+𝑅𝐿 ) + 𝑅𝐸
𝐶 𝐿
𝑉𝑖 = 𝑖𝑏 (𝑟𝜋 + 𝛽𝑅𝐸 )
𝑅𝐶 𝑅𝐿 Fig.16 Circuito del Modelo Híbrido con capacitores
𝑣𝑜 𝛽 (𝑅𝐶 + 𝑅𝐿 )
𝐴𝑣 = = Para C1 se deja en corto el capacitor 2 (C2) y se
𝑣𝑖 𝑟𝜋 + 𝛽𝑅𝐸
tiene:
𝑅𝐶 𝑅𝐿
=1
𝑅𝐶 + 𝑅𝐿
200
𝐴𝑣 = = −7,9
𝑟𝜋 + 200(120Ω)
A su vez la figura 23, también permite determinar Figura 24: Representación del rango de frecuencias bajas
la correspondiente ganancia de voltaje de las presentes en el circuito.
señales de entrada y salida, con un valor
aproximado de 7.95. Si la señal de entrada es vg=0.005sinwt , la
amplitud de la señal varia como lo muestra la
figura 25, sin embargo la ganancia de voltaje se
mantiene.
2° Punto:
Análisis DC:
𝑉𝐺𝑆
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 − ) (7)
A partir de los parámetros establecidos en la 𝑉𝐺𝑆𝑂𝐹𝐹
realización y debido desarrollo de un JFET en este
caso con una polarización de tipo auto Con la ecuación 7 se procede a tabular una serie
polarización, se establece que la corriente que de puntos que nos permitan obtener de manera
circula por el drenaje es igual a la corriente que gráfica el valor de 𝐼𝐷𝑄 y de 𝑉𝐺𝑆 . [2]
pasa por la fuente; así mismo se determina que la
corriente que fluye por la compuerta es igual a Estos valores están contenidos en la tabla 1.
cero debido a que la impedancia de entrada es
considerablemente grande y por lo tanto la Tabla 1. Valores obtenidos a partir de la ecuación 21.
corriente en este punto disminuye tendiendo a 𝑽𝑮𝑺 (v) 𝑰𝑫 (mA)
cero. [1] 0 𝐼𝐷 = 𝐼𝐷𝑆𝑆 = 10𝑚𝐴
El circuito resultante se observa en la figura 30. 𝑉𝐺𝑆𝑂𝐹𝐹 = −2.5 𝐼𝐷 = 2.5 𝑚𝐴
𝑉𝐺𝑆𝑂𝐹𝐹 =-5 0
Si 𝐼𝐷 = 0𝐴 𝑉𝐺𝑆 = 0𝑉
Si 𝑉𝐺𝑆 = −1𝑉 𝐼𝐷 = 2.5𝑚𝐴
Figura. 31. Curva de transferencia interceptada por la recta 𝑉𝐷𝑆 = −𝐼𝐷 (𝑅𝐷 ||𝑅𝐿 )
de entrada. 𝑉𝐷𝑆 − 𝑉𝐷𝑆𝑄 = −(𝐼𝐷 − 𝐼𝐷𝑄 ) (𝑅𝐷 ||𝑅𝐿 ) (4)
De manera gráfica es posible obtener los valores
de 𝐼𝐷𝑄 = 4.22 𝑚𝐴 y de 𝑉𝐺𝑆 = −1.75 𝑣 Con la ecuación 4 se procede a calcular una serie
de puntos que determinen el lugar del punto de
Obtenidos 𝐼𝐷 y 𝑉𝐺𝑆 se calcula el valor de 𝑉𝐷𝑆𝑄 , a
operación.
partir de la malla de salida del circuito de la figura
21. Si 𝑉𝐷𝑆 = 0 𝑉 𝐼𝐷 = 17.57 𝑚𝐴
Si 𝐼𝐷 = 0 𝐴 𝑉𝐷𝑆 = 10.23 𝑉
𝑉𝐷𝐷 = 𝐼𝐷 𝑅𝐷 + 𝑉𝐷𝑆𝑄 + 𝐼𝐷 𝑅𝑆
𝑉𝐷𝑆𝑄 = 𝑉𝐷𝐷 − 𝐼𝐷 (𝑅𝐷 + 𝑅𝑆 ) (8) La grafica 24 representa las rectas en DC y AC del
𝑉𝐷𝑆𝑄 = 12𝑉 − (4.22𝑚𝐴)(1𝑘Ω) amplificador.
𝑉𝐷𝑆𝑄 = 7.78 𝑣
Si 𝑉𝐷𝑆𝑄 = 0 𝑉 𝐼𝐷 = 12 𝑚𝐴
Si 𝐼𝐷 = 0 𝑚𝐴 𝑉𝐷𝑆 = 12 𝑉
Análisis AC:
Mediante este análisis se comprobará la veracidad
y correcto cálculo del punto de operación del
amplificador, así mismo se determinara de manera
Fig. 33. Rectas de carga del amplificador.
gráfica los valores máximos de 𝑖𝐷 y 𝑉𝐷𝑆 .
Análisis en pequeña Señal:
2
𝑑𝐼𝐷 𝑑 𝑉𝐺𝑆
𝑔𝑚 = | || = (𝐼𝐷𝑆𝑆 (1 − ) )|
𝑑𝑉𝐺𝑆 𝑑𝑉𝐺𝑆 𝑉𝐺𝑆𝑜𝑓𝑓
𝑄 𝑄
Fig. 32. Circuito resultante en el análisis AC.
2𝐼𝐷𝑆𝑆 𝑉𝐺𝑆
𝑉𝑜 = −𝐼𝐷𝑄 (𝑅𝐷 ||𝑅𝐿 ) 𝑔𝑚 = (1 − )
|𝑉𝑝 | 𝑉𝐺𝑆𝑜𝑓𝑓
𝑉𝑜 = 𝑉𝑠
15
𝑍𝑖𝑛 = 𝑅𝐺 = 1𝑀Ω
𝑍𝑜𝑢𝑡 = 𝑅𝐷 = 600Ω
Bajas frecuencias: 1 1
𝐹𝐶1 = = = 7.95 𝐻𝑧
2𝜋𝑅𝑒𝑞 𝐶1 2𝜋(1MΩ)(0.02𝜇𝐹)
𝑓𝐶2 = 77.25 Hz
Y como última frecuencia baja se determina la
correspondiente al capacitor 𝐶𝑠 , la cual se puede
apreciar en la figura 38.
𝑃𝑐𝑐 = 𝑉𝐷𝐷 𝐼𝐷𝑄 = 50.64mW Figura 41. Valores propios para el Id y el VdsQ dentro del
circuito.
Eficiencia del amplificador:
𝑃𝐿 Análisis de la ganancia de voltaje
𝑛 = 𝐴𝐶 = 0.002 ó 2% La figura 42, muestra un valor de ganancia de
𝑃𝐶𝐶 voltaje de 1.18v, muy aproximado a lo obtenido
en la parte teórica, sin embargo los cálculos
Simulaciones: hechos en el
Simulador tienen en cuenta más parámetros.
Análisis Dc
Este tipo de jfet presenta una configuración de
polarización fija de tipo n, se llama así ya que se
utiliza una fuente de voltaje externo que garantice Figura 42: Diagrama de ganancia de voltaje para transistor
un vgs<0.
jfet en configuración de fuente común. Commented [Cag5]: En esta figura se evidencia que no
esteban trabajando con una frecuencia de la señal de entrada
Para el análisis de la figura 40, se modificó ciertos adecuada.
Análisis Baja Frecuencia
parámetros de jfet en el simulador, sin embargo,
Cuando se analiza el diagrama de bode,
no eran los suficientes ya que para garantizar el
representado en la figura 43, se obtiene
cambio en Vp y el IDss, se debe crear un
aproximadamente una frecuencia de corte de
componente, cuando se le daba la asignación el
86Hz, lo que nos indica que los valores anteriores
componente creado no funcionaba.
a esta son frecuencias bajas, dentro de las cuales
El valor de Id=4.35mA está muy cercano al valor
se encuentra las frecuencias teóricas obtenidas.
teórico, para el caso de vgs=9.39v el valor no es
tan cercano como lo muestra la figura 41, sin
embargo, el error es del 17%, debido a la no
asignación precisa de los parámetros del
simulador.
gran parte a los parámetros internos que hecho de que 𝑟𝜋 es infinito, debido a que la
determinan dichos valores, como el valor de 𝛽 corriente de compuerta es cero.
entre otros. Aunque la ganancia de voltaje
presentó un gran porcentaje de error, esto puede
ser justificable a razón del elemento que produce IV. CONCLUSIONES
el voltaje de entrada, en este caso el generador.
Este último posee un gran porcentaje de error en Mediante el posterior desarrollo y culminación
el voltaje que suministra al circuito, ya que de la primer práctica de laboratorio y las
mediante medidores de voltaje fue posible observaciones más pertinentes sobre los datos
observar que aunque el generador provee una obtenidos, destacando el comportamiento del
tensión determinada, a la salida de este elemento
amplificador BJT y JFET es posible determinar
no presenta el voltaje que asegura proporcionar.
como principal hecho, las diferentes
Este factor sumado con el hecho de que la salida
también estará afectada por este inconveniente propiedades o características que posee cada
justificaría el error infranqueable que se observa amplificador en su modo particular de
en la ganancia de voltaje. funcionamiento, y a partir de estas últimas,
determinar el mejor uso o la mejor aplicación
Así mismo es apreciable el hecho de que el que se puede realizar con este elemento.
amplificador JFET durante el estudio de su
modelo híbrido posee un parámetro que relaciona
la corriente de drenaje (𝐼𝐷 ) y el voltaje presente -Para los transistores BJT en este caso el
entre la compuerta y la fuente (𝑉𝐺𝑠 ) llamado tras 2n2222, se caracterizan por controlar una
conductancia. Esta propiedad permite calcular corriente de salida con respecto a una de
otras características del amplificador como la entrada, en favor de la amplificación de
ganancia entre otros. corriente, ya que la corriente de una unión
afecta la de otra unión.
Como punto de observación, es también
apreciable el hecho de que en este tipo de
amplificadores el valor de 𝑉𝐷𝑆𝑄 debe ser menor al -Cuando el transistor entra en saturación,
valor de 𝑉𝐷𝐷 para asegurar que el JFET se ubique la relación de amplificación 𝐼𝑐 = 𝛽Ib no
en la zona de saturación y que los picos de la señal se cumple y por lo tanto Ic=Ie, tampoco,
no se recorten, en este caso esto depende de la entrada de voltaje.
𝑉𝐷𝑆𝑄 = 7.78 𝑣 y 𝑉𝐷𝐷 = 12𝑣.
-La disposición del transistor cuando entra
Una característica importante en esta clase de
en saturación o en el modo de corte se
amplificadores es la alta impedancia que presenta
estos dispositivos a la entrada del circuito, es por puede convertir en conmutador
ello que se establecía en el análisis DC del mismo, (Interruptor), recordando que en modo
que la corriente de Compuerta 𝐼𝐺 = 0A, para este activo se comporta como amplificador.
caso la 𝑍𝑖𝑛 = 1MΩ, aunque teóricamente se
espera que sea infinita.
-El punto de operación es un factor clave,
que indica si está aprovechando al máximo
Es posible observar la semejanza de los modelos
híbridos de ambos amplificadores (BJT y JFET) la capacidad del transistor, un punto ideal
aunque en el amplificador JFET es apreciable el se generaría en la parte central en la recta
20