Desarrollo:

Dentro de la elaboración de la ALU se dividió en bloques el trabajo para darle un tratamiento más adecuado. Ocupando un bloque
completo para la la elaboración de funciones lógicas, controladores, funciones aritméticas, y multiplexores se les dío un tratamiento por
separado para evitar la confusión. En este apartado se incluirán cálculos de resistencias, tablas de verdad y funciones lógicas en donde se
requieran, y su diagrama electrónico al final de cada apartado que se vaya mencionando.
Se inicio construyendo el bloque de las funciones lógicas el cual incluía:
A and B
A or B
A xor B
(A xor B)'
(A and B)'
(A or B)'
A'
B'
Para ello usamos las compuertas adecuadas para cada entrada A con su correspondiente B, obteniendo los resultados requeridos a las salidas
que luego serían tratadas con Multiplexores para su selección. Para este caso no fueron necesarias alguna tabla de verdad o función lógica
para su ensamblado electrónico. 

B3

A3

B2

A2

B1

A1

B0

A0
9 8 (A AND B)' 0
1
3 A AND B 0
2

1 2 (A AND B)' 1
4
6 A AND B 1
5

3 4 (A AND B)' 2
FUNCIONES
9
8
10
A AND B 2
LOGICAS
1 2 (A AND B)' 3
4
6 A AND B 3
5

5 6 (A OR B)' 0
1
3 A OR B 0
2

1 2 (A OR B)' 1
4
6 A OR B 1
5

3 4 (A OR B)' 2
9
8 A OR B 2
10

5 6 (A OR B)' 3
12
11 A OR B 3
13

13 12 (A XOR B)' 0
1
3 A XOR B 0
2

11 10 (A XOR B)' 1
1
3 A XOR B 1
2

9 8 (A XOR B)' 2
4
6 A XOR B 2
5

1 2 (A XOR B)' 3
1
3 A XOR B 3
2
13

13
11
1

5
2

B' 2 12

A' 2 10
8

A' 0 12
B' 3

A' 3

B' 1

A' 1

B' 0
Suma A+ B:
Se continuó con la elaboración de el sistema aritmético, comenzamos con la suma de A+B, para ello usamos un sumador 74LS83 para
sumar en binario, seguidamente elaboramos un conversor de binario-BCD pues posteriormente usaríamos DEMUX para mostrar los
resultados en un display de 7 segmentos. Para el conversor de binario a BCD usamos 5 bits pues siendo que el máximo numero era 18 sobre
pasaba los 16 valores de 4 bits, para facilitar el circuito tomamos hasta el numero 19 pues daba un resultado más compacto, siendo su tabla
de verdad y su función lógica la siguiente:

Ca S3 S2 S1 S0 BCD

0 0 0 0 0 0

0 0 0 0 1 0

0 0 0 1 0 0

0 0 0 1 1 0

0 0 1 0 0 0

0 0 1 0 1 0

0 0 1 1 0 0

0 0 1 1 1 0

0 1 0 0 0 0

0 1 0 0 1 0

0 1 0 1 0 1

0 1 0 1 1 1

0 1 1 0 0 1

0 1 1 0 1 1

0 1 1 1 0 1
Ca S3 S2 S1 S0 BCD

0 1 1 1 1 1

1 0 0 0 0 1

1 0 0 0 1 1

1 0 0 1 0 1

Usando LOGISIM se obtuvo su función lógica correspondiente:

BCD(Ca, S3, S2, S1, S0) = Ca'S3(S1+S2)+CaS3'S2'
Para que sirviera lo anterior se tuvo que emplear un nuevo sumador que sumará siempre 6 cuando fuera un numero mayor a 9, ese circuito
enviaría una señal cuando pasará esto, también nos servía esta señal para mostrar en un segundo display el numero 1, siendo que si la suma
daba 1010 a la salida tendríamos un numero 10 mostrado en los displays.
Se incluyo en esta página funciones sencillas
(A-B)-A: si aplicamos un poco de matemática el resultado nos dará -B
-A y -B: son las entradas solamente se aplicará un signo en el área de control aritmético lógico.

 SUMA A+B
U19 U20
A0 10 A1 S1 9 10 A1 S1 9 A+ B0
A1 8 A2 S2 6 8 A2 S2 6 A+ B1
A2 3 A3 S3 2 3 A3 S3 2 A+ B2
A3 1 A4 S4 15 1 A4 S4 15 A+ B3

B0 11 B1 11 B1
B1 7 B2 7 B2
B2 4 B3 4 B3
B3 16 B4 16 B4
13 C0 C4 14 5 6 9 13 C0 C4 14
8 1
74LS83 10 3 74LS83
2

4 9
6 8
5 10

12
11 4 DD21
13 12
13 6
5

11 10

-A -B
(A-B)-A A0 -A 0 B0 -B 0
B0 (A + B) - A 0 A1 -A 1 B1 -B 1
B1 (A + B) - A 1 A2 -A 2 B2 -B 2
B2 (A + B) - A 2 A3 -A 3 B3 -B 3
B3 (A + B) - A 3
Resta A-B:
Para la resta A-B usamos complemento a 2 la cual nos dice que A - B = A + B' + 1. También se nos pidió que mostrara resultados negativos
para lo cual usamos un comparador de 4 bits (74ls85) para ver cuál era el mayor y con base a ello sumarlos, si A >= B se sumaba A + B' + 1
pero sí A < B se sumaba B + A' + 1 por medio de un multiplexor y la señal de menor controlábamos las salidas de los datos que debían salir
como el pulso es positivo y los 7 segmentos son de Anodo común se decidió usar un inversor para que al momento de que fuera negativo el
resultado se encendiera una línea horizontal en el display de 7 segmentos simbolizando el negativo.
Resta A-1 y B-1:
Para ambas restas se usó el mismo procedimiento que para la resta anterior sólo que en esta si la entrada era A sólo se negaba la entrada de
B0, mientras las demás eran mandadas a tierra para restar sólo 1 y viceversa con B.
No se requirió tabla de verdad o funciones lógicas en esta ocasión.

 RESTA A-B

U26 U28 U34

A0 5 A0 S0 4 5 A0 S0 4 2 1A 1Y 4 A- B0
A1 3 A1 S1 1 3 A1 S1 1 3 1B
A2 14 A2 S2 13 14 A2 S2 13 5 2A 2Y 7 A- B1
A3 12 A3 S3 10 12 A3 S3 10 6 2B
11 3A 3Y 9 A- B2
B0 1 2 6 B0 6 B0 10 3B
B1 3 4 2 B1 2 B1 14 4A 4Y 12 A- B3
B2 5 6 15 B2 15 B2 13 4B
B3 13 12 11 B3 11 B3
15 OE
7 C0 C4 9 7 C0 C4 9 1 A/B
74LS283 74LS283 74LS257

U30 U32
B0 5 A0 S0 4 5 A0 S0 4
B1 3 A1 S1 1 3 A1 S1 1
B2 14 A2 S2 13 14 A2 S2 13
B3 12 A3 S3 10 12 A3 S3 10

A0 11 10 6 B0 6 B0
A1 9 8 2 B1 2 B1
A2 1 2 15 B2 15 B2
A3 3 4 11 B3 11 B3
7 C0 C4 9 7 C0 C4 9

74LS283 74LS283

U33
10 A0
12 A1
13 A2
15 A3
9 B0
11 B1
14 B2 U31:D
1 B3
2 A<B QA<B 7 13 12 SIGNO1
3 A=B QA=B 6
4 A>B QA>B 5
74LS04
74LS85
 A-1

U25 U35 U40

A0 5 A0 S0 4 5 A0 S0 4 2 1A 1Y 4 A- 1 0
A1 3 A1 S1 1 3 A1 S1 1 3 1B
A2 14 A2 S2 13 14 A2 S2 13 5 2A 2Y 7 A- 1 1
A3 12 A3 S3 10 12 A3 S3 10 6 2B
11 3A 3Y 9 A- 1 2
1 2 6 B0 6 B0 10 3B
3 4 2 B1 2 B1 14 4A 4Y 12 A- 1 3
5 6 15 B2 15 B2 13 4B
13 12 11 B3 11 B3
15 OE
7 C0 C4 9 7 C0 C4 9 1 A/B
74LS283 74LS283 74LS257

U36 U38
5 A0 S0 4 5 A0 S0 4
3 A1 S1 1 3 A1 S1 1
14 A2 S2 13 14 A2 S2 13
12 A3 S3 10 12 A3 S3 10

A0 11 10 6 B0 6 B0
A1 9 8 2 B1 2 B1
A2 1 2 15 B2 15 B2
A3 3 4 11 B3 11 B3
7 C0 C4 9 7 C0 C4 9

74LS283 74LS283

U39
10 A0
12 A1
13 A2
15 A3
9 B0
11 B1
14 B2 U37:C
1 B3
2 A<B QA<B 7 5 6 SIGNO6
3 A=B QA=B 6
4 A>B QA>B 5
74LS04
74LS85
 B-1

U41 U43 U48

B0 5 A0 S0 4 5 A0 S0 4 2 1A 1Y 4 B-1 0
B1 3 A1 S1 1 3 A1 S1 1 3 1B
B2 14 A2 S2 13 14 A2 S2 13 5 2A 2Y 7 B-1 1
B3 12 A3 S3 10 12 A3 S3 10 6 2B
11 3A 3Y 9 B-1 2
1 2 6 B0 6 B0 10 3B
3 4 2 B1 2 B1 14 4A 4Y 12 B-1 3
5 6 15 B2 15 B2 13 4B
13 12 11 B3 11 B3
15 OE
7 C0 C4 9 7 C0 C4 9 1 A/B
74LS283 74LS283 74LS257

U44 U46
5 A0 S0 4 5 A0 S0 4
3 A1 S1 1 3 A1 S1 1
14 A2 S2 13 14 A2 S2 13
12 A3 S3 10 12 A3 S3 10

B0 11 10 6 B0 6 B0
B1 9 8 2 B1 2 B1
B2 1 2 15 B2 15 B2
B3 3 4 11 B3 11 B3
7 C0 C4 9 7 C0 C4 9

74LS283 74LS283

U47
10 A0
12 A1
13 A2
15 A3
9 B0
11 B1
14 B2 U45:C
1 B3
2 A<B QA<B 7 5 6 SIGNO7
3 A=B QA=B 6
4 A>B QA>B 5
74LS04
74LS85
Detector de BCD no valido:
Para la construcción del detector de BCD no valido a las entradas, usamos un par de compuertas teniendo en cuenta una condición A BCD
no valido es igual a B BCD no valido pues ambas entradas son de 4 bits, por otra parte existe otra condición que uno o el otro deben ser no
válidos para que se active el detector.
Por lo cual A no valido + B no valido = BCDNV
para lo cual obtuvimos la siguiente tabla de verdad

S3 S2 S1 S0 BCDNV

0 0 0 0 0

0 0 0 1 0

0 0 1 0 0

0 0 1 1 0

0 1 0 0 0

0 1 0 1 0

0 1 1 0 0

0 1 1 1 0

1 0 0 0 0

1 0 0 1 0

1 0 1 0 1

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1
S3 S2 S1 S0 BCDNV

1 1 1 0 1

1 1 1 1 1

De lo cual obtuvimos la siguiente función lógica:

BCDNV(S3, S2, S1, S0) = S3(S2+S1)

y con todas las condiciones anteriores obtuvimos el siguiente diagrama: 


 DETECTOR DE BCD NO VALIDO

A3 12
11
13

A2 4
6
5

A1 9
8 ERROR
10

B3 1
3
2

B2 1
3
2

B1
Control aritmético lógico:
Este control nos sirve para seleccionar qué operación queremos visualizar en los displays 7 segmentos por medio de las condiciones que
fueron propuestas para la realización del problema, consta de 8 Multiplexores, 4 de ellos son utilizados para las salidas de la parte lógica y
los 4 restantes para las salidas aritméticas, serán seleccionadas con un "control de modo", de esta manera se intercambiarán los valores entre
lógicos y algebraicos, para la selección de operación se usarán tres controles "ctrlA, ctrlB y ctrlC" las operaciones que se podrán realizar son
las siguientes:

CtrlC CtrlB CtrlA Lógicas CtrlM = 1 Aritméticas CtrlM = 0

0 0 0 A and B A-B

0 0 1 A or B A+B

0 1 0 A xor B (A-B)-B

0 1 1 (A xor B)' (A+B)-A

1 0 0 (A and B)' -A

1 0 1 (A or B)' -B

1 1 0 A' A-1

1 1 1 B' B-1

Por otro lado nos vimos en la necesidad en emplear un controlador del display 2 para la visualización de números mayores a 9 o con signo
negativo, empleando las salidas de los signos o acarreos de las operaciones aritméticas en el control de NUM1 usamos dos inversores en
serie para evitar el estado de alta impedancia que generaba un mal funcionamiento. Los circuitos que resultaron fueron los siguientes:

 LOGICA00 LOGICA02
A AND B 0
A OR B 0
4
3
D0
D1
Y 6 CONTROL A AND B 2
A OR B 2
4
3
D0
D1
Y 6

A XOR B 0 2 D2 Y 5 LOGICA0 A XOR B 2 2 D2 Y 5 LOGICA2

1 1
(A XOR B)' 0
(A AND B)' 0
(A OR B)' 0
15
14
D3
D4
D5
ARITMETICO (A XOR B)' 2
(A AND B)' 2
(A OR B)' 2
15
14
D3
D4
D5
13 13
A' 0
B' 0 12
D6
D7 LOGICO A' 2
B' 2 12
D6
D7

CTRLA 11 A CTRLA 11 A
CTRLB 10 B CTRLB 10 B
CRTLC 9 C CRTLC 9 C
CRTLM 7 OE CRTLM 7 OE
74LS251 74LS251

ARIT00 ARIT1
A- B0 4 D0 Y 6 A- B2 4 D0 Y 6
A+ B0 3 D1 A+ B2 3 D1
(A - B) - B 0 2 D2 Y 5 ARIT0 (A - B) - B 2 2 D2 Y 5 ARIT2
(A + B) - A 0 1 D3 (A + B) - A 2 1 D3
-A 0 15 D4 -A 2 15 D4
-B 0 14 D5 -B 2 14 D5
A- 1 0 13 D6 A- 1 2 13 D6
B-1 0 12 D7 B-1 2 12 D7
11 A 11 A
10 B 10 B
9 C 9 C
7 OE 7 OE
1 2 5 6
74LS251 74LS251

LOGICA01 LOGICA03
A AND B 1 4 D0 Y 6 A AND B 3 4 D0 Y 6
A OR B 1 3 D1 A OR B 3 3 D1
A XOR B 1 2 D2 Y 5 LOGICA1 A XOR B 3 2 D2 Y 5 LOGICA3
(A XOR B)' 1 1 D3 (A XOR B)' 3 1 D3
(A AND B)' 1 15 D4 (A AND B)' 3 15 D4
(A OR B)' 1 14 D5 (A OR B)' 3 14 D5
A' 1 13 D6 A' 3 13 D6
B' 1 12 D7 B' 3 12 D7

CTRLA 11 A CTRLA 11 A
CTRLB 10 B CTRLB 10 B
CRTLC 9 C CRTLC 9 C
CRTLM 7 OE CRTLM 7 OE
74LS251 74LS251
ARIT01 ARIT2
A- B1 4 D0 Y 6 A- B3 4 D0 Y 6
A+ B1 3 D1 A+ B3 3 D1
(A - B) - B 1 2 D2 Y 5 ARIT1 (A - B) - B 3 2 D2 Y 5 ARIT3
(A + B) - A 1 1 D3 (A + B) - A 3 1 D3
-A 1 15 D4 -A 3 15 D4
-B 1 14 D5 -B 3 14 D5
A- 1 1 13 D6 A- 1 3 13 D6
B-1 1 12 D7 B-1 3 12 D7
11 A 11 A
10 B 10 B
9 C 9 C
7 OE 7 OE
3 4 13 12
74LS251 74LS251
 CONTROL
ARITMETICO
LOGICO
SIGNO1
SIGNO1 4 D0 Y 6
3 D1
SIGNO2 2 D2 Y 5 SIGNO
1 D3
15 D4
14 D5
SIGNO6 13 D6
SIGNO7 12 D7

CTRLA 11 A
CTRLB 10 B
CRTLC 9 C
CRTLM 7 OE
11 10
74LS251

NUM1
4 D0 Y 6
DD21 3 D1
U22:C
DD22 2 D2 Y 5 11 109 8 9
1 D3 8 ONDD22
15 D4 10
14 D5
13 D6 LOG/ARIT 74LS08
12 D7

CTRLA 11 A
CTRLB 10 B
CRTLC 9 C
CRTLM 7 OE
13 12
74LS251
DEMUX displays:
Los DEMUX son parte fundamental pues son los que nos facilitarán el trabajo para la visualización de los 7 segmentos, al igual tienen otra
función muy importante para la condición de que se apaguen los displays cuando se visualicen ciertos resultados debido a que cuando se
apagan entran en alta impedancia no permitiendo que se prendan o generen cortocircuito.
Para los displays 2 que mostraban los resultados aritméticos usamos 3 DEMUX 2 de los cuales serían conectados al display 2-2 pues es el
que nos mostrará error cuando sea un BCD no valido, ahí la utilidad del encendido o el apagado de los displays, pues cuando sea error
mostrará una E minúscula (para evitar confusiones con hexadecimal) apagando el segundo DEMUX evitando un corto.
El circuito resultante fue el siguiente:

 DEMUX DISPLAYS
DISPLAY 3
DISPLAY 2
U51
D30 7 A QA 13 D31A
1 B QB 12 D31B
2 C QC 11 D31C
6 D QD 10 D31D
U56 4 BI/RBO QE 9 D31E
7 A QA 13 D21A 5 RBI QF 15 D31F
1 B QB 12 D21B 3 LT QG 14 D31G
2 C QC 11 D21C
6 D QD 10 D21D 74LS247
ONDD22 4 BI/RBO QE 9 D21E
5 RBI QF 15 D21F
3 LT QG 14
U52
74LS247 D31 7 A QA 13 D32A
1 B QB 12 D32B
2 C QC 11 D32C
6 D QD 10 D32D
4 BI/RBO QE 9 D32E
U55 5 RBI QF 15 D32F
D20 7 A QA 13 D22A 3 LT QG 14 D32G
D21 1 B QB 12 D22B
D22 2 C QC 11 D22C 74LS247
D23 6 D QD 10 D22D
4 BI/RBO QE 9 D22E
5 RBI QF 15 D22F
3 LT QG 14 D22G
U53
D32 7 A QA 13 D33A
74LS247 1 B QB 12 D33B
2 11
4

C QC D33C
6 D QD 10 D33D
4 BI/RBO QE 9 D33E
5 RBI QF 15 D33F
U21 3 LT QG 14 D33G
3

7 A QA 13
1 B QB 12 74LS247
2 C QC 11
6 D QD 10
4 BI/RBO QE 9
5 RBI QF 15 U54
3 LT QG 14 D33 7 A QA 13 D34A
1 B QB 12 D34B
74LS247 2 C QC 11 D34C
6 D QD 10 D34D
4 9
ERROR

ONDD3 BI/RBO QE D34E

5 RBI QF 15 D34F
3 LT QG 14 D34G
74LS247
 CONTROLADOR DE LOS DISPLAYS
SWITCH1
A0 2 1A 1Y 4 D20
B0 3 1B
A1 5 2A 2Y 7 D21
B1 6 2B
A2 11 3A 3Y 9 D22
B2 10 3B
A3 14 4A 4Y 12 D23
B3 13 4B
13 12
DATO/RESULTADO 15 OE
A/B 1 A/B
74LS257

MODO3
LOGICA0 2 1A 1Y 4 D30
3 1B
LOGICA1 5 2A 2Y 7 D31
6 2B
11 9
LOGICA2

LOGICA3
10
14
3A
3B
4A
3Y

4Y 12
D32

D33
ON/OFF DISPLAY LOGICO
13 4B
15 OE
LOG/ARIT 1 A/B
DATO/RESULTADO 11 10
74LS257
9
5

8 ONDD3
CRTLM 9 8 10
MODO4
2 1A 1Y 4 D20
6

ARIT0 3 1B
5 7
2

2A 2Y D21
ARIT1 6 2B
11 3A 3Y 9 D22
ARIT2 10 3B
14 12
1

4A 4Y D23
ARIT3 13 4B
3

15 OE
1 A/B
22

3
1

74LS257
4
5

4
3

D1F

D1B
Prototipo de visualización:
Siendo un trabajo por bloques se tiene que conjuntar todo en uno solo, y el prototipo de visualización nos ayudó a ello.
Para las entradas teníamos que cumplir ciertas condiciones como el voltaje de operación de ciertas entradas tenía que ser específico en
estado alto y bajo para ello se tuvieron que calcular ciertas resistencias para regular el voltaje que pasa en ellas para las fuentes de voltaje de
los controles serán de 5 V así mismo será para las entradas de los LED de los 7 segmentos.
Selección de modo 3.0V VIH - 0.2 VIL;
Al ser una MUX 74LS251 su IIH=0.1 mA y IIL= 8 mA
para que ofrezca los 3 V en estado alto tiene que haber una caída de 2 V con una corriente de 0.1 mA
aplicando Kirchhoff Rin= 2V / 0.1 mA = 200 Ω
Por nodos tenemos que Isalida = Ientrada + IIL
Ientrada= 2V/200Ω = 0.1 mA
Isalida= 0.1 mA + 8 mA = 8.1 mA
Tiene que generar una caída de voltaje de 2.8 V para obtener 0.2 VIL por lo cual
Rout= 2.8V/ 8.1mA = 345.67 ohm

Selección de modo 3.0V VIH - 0.2 VIL;

Al ser una MUX 74LS251 su IIH=0.1 mA y IIL= 8 mA
para que ofrezca los 3 V en estado alto tiene que haber una caída de 2 V con una corriente de 0.1 mA
aplicando Kirchhoff Rin= 2V / 0.1 mA = 200 Ω
Por nodos tenemos que Isalida = Ientrada - IIL
Ientrada= 2V/200Ω = 0.1 mA
Isalida= 0.1 mA - 8 mA = -7.9 mA
Tiene que entrar .2 V para obtener entrar en estado bajo por lo cual
Rout= .2V/ 7.9 mA = 25.31 ohm

Selección de modo 3.0V VIH - 0.2 VIL;

Al ser una MUX 74LS251 su IIH=0.1 mA y IIL= 8 mA
para que ofrezca los 3 V en estado alto tiene que haber una caída de 2 V con una corriente de 0.1 mA
aplicando Kirchhoff Rin= 2V / 0.1 mA = 200 Ω
Por nodos tenemos que Isalida = Ientrada - IIL
Ientrada= 2V/200Ω = 0.1 mA
Isalida= 0.1 mA - 8 mA = -7.9 mA
Tiene que entrar .2 V para obtener entrar en estado bajo por lo cual
Rout= .2V/ 7.9 mA = 25.31 ohm

Selección de operación 3.2V VIH - 0.4 VIL;

Al ser una MUX 74LS251 su IIH=0.1 mA y IIL= 8 mA
para que ofrezca los 3.2 V en estado alto tiene que haber una caída de 1.8 V con una corriente de 0.1 mA
aplicando Kirchhoff Rin= 1.8V / 0.1 mA = 180 Ω
Por nodos tenemos que Isalida = Ientrada - IIL
Isalida= 0.1 mA - 8 mA = -7.9 mA
Tiene que entrar .2 V para obtener entrar en estado bajo por lo cual
Rout= .4V/ 7.9 mA = 50.62 ohm
Entrada de los MUX 3.7V VIH - 0.7 VIL;
Al ser una MUX 74LS251 su IIH=0.1 mA y IIL= 8 mA
para que ofrezca los 3.7 V en estado alto tiene que haber una caída de 1.3 V con una corriente de 0.1 mA
aplicando Kirchhoff Rin= 1.3V / 0.1 mA = 130 Ω
Por nodos tenemos que Isalida = Ientrada - IIL
Isalida= 0.1 mA - 8 mA = -7.9 mA
Tiene que entrar .2 V para obtener entrar en estado bajo por lo cual
Rout= .7V/ 7.9 mA = 85.6 ohm

Entrada de datos 3.5V VIH - 0.7 VIL;

Al ser una MUX 74LS251 su IIH=0.1 mA y IIL= 8 mA
para que ofrezca los 3.5 V en estado alto tiene que haber una caída de 1.5 V con una corriente de 0.1 mA
aplicando Kirchhoff Rin= 1.5V / 0.1 mA = 150 Ω
Por nodos tenemos que Isalida = Ientrada - IIL
Isalida= 0.1 mA - 8 mA = -7.9 mA
Tiene que entrar .2 V para obtener entrar en estado bajo por lo cual
Rout= .5V/ 7.9 mA = 85.6 ohm

Resistencias LED
Funcionarán a 7 mA y consumen 1.5 V por lo cual
RLED = (5-1.5)V/7mA = 570 Ω
 R72 R64
PROTOTIPO VISUALIZACION
200Ohm 200Ohm

A3
A2 B3
A1 B2
A0 B1
B0
1
2
3
4

1
2
3
4
DSW2 DS B
ON

ON
DIPSW_4 DIPSW_4
OFF

OFF
8
7
6
5

8
7
6
5
500Ohm
R43
R73 R65
25Ohm 25Ohm

D1B

D1F

R9
130Ohm

CRTLC
CTRLB
CTRLA
1
2
3

DS CRTL
ON

500Ohm 500Ohm
DIPSW_3 R57 R50
OFF

D21A D22A
D21B D22B
R1 D21C D22C
6
5
4

R10 200Ohm D21D D22D

85Ohm D21E D22E
CRTLM D21F D22F
R3 SIGNO D22G
1
2
3

170Ohm
DS MODO
ON

DATO/RESULTADO
A/B DIPSW_3
OFF

LOG/ARIT
1
2
3

500Ohm 500Ohm 500Ohm 500Ohm

6
5
4

DS OPERACION R15 R18 R16 R36

ON

DIPSW_3 R2 D34A D33A D32A D31A

OFF

25Ohm D34B D33B D32B D31B

D34C D33C D32C D31C
D34D D33D D32D D31D
6
5
4

R4 D34E D33E D32E D31E

30Ohm D34F D33F D32F D31F
D34G D33G D32G D31G