Beruflich Dokumente
Kultur Dokumente
Logiques
Programmables
PLD
PLAN
Circuits numériques
Présentation de la logique programmée
Classification des PLDs
Opérateurs génériques
Technologies
Les PALs
Les C.P.L.D.s
Les F.P.G.A.s
Développement des CPLDs et FPGAs
Circuits numériques
3
Présentation de la logique programmée
Une fonction logique est définie par les interconnexions entre des
opérateurs combinatoires et des bascules, et par les équations des
opérateurs combinatoires.
4
Classification des PLDs
PLD
PAL
PAL Effaçable
GAL Effaçable
Electriquement
CPLD
LCA
FPGA
Classification des PLDs
6
Classification des PLDs
7
Classification des PLDs
8
Opérateurs génériques
9
Opérateurs génériques
10
11
Opérateurs génériques
Le principe de réalisation des fonctions de la matrice ET et de OU est le
suivant :
12
Opérateurs génériques
a) PAL simple :
Pour éviter cet écueil, les notices de circuits utilisent des symboles
simplifiés, pour représenter les réseaux logiques programmables:
15
Opérateurs génériques
16
Opérateurs génériques
2) Multiplexeurs:
Multiplexeur élémentaire
17
Opérateurs génériques
18
Opérateurs génériques
3) Porte XOR:
19
Opérateurs génériques
4) Bascules:
Les circuits programmables actuels offrent tous la possibilité de créer
des fonctions séquentielles, synchrones dans leur immense majorité.
les trois types fondamentaux de bascules:
20
Technologies
21
Technologies
1) Fusibles:
On ne la rencontre plus que dans quelques circuits de faible densité, de
conception ancienne.
Lors de la programmation le circuit est placé dans un mode, dans lequel des
impulsions de courant sont aiguillées successivement vers les fusibles à
détruire.
23
24
Technologies
Inconvénients:
La programmation détruit plus de fusibles qu’elle n’en conserve.
Cela se traduit par une mauvaise utilisation du silicium, un temps de
programmation important (quelques secondes) et des contraintes
thermiques sévères imposées au circuit lors de l’opération.
25
Technologies
2) MOS à grille flottante:
Les fusibles sont remplacés par des transistors à grille isolée (technologie FLASH).
Les Cellules à transistor MOS à grille flottante sont des cellules reprogrammables.
26
Technologies
3) Antifusibles: L’inverse d’un fusible
27
Architectures utilisées
La partie nommée OLMC (Output Logic Macro Cell) sur la figure peut être:
Combinatoire
Séquentielle
Versatile
28
Les PALs
Combinatoire : une simple connexion relie alors la sortie du
OU à l'entrée du buffer de sortie, dont la sortie est réinjectée sur
le réseau programmable.
Les PALs
Séquentielle:
X (Register XOR):
Les PALs
Séquentielle:
RA (Register Asynchron):
Les PALs
Versatile: il est alors possible par programmation de choisir entre les
deux configurations précédentes.
Macrocellule configurable
Désignation:
Elle est de la forme : PAL EE T SS
où EE représente le nombre d'entrées,
SS le nombre de sorties
et T le type du PAL
34
Les PALs
Schéma interne d’un PAL 22V10 de AMD:
Les PALs
Structure et symbole:
38
Les FPGAs
39
Les FPGAs
40
Les FPGAs
41
Les FPGAs
Microprocesseur:
La présence d’un processeur est indispensable pour ordonnancer les
commandes reçues par le FPGA.
42
Les outils de développements
Le système de développement:
Ces systèmes produisent une table représentant les fusibles à
détruire en fonction des équations logiques, diagramme d'états et
tables de vérités écrit dans le langage propre au système, c'est le rôle
du compilateur ou synthétiseur.
43
Les outils de développements
44
Développement des CPLDs et FPGAs
Développement des CPLDs et FPGAs
46
Avantages des FPGAs
47
DE2-115 Board
48
Block Diagram of DE2-115
49