RETARDOS DE PROPAGACION

El tiempo de retardo de propagación para una puerta es el tiempo requerido para que la salida
responda a un cambio en una entrada. En todas las puertas prácticas, existe un retraso entre un
cambio de entrada y el respuesta de salida correspondiente.

Los cambios de estado no son una medida contundente del tiempo de retardo de un dispositivo
lógico por esto se deben tener tener las siguientes consideraciones:

 Primero, las señales de entrada a las puertas y las señales de salida producidas por las
puertas no son las idealizadas, es decir el cambio de estado no es instantáneo, por lo
que medimos el voltaje desde el punto de 50% de la entrada hasta el punto de 50% en
la salida.
 En segundo lugar, el tiempo de salida que tarda en cambiar a un valor ALTO no es
necesariamente igual al tiempo de salida que tarda en cambiar a un valor BAJO. Esto
tiempos son distintos, y se les etiqueta como tPHL(tiempo de propagación de BAJO a
ALTO) Y tPHL (tiempo de propagación de ALTO A BAJO). (Sistemas digitales, Tocci,
Widmer).

Figura : Ilustracion básica de retardos de propagación (Fundamentos de sistemas digitales,

Floyd)

La media el tiempo de retardo de propagación tp se define entonces por:

tp = (tPHL + tPLH) / 2.
La rapidez con la que se ejecutan las operaciones dentro del dispositivo influye drásticamente
en la potencia requerida. Los dispositivos de tipo CMOS aumentan su velocidad de ejecución
linealmente con la potencia, mientras que los dispositivos del TTL mantienen constante la
potencia consumida con distintas frecuencias. (Fundamentos de sistemas digitales, Floyd)

Figura : Curva de potencia en función de la frecuencia para TTL y CMOS (Fundamentos de

sistemas digitales, Floyd)

TIEMPO DE SUBIDA Y CAIDA

El tiempo requerido para que una señal aumente del 10% al 90% de su valor final se denomina
tiempo de subida, tr. 3.5 El tiempo de caída, tf, es el tiempo requerido para que la señal caiga
del 90% al 10% de su valor inicial.

Figura : grafica de tiempo de subida y de caída

RETARDOS DE PROGPAGACION EN CMOS

El retraso de propagación de los dispositivos CMOS es relativamente largo debido a su alto
rendimiento impedancia Los tiempos de retardo típicos son 60 nseg para VDD = 5 V y 25 nseg
para VDD = 10 V.

Los tiempos de transición son típicamente 70 nseg. para VDD = 5 V. Por lo tanto, los dispositivos
CMOS operan significativamente más lento que los dispositivos TTL.

Figura: trayectoria de operación de n-transistor CMOS

La figura muestra la trayectoria del punto de operación del transistor n de un dispositivo CMOS.
Como la entrada de Voltaje, Vin (t), cambia de 0V a VDD. Inicialmente, el dispositivo final está
cortado y el condensador de carga se carga en VDD. Esto ilustrado por X1 en la curva
característica.
La aplicación de un voltaje de paso (VGS = VDD) en la entrada del inversor cambia la
Punto de funcionamiento a X2. De ahí en adelante, la trayectoria se mueve en el VGS = VDD.
Por lo tanto, es evidente que el tiempo de caída consiste en dos intervalos:

1. tf1 = período durante el cual la tensión del condensador, Vout, cae de 0.9VDD a (VDD –
Vtn)
2. tf2 = período durante el cual la tensión del condensador, Vout, cae de (VDD – Vtn) a
0.1VDD. (“Delay propagation Calculation of CMOS Inverter”,
https://nptel.ac.in/courses/117101058/downloads/Lec-16.pdf)

POSIBLE LABORATORIO

Puertas CMOS en el CD4001 IC usando el Circuito abajo. Utilice el generador de pulsos de reloj
en la caja lógica. Devuelve el osciloscopio a YT
Formato (voltaje en función del tiempo), con los canales 1 y 2 (o A y B) mostrados en la pantalla.
Obtenga primeros planos detallados de las formas de onda de salida en la primera y la última
puerta, durante ambas
transiciones de ALTO a BAJO y BAJO a ALTO. Cópialos a tu informe final. Encontrar el retardo de
propagación promedio por puerta.
 Figura 2: Circuito para determinar el retraso de propagación de CMOS

(NO SE QUE CHCHA ES ESTO PERO CREO QUE SE PUEDE IMPLEMENTAR PARA MEDIR EL
TIEMPO DE PROPAGACION gaaaa)