UNIVERSIDAD DE ANTOFAGASTA pag.

1
DEPARTAMENTO DE INGENIERIA ELECTRICA

ASIGNATURA: LABORATORIO DE SISTEMAS DIGITALES

EXPERIENCIA : LOGICA SECUENCIAL SINCRONA I
PROFESOR : JORGE GIANOTTI H.

OBJETIVOS :
 Analice y las características de los circuitos digitales latch RS y Flip-flop tipo D y JK.
 Verificar el funcionamiento de los flip flop tipo JK a través de la aplicación de un circuito
contador de propagación.

CONCEPTOS TEORICOS.-
Los circuitos lógicos secuenciales difieren de los combinacionales en que sus señales de
salida dependen tanto de las señales de entrada pasada como de las actuales. Esto implica
que un circuito secuencial tiene memoria y por ende puede almacenar información obtenida de
las entradas previas. La información almacenada constituye el estado interno del circuito. Los
circuitos que interesan aquí tienen como memoria los flip-flop con reloj y usan una señal de
reloj periódica para sincronizar los instantes en que todos los flip-flops cambian sus estados
individuales y, por consiguiente, el estado de todo el circuito. Los circuitos lógicos de este tipo
se conocen como circuitos sincronos y difieren de los circuitos asíncronos, que no usan reloj.
Los bloques básicos para construir circuitos lógicos secuenciales sincronos son las
compuertas y los flip-flops.

DESARROLLO EXPERIMENTAL.-
1. En el entrenador digital disponga el circuito por usted diseñado. Verifique los
instrumentos, voltajes de alimentación y elementos del circuito.

2. Armar un circuito Latch SR como el de la figura y comprobar su Tabla de Verdad.

R
G 1 Q
S Q

R Q
G 2 Q
S

3. Comprobar experimentalmente la Tabla de Verdad de un Flip-flop tipo D y uno JK. Use

como señal de Reloj (Ck), uno de los interruptores del entrenador digital. Verifique la
acción de los terminales asíncronos, set y clear.

set

D Q
Ck
Q
cl

set

J Q
C k
K Q
cl
UNIVERSIDAD DE ANTOFAGASTA pag. 2
DEPARTAMENTO DE INGENIERIA ELECTRICA

4. Usando Flip-flops del tipo JK, construya un Contador de Propagación de 4 bits y

compruebe la secuencia de estados a partir del estado inicial 0000. Puede emplear
como señal de reloj, un Generador con salida TTL a una frecuencia que le permita
observar los cambios que experimentan las salidas de los Flip-flops. Observe con un
Osciloscopio, tomando como referencia la señal del Reloj, la forma de onda que
representa el diagrama de tiempo de cada una de las salidas de los flip-flops. La
división de frecuencias que ejerce cada salida respecto de la señal de reloj. El circuito
se aprecia en la siguiente figura.

Q 0 Q 1 Q 2 Q 3

set set set set

J Q J Q J Q J Q
CLK
Ck 0 Ck 1 Ck 2 Ck 3
K Q K Q K Q K Q
cl cl cl cl
1 1 1 1
0

5. Finalice su experiencia. Tome nota de lo observado en la experiencia.

BIBLIOGRAFIAS.-
 Textos y apuntes de la asignatura de Sistemas Digitales
 Manuales de Circuitos Digitales.