Sie sind auf Seite 1von 59

Universidade Federal de Campina Grande

Curso de Graduação em Engenharia Elétrica

Prof. Dr. Hiran de Melo – DEE-CEEI-UFCG

Disciplina: CIRCUITOS LÓGICOS - 2018.2


1
CIRCUITOS LÓGICOS
Departamento de Engenharia Elétrica 30.10. 2018 Campina Grande, PB

Circuitos Sequênciais
Latch e Flip-Flop
Aula 19

Referência: Systems: Principles e Applications.


Tenth Edition, PEARSON Prentice Hall, 2007.
2
MOTIVAÇÃO
Os circuitos lógicos estudados até agora são
circuitos combinacionais, nos quais as saídas, em
qualquer instante de tempo, dependem dos níveis
presentes nas entradas no instantes nas entradas
no instante considerado.
Quaisquer condições de entrada anteriores não
tem efeito algum nas saídas atuais, porque os
circuitos lógicos combinacionais não têm memória.
A maioria dos sistemas digitais é composta tanto
de circuitos combinacinais como de elementos de
memória.
3
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Diagrama de Blocos - DB

4
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Descrição do DB 01/02

 Um Diagrama de Blocos (DB) de um sistema


digital geral que reúne portas lógicas
combinacionais com dispositivo de memória.
 A parte combinacional aceita sinais lógicos
de entradas externas e das saídas dos
elementos de memória.
 A parte combinacional aceita sinais lógicos
de entradas externas e das saídas dos
elementos de memória.

5
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Descrição do DB 02/02
 O circuito combinacional opera sobre estas
entradas para produzir várias saídas, algumas
das quais são usadas para determinar os
valores binários a serem armazenados nos
elementos de memória.
 As saídas de alguns elementos de memória,
por outro lado, vão para as entradas das portas
lógicas dos circuitos combinacionais.
 Este processo indica que as saídas externas
de um sistema digital são uma função das
entradas externas e das informações
armazenadas nos seus elementos de memória.
6
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Circuitos Seqüenciais Assíncronos
 Os circuitos seqüenciais podem ser divididos
em dois tipos conforme, o comportamento
temporal dos seus sinais: síncronos e
assíncronos.

 O comportamento de um circuito seqüencial


assíncrono depende da ordem segundo a
qual as entradas mudam e o estado do
circuito pode se alterar a qualquer tempo,
como conseqüência de uma mudança de
suas entradas.
7
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Circuitos Seqüenciais Síncronos
Um circuito seqüencial síncrono utiliza um
sinal especial denominado de relógio
(clock) o qual tem a função de cadenciar uma
eventual troca de estado.
A freqüência de um sinal de clock,
representada por f, é definida como sendo o
inverso do período, ou seja: f = 1/T.

8
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Elemento de Memória 01/02
 A informação armazenada nos elementos de
memória num dado instante determina o
estado em que se encontra o circuito
seqüencial.
 O elemento de memória mais importante é o
flip-flop (FF), que é feito de uma configuração
de portas lógicas.
 Embora uma porta lógica, por si só, não
tenha capacidade de armazenamento, várias
portas podem ser conectadas de modo a
permitir que a informação seja armazenada.
9
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Elemento de Memória 02/02
 Um flip‐flop é um circuito digital que possui
duas entradas e duas saídas e é capaz de
armazenar um bit de informação. As saídas
correspondem ao dado (bit) armazenado e ao
seu complemento, Q e Q respectivamente.
 é um circuito digital que possui duas
entradas e duas saídas e é capaz de
armazenar um bit de informação.
 Os dois estados possíveis de operação para
um FF são: Estado Alto (SET) e Estado Baixo
(RESET ou CLEAR).
10
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Elemento de Memória 03/03
 A maioria das entradas do FF necessita
apenas ser momentaneamente ativada (pulsada)
de modo a provoca uma mudança no estado de
Saída do FF, e a saída permanecerá neste novo
estado mesmo após o pulso de entrada terminar.
Esta é a propriedade de memória.

11
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Circuito Sequêncial

Latch com porta NOR

12
Latch – conceitos básicos
O flip-flop é conhecido por outros nomes,
incluindo latch e multivibrador biestável. O termo
latch é usado para certos tipos de flip-flop que
descreveremos em seguida. O termo
multivibrador biestável é o nome mais técnico
para um flip-flop, mas é muito complexado para ser
utilizado regularmente.
Latch, assim, é um dispositivo de
armazenamento temporário de 1 bit de informação.
É formado por circuito com portas lógicas, onde a
saída de uma porta é ligada na entrada de outra.
13
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latch tipo RS – Análise 01/08
Composto por portas NOR.
Entradas: R=0 e S=0; Saída Atual: Q0  0  Q  0

14
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latch tipo RS – Análise 02/08
Composto por portas NOR.
Entradas: R=0 e S=0; Saída Atual: Q0  1  Q  1

15
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latch tipo RS – Análise 03/08
Composto por portas NOR.
Entradas: R=1 e S= 0; Saída Atual: Q0  0  Q  0

16
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latch tipo RS – Análise 04/08
Composto por portas NOR.
Entradas: R=1 e S= 0; Saída Atual: Q0  1  Q  0

17
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latch tipo RS – Análise 05/08
Composto por portas NOR.
Entradas: R=0 e S= 1; Saída Atual: Q0  0  Q  1

18
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latch tipo RS – Análise 06/08
Composto por portas NOR.
Entradas: R=0 e S= 1; Saída Atual: Q0  1  Q  1

19
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latch tipo RS – Análise 07/08
Composto por portas NOR.
Entradas: R=1 e S= 1; Saída Atual: Q0  0  Q  0

20
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latch tipo RS – Análise 08/08
Composto por portas NOR.
Entradas: R=1 e S= 1; Saída Atual: Q0  1  Q  0

21
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latch tipo RS – Experimentos
5V 5V
Q
R

7402N 7402N

Qc

7402N 7402N

5V 5V

7402N 7402N

7402N 7402N

Aula19_1
22
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latch tipo RS – Resumo

23
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Diagrama de Estados

24
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latch tipo RS  Set Clear

25
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Circuito Sequêncial

Latch com porta NAND

26
Latches tipo SR – com portas NAND

27
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches tipo SR
01/08
Latch SR composto por portas NAND: S=0 e R=0

28
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches tipo SR
02/08
Latch SR composto por portas NAND: S=0 e R=0

29
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches tipo SR
03/08
Latch SR composto por portas NAND: S=0 e R=1

30
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches tipo SR
04/08
Latch SR composto por portas NAND: S=0 e R=1

31
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches tipo SR
05/08
Latch SR composto por portas NAND: S=1 e R=0

32
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches tipo SR
06/08
Latch SR composto por portas NAND: S=1 e R=0

33
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches tipo SR
07/08
Latch SR composto por portas NAND: S=1 e R=1

34
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches tipo SR
08/08
Latch SR composto por portas NAND: S=1 e R=1

35
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latch SR – Experimentos
5V 5V
Q
S

7400N 7400N

Qc

7400N 7400N

5V 5V

7400N 7400N

7400N 7400N

Aula19_2
36
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Circuito Sequêncial

Latches RS com controle

37
Latches tipo RS com controle

38
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches tipo RS – Diagrama de Estados

39
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches tipo D

40
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches com ativação complementar

41
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches SR com entrada clock

42
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches SR Clock = 1 – Experimentos
5V 5V

S Q

7408J 7408J
CLOCK 7400N 7400N
Qc

R
7400N 7400N
7408J 7408J

5V 5V

7408J 7408J
7400N 7400N

7400N 7400N
7408J 7408J

Aula19_3
43
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches SR Clock = 0 – Experimentos
5V 5V

S Q

7408J 7408J
CLOCK 7400N 7400N
Qc

R
7400N 7400N
7408J 7408J

5V 5V

7408J 7408J
7400N 7400N

7400N 7400N
7408J 7408J

Não há alteração na saída com mudanças nas entradas


Aula19_3
44
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches SR Clock = 1 – Experimentos
5V 5V

S Q

7400N 7400N
CLOCK 7400N 7400N
Qc

R
7400N 7400N
7400N 7400N

5V 5V

7400N 7400N
7400N 7400N

7400N 7400N
7400N 7400N

Aula19_4
45
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches SR Clock = 0 – Experimentos
5V 5V

S Q

7400N 7400N
CLOCK 7400N 7400N
Qc

R
7400N 7400N
7400N 7400N

5V 5V

7400N 7400N
7400N 7400N

7400N 7400N
7400N 7400N

Não há alteração na saída com mudanças nas entradas


Aula19_4
46
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches JK com entrada clock

47
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Descrição de Funcionamento – 01/04

J  0 e K  0 e Qa  0
Q f  Qa
S  JQa  0.1  0 e R  KQa  0.0  0

J  0 e K  0 e Qa  1
Q f  Qa
S  JQa  0.0  0 e R  KQa  0.1  0
48
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Descrição de Funcionamento – 02/04

J  0 e K  1 e Qa  0
Q f  Qa  Qa  0 
S  JQa  0.1  0 e R  KQa  1.0  0

J  0 e K  1 e Qa  1
Qf  0
S  JQa  0.0  0 e R  KQa  1.1  1
49
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Descrição de Funcionamento – 03/04

J  1 e K  0 e Qa  0
Qf  1
S  JQa  1.1  1 e R  KQa  0.0  0

J  1 e K  0 e Qa  1
Q f  Qa  Qa  1
S  JQa  1.0  0 e R  KQa  0.1  0
50
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Descrição de Funcionamento – 04/04

J  1 e K  1 e Qa  0
S  JQa  1.1  1 e R  KQa  1.0  0

Q f  1 Qa  1 
J  1 e K  1 e Qa  1
S  JQa  1.0  0 e R  KQa  1.1  1

Q f  0 Qa  0 
51
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latches JK com entrada clock - descrição

52
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Latch JK – Circuito

53
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Flip-Flop JK básico

54
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Topografias equivalentes

Observe que o
circuito nesta etapa
necessita, ainda, de
aperfeiçoamentos.

55
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Flip-Flop JK com Preset e Clear

56
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Flip-Flop JK Mestre - Escravo

57
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Flip-Flop JK Mestre – Escravo/Descrição

58
 Circuitos Lógicos
 Departamento de Engenharia Elétrica
Circuitos Lógicos

Prof. Dr. Hiran de Melo - UFCG

Bons
Estudos...

59