Sie sind auf Seite 1von 252

Springer-Lehrbuch

Holger Göbel • Henning Siemund

Übungsaufgaben zur
Halbleiter-Schaltungstechnik
2. Auflage

1C
Professor Dr.-Ing. Holger Göbel Henning Siemund
Elektronik/Fakultät ET Elektronik/Fakultät ET
Helmut-Schmidt-Universität Helmut-Schmidt-Universität
Universität der Bundeswehr Hamburg Universität der Bundeswehr Hamburg
Holstenhofweg 85 Holstenhofweg 85
22043 Hamburg 22043 Hamburg
holger.goebel@hsu-hh.de henning.siemund@hsu-hh.de

Ergänzendes Material zu diesem Buch finden Sie auf


http://extras.springer.com/2011/978-3-642-21010-5

ISSN 0937-7433
ISBN 978-3-642-21010-5 e-ISBN 978-3-642-21011-2
DOI 10.1007/978-3-642-21011-2
Springer Heidelberg Dordrecht London New York

Die Deutsche Nationalbibliothek verzeichnet diese Publikation in der Deutschen Nationalbibliografie;


detaillierte bibliografische Daten sind im Internet über http://dnb.d-nb.de abrufbar.

© Springer-Verlag Berlin Heidelberg 2007, 2011


Dieses Werk ist urheberrechtlich geschützt. Die dadurch begründeten Rechte, insbesondere die der Über-
setzung, des Nachdrucks, des Vortrags, der Entnahme von Abbildungen und Tabellen, der Funksendung,
der Mikroverfilmung oder der Vervielfältigung auf anderen Wegen und der Speicherung in Datenver-
arbeitungsanlagen, bleiben, auch bei nur auszugsweiser Verwertung, vorbehalten. Eine Vervielfältigung
dieses Werkes oder von Teilen dieses Werkes ist auch im Einzelfall nur in den Grenzen der gesetzlichen
Bestimmungen des Urheberrechtsgesetzes der Bundesrepublik Deutschland vom 9. September 1965 in
der jeweils geltenden Fassung zulässig. Sie ist grundsätzlich vergütungspflichtig. Zuwiderhandlungen
unterliegen den Strafbestimmungen des Urheberrechtsgesetzes.
Die Wiedergabe von Gebrauchsnamen, Handelsnamen, Warenbezeichnungen usw. in diesem Werk
berechtigt auch ohne besondere Kennzeichnung nicht zu der Annahme, dass solche Namen im Sinne der
Warenzeichen- und Markenschutz-Gesetzgebung als frei zu betrachten wären und daher von jedermann
benutzt werden dürften.

Einbandentwurf: WMXDesign GmbH, Heidelberg

Gedruckt auf säurefreiem Papier

Springer ist Teil der Fachverlagsgruppe Springer Science+Business Media (www.springer.com)


Vorwort

Vorwort zur ersten Auflage


Das vorliegende Buch Übungsaufgaben zur Halbleiter-Schaltungstechnik wurde
als Ergänzung zu dem Lehrbuch Einführung in die Halbleiter-Schaltungstech-
nik konzipiert, welches ebenfalls im Springer-Verlag erschienen ist und mitt-
lerweile in der zweiten Auflage vorliegt. Das Übungsbuch kommt damit dem
berechtigten Wunsch vieler Studierender entgegen, zu einem Lehrbuch auch
eine Sammlung von Übungsaufgaben zu erhalten, die der Vertiefung des Lehr-
stoffes und der Überprüfung des Gelernten dienen. Die Autoren haben sich
dabei bewusst für eine Trennung zwischen Lehr- und Übungsbuch entschieden,
statt die Aufgaben in das Lehrbuch zu integrieren. Der Grund dafür ist zum
einen, dass nicht alle Leser eines Lehrbuches auch Übungsaufgaben benötigen
und zum anderen, dass das Übungsbuch so auch unabhängig vom Lehrbuch
erworben und genutzt werden kann.
Die enge Beziehung zwischen dem Lehr- und dem Übungsbuch spiegelt
sich dabei auch im Aufbau des Übungsbuches wider. So wird nicht nur der
gleiche Stoff – von der Halbleiterphysik über die wichtigsten Bauelemente bis
hin zu analogen und digitalen Schaltungen sowie deren Herstellung – abge-
deckt, sondern es wurden auch die Kapitelbezeichnungen aus dem Lehrbuch
übernommen, um dem Leser die Orientierung zu erleichtern. Die einzelnen
Kapitel sind so gestaltet, dass sie jeweils mit einer Zusammenstellung der
wichtigsten Formeln beginnen, so dass die Aufgaben auch ohne das Lehrbuch
gelöst werden können. Es folgen dann die einzelnen Aufgaben mit ausführli-
chen Lösungen, wobei die Aufgabenstellungen im Sinne der Übersichtlichkeit
grau hinterlegt sind. Bei den Lösungen wird an geeigneten Stellen auf das
Lehrbuch verwiesen, wenn dort weiterführende Erklärungen oder Herleitun-
gen zu finden sind. Dazu ist an den entsprechenden Stellen im Übungsbuch
ein Icon (siehe rechte Randspalte) angebracht, welches auf den entsprechenden
Abschnitt im Lehrbuch (hier z.B. Abschn. 1.2.3) verweist. Ebenfalls verwen-
det das Übungsbuch die bereits aus dem Lehrbuch bekannten Icons für Ver- 1.2.3
weise auf Simulationsdateien für das Schaltungssimulationsprogramm PSpice
VI Vorwort

sowie auf Applets des Lehr- und Lernprogrammes S.m.i.L.E. Beide Program-
me sind Bestandteil der beiliegenden CD-ROM. Auf ein Literaturverzeichnis
wurde bei dem vorliegenden Übungsbuch bewusst verzichtet, da alle nötigen
Herleitungen in dem Lehrbuch zu finden sind und dort auch weiterführende
Literatur zu den einzelnen Kapiteln angegeben ist.
Bedanken möchten sich die Autoren an dieser Stelle bei allen, die zum Ent-
stehen dieses Werkes beigetragen haben. Dies gilt vor allem für den Springer-
Verlag sowie die Firma Le-TeX für die Unterstützung, die gute Zusammenar-
beit und die Geduld bis zur Fertigstellung des Manuskripts.

Hamburg, im Sommer 2007 H. Göbel, H. Siemund

Vorwort zur zweiten Auflage


Die zweite Auflage des vorliegenden Übungsbuches wurde um ein Kapitel über
optoelektronische Bauelemente ergänzt und in einigen Bereichen überarbeitet.
Als weitere Neuerung sind das interaktive Lernprogramm S.m.i.L.E sowie die
Studentenversion des Schaltungssimulators PSpice inklusive der zu den einzel-
nen Übungsaufgaben gehörigen Simulationsdateien nun als Online-Materialien
auf dem Extrasserver des Springer-Verlages verfügbar.
Die aus der ersten Auflage bekannten Icons für Verweise beziehen sich
auf die inzwischen erschienene 4. Auflage des Lehrbuches Einführung in die
Halbleiter-Schaltungstechnik von Holger Göbel.
Dank gebührt an dieser Stelle wieder dem Springer-Verlag und der Fir-
ma Le-TeX für die gewohnt professionelle Unterstützung und die sehr gute
Zusammenarbeit.

Hamburg, im Sommer 2011 H. Göbel, H. Siemund


Inhaltsverzeichnis

Liste der verwendeten Symbole . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . XI

1 Grundlagen der Halbleiterphysik . . . . . . . . . . . . . . . . . . . . . . . . . . 1


1.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 Verständnisfragen zur Halbleiterphysik . . . . . . . . . . . . . . . . . . . . . 3
1.3 Dotierter Halbleiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.4 Ferminiveau und freie Ladungsträger . . . . . . . . . . . . . . . . . . . . . . . 9
1.5 Störung des thermodynamischen Gleichgewichts . . . . . . . . . . . . . 12

2 Diode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.2 Verständnisfragen zur Diode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.3 pn-Übergang . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
2.4 Diodenschaltungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
2.5 Schaltverhalten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

3 Bipolartransistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.1 Formelsammlung (npn-Transistor) . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.2 Verständnisfragen zum Bipolartransistor . . . . . . . . . . . . . . . . . . . . 41
3.3 npn-Transistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
3.4 Transistorschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
3.5 Schaltverhalten . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

4 Feldeffekttransistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
4.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
4.2 Verständnisfragen zum Feldeffekttransistor . . . . . . . . . . . . . . . . . . 62
4.3 n-Kanal MOSFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
4.4 MOS-Inverter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
4.5 CMOS-Inverter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
4.6 Schaltungen mit MOS-Feldeffekttransistoren . . . . . . . . . . . . . . . . 81
VIII Inhaltsverzeichnis

5 Optoelektronische Bauelemente . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
5.1 Verständnisfragen zu optoelektronischen Bauelementen . . . . . . . 85
5.2 Radiometrische und fotometrische Größen . . . . . . . . . . . . . . . . . . 87
5.3 Fotowiderstand . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
5.4 Solarzelle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
5.5 Luminiszenzdiode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

6 Der Transistor als Verstärker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107


6.1 Verstärker mit n-Kanal MOSFET . . . . . . . . . . . . . . . . . . . . . . . . . 107
6.2 Arbeitspunkteinstellung mit 4-Widerstandsnetzwerk . . . . . . . . . 116
6.3 Stromspiegel mit npn-Bipolartransistoren . . . . . . . . . . . . . . . . . . . 119
6.4 Verstärker mit npn-Bipolartransistor . . . . . . . . . . . . . . . . . . . . . . . 124

7 Transistorgrundschaltungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
7.1 Einstufiger Verstärker mit MOSFET . . . . . . . . . . . . . . . . . . . . . . . 129
7.2 Zweistufiger Verstärker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
7.3 Gateschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
7.4 Push-Pull Ausgangsstufe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

8 Operationsverstärker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
8.1 Übertragungsverhalten im Frequenzbereich . . . . . . . . . . . . . . . . . 155
8.2 Übertragungsverhalten im Zeitbereich . . . . . . . . . . . . . . . . . . . . . . 156
8.3 Stromquelle, Großsignalverhalten . . . . . . . . . . . . . . . . . . . . . . . . . 158
8.4 Stromquelle, Kleinsignalverhalten . . . . . . . . . . . . . . . . . . . . . . . . . . 160
8.5 Analogrechenschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
8.6 Messverstärker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
8.7 Nichtlineare Verstärkerschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
8.8 Schmitt-Trigger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169

9 Frequenzverhalten analoger Schaltungen . . . . . . . . . . . . . . . . . . . 173


9.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
9.2 Komplexe Übertragungsfunktion . . . . . . . . . . . . . . . . . . . . . . . . . . 175
9.3 Übertragungsverhalten einer Verstärkerschaltung . . . . . . . . . . . . 179
9.4 Sourceschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
9.5 Gateschaltung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188

10 Rückkopplung in Verstärkern . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195


10.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
10.2 Serien-Parallel-Rückkopplung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
10.3 Spannungsverstärker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197
10.4 Transimpedanzverstärker . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
10.5 Stabilität . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
10.6 Wien-Brücken-Oszillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
10.7 Ring-Oszillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
Inhaltsverzeichnis IX

11 Logikschaltungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
11.1 Formelsammlung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
11.2 Entwurf von CMOS-Gattern (I) . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
11.3 Entwurf von CMOS-Gattern (II) . . . . . . . . . . . . . . . . . . . . . . . . . . 226
11.4 C2 MOS-Technologie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
11.5 Treiberschaltung für große kapazitive Lasten . . . . . . . . . . . . . . . . 233

12 Herstellung integrierter Schaltungen in CMOS-Technik . . . . 239


12.1 Layout-Analyse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
12.2 Layout-Synthese . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241

13 Anhang . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
13.1 Normreihen für Bauteilnennwerte . . . . . . . . . . . . . . . . . . . . . . . . . . 245
Liste der verwendeten Symbole

Formelzeichen

Name Bedeutung Einheit

a, A Übertragungsfunktion
A(s) komplexe Übertragungsfunktion
A(jω) Frequenzgang
|A(jω)| Amplitudengang
a∗ Übertragungsfunktion der erweiterten Schaltung
A Fläche m2
Au Spannungsverstärkung 1
Au′ Spannungsverstärkung der vereinfachten Schaltung 1
BN Stromverstärkung im Normalbetrieb 1
BI Stromverstärkung im Inversbetrieb 1
C Kapazität F
CL Lastkapazität F
Cox Oxidkapazität F
C′ Kapazität pro Fläche Fm−2
CBE Basis-Emitterkapazität F
CBC Basis-Kollektorkapazität F
Cd Diffusionskapazität F
Cj Sperrschichtkapazität F
Cj0 Sperrschichtkapazität bei Upn = 0 V Sperrspannung F
dox Oxiddicke m
Dn Diffusionskoeffizient der Elektronen m2 s−1
Dp Diffusionskoeffizient der Löcher m2 s−1
E Elektrische Feldstärke Vm−1
Ee Bestrahlungsstärke W m−2
Emax Maximalwert der elektrischen Feldstärke Vm−1
Ev Beleuchtungsstärke lx
XII Liste der verwendeten Symbole

Eph Photonenbestrahlungsstärke s−1 m−2


F (W ) Fermiverteilung 1
gD Diodenleitwert AV−1
gm Steilheit AV−1
gπ Transistoreingangsleitwert AV−1
g0 Transistorausgangsleitwert AV−1
G Generationsrate m−3 s−1
G Gleichtaktunterdrückung 1
Gph Fotogenerationsrate m−3 s−1
i Impuls kgms−1
i Kleinsignalstrom A
I Strom, allgemein A
I] Quellenvektor A
IB Basisstrom A
IC Kollektorstrom A
IDS Drain-Source-Strom A
Ie Strahlstärke W sr−1
IE Emitterstrom A
IG Gatestrom A
Iph Fotostrom A
Ipp primärer Fotostrom A
Iv Lichtstärke cd
IS Sperrstrom der Diode A
IS Transfersättigungsstrom des Bipolartransistors A
IT Transferstrom des Bipolartransistors A
j Stromdichte Am−2
j imaginäre Einheit
jDif f Diffusionsstromdichte Am−2
jDrif t Driftstromdichte Am−2
jges Gesamtstromdichte Am−2
jn Elektronenstromdichte Am−2
jp Löcherstromdichte Am−2
k Rückkopplungsfaktor
kn Verstärkungsfaktor des Prozesses (n-MOS) A V−2
kp Verstärkungsfaktor des Prozesses (p-MOS) A V−2
l Länge, allgemein m
l Kanallänge des Feldeffekttransistors m
Le Strahldichte W sr−1 m−2
Ln Diffusionslänge der Elektronen m
Lp Diffusionslänge der Löcher m
Lv Leuchtdichte cdm−2
M Kapazitätskoeffizient 1
n Elektronendichte m−3
n Nullstelle der Übertragungsfunktion rad s−1
Liste der verwendeten Symbole XIII

nB Elektronendichteverteilung in der Basis m−3


ni Intrinsicdichte m−3
nn Elektronendichte im n-Gebiet m−3
np Elektronendichte im p-Gebiet m−3
n0 Elektronendichte im thermodynamischen Gleichgewicht m−3
n′ Überschusselektronendichte m−3
N Emissionskoeffizient 1
N (W ) Zustandsdichte m−3
NA Akzeptordichte m−3
NC Äquivalente Zustandsdichte an der Leitungsbandkante m−3
ND Donatordichte m−3
NV Äquivalente Zustandsdichte an der Valenzbandkante m−3
p Löcherdichte m−3
p Polstelle der Übertragungsfunktion rad s−1
p′ Überschusslöcherdichte m−3
pn Löcherdichte im n-Gebiet m−3
pp Löcherdichte im p-Gebiet m−3
p0 Löcherdichte im thermodynamischen Gleichgewicht m−3
Q Ladung, allgemein As
Qd Diffusionsladung As
Qj Sperrschichtladung As
rπ Transistoreingangswiderstand VA−1
r0 Transistorausgangswiderstand VA−1
R Rekombinationsrate m−3 s−1
R Widerstand, allgemein VA−1
Ra Lastwiderstand VA−1
Raus Ausgangswiderstand VA−1
Raus′ Ausgangswiderstand der vereinfachten Schaltung VA−1

Raus Ausgangswiderstand der erweiterten Schaltung VA−1
Re Quellwiderstand VA−1
Rein Eingangswiderstand VA−1
Rein′ Eingangswiderstand der vereinfachten Schaltung VA−1

Rein Eingangswiderstand der erweiterten Schaltung VA−1
Rk Rückkopplungswiderstand VA−1
R✷ Flächenwiderstand VA−1
tf Abfallzeit s
tr Anstiegszeit s
tS Speicherzeit s
T Temperatur K
u Kleinsignalspannung V
U Spannung, allgemein V
U] Knotenpotentialvektor V
Ua Ausgangsspannung V
ua Kleinsignalausgangsspannung V
XIV Liste der verwendeten Symbole

ua′ Kleinsignalausgangsspng. der vereinfachten Schaltung V


UAN Early-Spannung V
Ubr Durchbruchspannung V
UB Versorgungsspannung V
UB+ Positive Versorgungsspannung V
UB− Negative Versorgungsspannung V
UBC Basis-Kollektor-Spannung V
UBE Basis-Emitter-Spannung V
UCESat Kollektor-Emitter-Sättigungsspannung V
UCE Kollektor-Emitter-Spannung V
UDS Drain-Source-Spannung V
UDS,sat Drain-Source-Sättigungsspannung V
Ue Eingangsspannung V
ue Kleinsignaleingangsspannung V
ue′ Kleinsignaleingangsspng. der vereinfachten Schaltung V
UGS Gate-Source-Spannung V
UK Kanalpotenzial V
Uox Spannung über dem Gateoxid V
Upn Spannung über dem pn-Übergang V
USB Source-Bulk-Spannung V
UT h Einsatzspannung V
vn Driftgeschwindigkeit der Elektronen m s−1
vp Driftgeschwindigkeit der Löcher m s−1
w Weite, allgemein m
wE Emitterweite m
W Energie, allgemein eV
wn Länge des neutralen n-Gebietes m
wp Länge des neutralen p-Gebietes m
WA Akzeptorniveau eV
WD Donatorniveau eV
WC Energieniveau der Leitungsbandkante eV
WD Donatorniveau eV
Wem Energie eines emittierten Photons eV
WEx Austrittsarbeit eV
WF Ferminiveau eV
Wg Bandabstand eV
Wi Intrinsicniveau eV
Wkin,n Kinetische Energie der Elektronen eV
Wph Photonenenergie eV
WV Energieniveau der Valenzbandkante eV
WX Elektronenaffinität eV
xB Basisweite m
xn Ausdehnung der Raumladungszone im n-Gebiet m
xp Ausdehnung der Raumladungszone im p-Gebiet m
[Y ] Leitwertmatrix AV−1
Liste der verwendeten Symbole XV

βn Verstärkungsfaktor des n-Kanal MOSFET AV−2


βp Verstärkungsfaktor des p-Kanal MOSFET AV−2
βN Kleinsignalstromverstärkung des Bipolartransistors 1
εr Relative Dielektrizitätszahl 1
η Wirkungsgrad, allgemein 1
ηinj Injektionswirkungsgrad 1
ηopt optischer Wirkungsgrad 1
ηq Quantenwirkungsgrad 1
ηP Leistungswirkungsgrad 1
ηq,ext externer Quantenwirkungsgrad 1
ηq,int interner Quantenwirkungsgrad 1
µn Beweglichkeit der Elektronen m2 V−1 s−1
µp Beweglichkeit der Löcher m2 V−1 s−1
ϕ Phase ◦

ϕ(jω) Phasengang ◦

ϕR Phasenrand ◦

Φe Strahlungsleistung W
Φi Diffusionspotenzial V
ΦK Kontaktpotenzial V
Φph Photonenstrom s−1
Φv Lichtstrom lm
ρ Ladungsdichte As m−3
σ Elektrische Leitfähigkeit AV−1 m−1
σn Flächenladungsdichte As m−2
τn Lebensdauer der Elektronen s
τN Transitzeit im Normalbetrieb s
τI Transitzeit im Inversbetrieb s
τp Lebensdauer der Löcher s
τT Transitzeit s
ω Kreisfrequenz, allgemein rad s−1
ωβ Beta-Grenzfrequenz rad s−1
ωH obere Grenzfrequenz rad s−1
ωL untere Grenzfrequenz rad s−1
ωT Transitfrequenz rad s−1

Sonstige Symbole
Name Bedeutung

// Parallelschaltung
· logische UND-Verknüpfung
+ logische ODER-Verknüpfung
XVI Liste der verwendeten Symbole

Physikalische Konstanten
Name Bedeutung Wert

c Lichtgeschwindigkeit im Vakuum 2, 997 × 108 ms−1


h Planck´sches Wirkungsquantum 4, 135 × 10−15 eVs
q Elementarladung 1, 6 × 10−19 As
k Boltzmann-Konstante 1, 38 × 10−23 J K−1
ε0 Dielektrizitätszahl des Vakuums 8, 854 × 10−12 AsV−1 m−1

Materialeigenschaften von Silizium

Name Bedeutung Wert bei T = 300 K

WG Bandabstand 1,1 eV
εr relative Dielektrizitätszahl von Si 11, 9
εox relative Dielektrizitätszahl von SiO2 3, 9
ni Intrinsicdichte 1, 5 × 1016 m−3
NC Äquivalente Zustandsdichte 2, 8 × 1025 m−3
NV Äquivalente Zustandsdichte 1, 04 × 1025 m−3
µn Beweglichkeit der Elektronen 0, 135 m2 V−1 s−1
µp Beweglichkeit der Löcher 0, 048 m2 V−1 s−1
1
Grundlagen der Halbleiterphysik

1.1 Formelsammlung

Elektronendichte

1
n0 = NC exp (WC WF ) (1.1)
kT

1
= ni exp (WF Wi ) (1.2)
kT

Löcherdichte

1
p0 = NV exp (WF WV ) (1.3)
kT

1
= ni exp (Wi WF ) (1.4)
kT

Massenwirkungsgesetz
n0 p0 = n2i (1.5)
Ladungsträgerdichten in einem n-Halbleiter (Donatordichte ND )

n0 = ND (1.6)

n2i
p0 = (1.7)
ND
Ladungsträgerdichten in einem p-Halbleiter (Akzeptordichte NA )

p0 = NA (1.8)

n2i
n0 = (1.9)
NA

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,


DOI 10.1007/978-3-642-21011-2_1, © Springer-Verlag Berlin Heidelberg 2011
2 1 Halbleiterphysik

Fermiverteilung
1
F (W ) = ⇥ 1
⇤ (1.10)
1 + exp (W WF ) kT
Di↵usionskoeffizient (Einstein-Beziehung)
kT kT
Dn = µn bzw. Dp = µp (1.11)
q q
Di↵usionslänge
p p
Ln = Dn ⌧n bzw. Lp = Dp ⌧p (1.12)

Elektronenstromdichte
dn
jn = qµn nE + qDn (1.13)
dx
Löcherstromdichte
dp
jp = qµp pE qDp (1.14)
dx
Gesamtstromdichte
j = jn + jp (1.15)
Kontinuitätsgleichungen
@n 1 @jn
=+ +G R (1.16)
@t q @x
@p 1 @jp
= +G R (1.17)
@t q @x
Leitfähigkeit
= q [µn n + µp p] (1.18)
Überschussladungsträgerdichte
n0 = n n0 bzw. p0 = p p0 (1.19)

Ausgleichsvorgänge bei Störung des thermodyn. Gleichgewichts

n-Halbleiter: Zeitliches Abklingen der Überschussminoritätsträgerdichte


✓ ◆
t
pn (t) = pn (0) exp
0 0
(1.20)
⌧p

n-Halbleiter: Räumliches Abklingen der Überschussminoritätsträgerdichte


✓ ◆
x
p0n (x) = p0n (0) exp für w Lp (lange Abmessungen) (1.21)
Lp
⇣ x⌘
p0n (x) = p0n (0) 1 für w ⌧ Lp (kurze Abmessungen) (1.22)
w
1.2 Verständnisfragen zur Halbleiterphysik 3

p-Halbleiter: Zeitliches Abklingen der Überschussminoritätsträgerdichte


✓ ◆
t
np (t) = np (0) exp
0 0
(1.23)
⌧n

p-Halbleiter: Räumliches Abklingen der Überschussminoritätsträgerdichte


✓ ◆
x
np (x) = np (0) exp
0 0
für w Ln (lange Abmessungen) (1.24)
Ln
⇣ x ⌘
n0p (x) = n0p (0) 1 für w ⌧ Ln (kurze Abmessungen) (1.25)
w

1.2 Verständnisfragen zur Halbleiterphysik

Aufgabenstellung

a. Was versteht man unter Eigenleitung und welche qualitative Aussage


lässt sich zur Höhe der Leitfähigkeit machen, die aus der Eigenleitung
resultiert?

b. Wodurch ist das thermodynamische Gleichgewicht charakterisiert?

c. Welcher Zusammenhang besteht zwischen dem Bandabstand eines


Materials und dessen Leitfähigkeit?

d. Wovon hängen die Elektronen- und die Löcherdichte bei einem reinen
(undotierten) Halbleiter ab?

e. Ein Siliziumhalbleiter werde mit 1017 dreiwertigen Fremdatomen pro


Kubikzentimeter dotiert. Handelt es sich um einen n- oder um einen
p-Halbleiter? Wie groß ist die Majoritätsträgerdichte, die sich bei Raum-
temperatur einstellt? Wie kann die Minoritätsträgerdichte berechnet
werden?

f. In einem n-dotierten Halbleiter gibt es sehr viele negativ geladene freie


Elektronen, aber nur sehr wenige positiv geladene Löcher. Warum ist der
Halbleiter dennoch nach außen hin elektrisch neutral?

g. Aus welchen Anteilen setzen sich jeweils Elektronen- und Löcherstrom


zusammen und welche physikalische Ursache haben diese Anteile?

h. Welche Zusammenhänge werden durch die Kontinuitätsgleichung be-


schrieben?
4 1 Halbleiterphysik

i. Zwischen den beiden Enden einer Halbleiterprobe werde eine Spannung


ungleich null angelegt. Wie äußert sich dies in dem Bänderdiagramm des
Halbleiters?

j. Was ist der Unterschied zwischen starker und schwacher Injektion?

k. Gegeben sei ein Halbleiter, bei dem das bestehende thermodynamische


Gleichgewicht durch Lichteinstrahlung gestört wird. Welchen Einfluss
hat dies auf die Elektronen- und die Löcherdichte?

l. Am Rand (x = 0) der in Abb. 1.1 gezeigten Halbleiterprobe werden


gleichzeitig Elektronen und Löcher injiziert. Es liege schwache Injektion
vor. Wie verhalten sich die Ladungsträgerdichten entlang der x-Achse im
stationären Fall? Eine qualitative Aussage ist ausreichend.

Halbleiter

x=0 x

Abb. 1.1. Lokale Injektion von Ladungsträgern

Lösung zu: a. Eigenleitung

Eigenleitung ist die elektrische Leitfähigkeit eines undotierten Halbleiters. Ur-


sache dafür ist das Aufbrechen von Bindungen im Kristallgitter durch ther-
mische Energie, was zur Generation von freien Elektronen und Löchern führt,
die zum Ladungstransport beitragen können. Die Dichte der so generierten
1.1.2 Ladungsträger bezeichnet man als Eigenleitungsträgerdichte. Bei Raumtem-
peratur ist die Dichte der freien Ladungsträger und somit auch die Leitfähig-
keit relativ gering, sie steigt jedoch mit zunehmender Temperatur stark an.

S.m.i.L.E: 1.1 Undotierter Halbleiter

Lösung zu: b. Thermodynamisches Gleichgewicht

In einem Halbleiterkristall führt das thermisch bedingte Aufbrechen von


Bindungen zur Generation von Elektron-Loch-Paaren. Diesem Prozess steht
ein Rekombinationsprozess gegenüber, der zum Verschwinden von Ladungs-
trägern führt. Im thermodynamischen Gleichgewicht ist die temperaturabhängi-
1.1.3 ge Generationsrate gleich der von der Anzahl der Ladungsträger abhängigen
Rekombinationsrate.
1.2 Verständnisfragen zur Halbleiterphysik 5

Lösung zu: c. Bandabstand und Leitfähigkeit

Der Bandabstand entspricht der zum Aufbrechen einer Bindung, d.h. der zum
Generieren eines Elektron-Loch-Paares nötigen Energie. Je kleiner der Band-
abstand, desto geringer ist diese Energie und desto leichter können Elektronen
vom Valenzband in das Leitungsband gelangen, wo sie zum Ladungstransport
beitragen können. Materialien mit kleinem Bandabstand haben daher - unter
sonst gleichen Bedingungen - eine höhere Leitfähigkeit als solche mit großem 1.1.3
Bandabstand. Anhand des Bandabstandes kann man daher zwischen Leitern,
Halbleitern und Isolatoren unterscheiden.

Lösung zu: d. Undotierter Halbleiter

Bei einem undotierten Halbleiter entstehen freie Ladungsträger durch das


thermisch bedingte Aufbrechen von Bindungen (vgl. Teilaufgabe a.). Im ther-
modynamischen Gleichgewicht sind bei einem undotierten Halbleiter Elektro-
nendichte n0 und Löcherdichte p0 jeweils gleich der Eigenleitungsträgerdichte
ni . Diese ist stark temperaturabhängig und hat bei Raumtemperatur einen
Wert von etwa 1, 5 ⇥ 1010 cm 3 (Silizium). 1.1.3

Lösung zu: e. Dotierter Halbleiter

Da der Dotiersto↵ dreiwertig ist, liegt p-Dotierung vor. Bei Raumtemperatur


sind nahezu alle Dotieratome ionisiert, so dass die Majoritätsträgerdichte, d.h.
in diesem Fall die Löcherdichte, etwa der Dichte der Dotieratome entspricht,
also p0 = NA = 1017 cm 3 . Die Minoritätsträgerdichte, d.h. die Elektronen-
dichte lässt sich aus dem Massenwirkungsgesetz (1.5) bestimmen. Es ergibt 1.1.4
sich n0 = n2i /NA = 2, 25 ⇥ 103 cm 3 .

Lösung zu: f. Elektrisches Verhalten von dotierten Halbleitern

Der n-dotierte Halbleiter ist nach außen hin neutral, da jedem freien Elektron
ein positiv geladenes, ortsfestes Dotiersto↵-Ion gegenübersteht.
1.1.4
S.m.i.L.E: 1.1 n-dotierter Halbleiter

Lösung zu: g. Elektronen- und Löcherstrom

Elektronen- und Löcherstrom setzen sich gemäß (1.13) bzw. (1.14) jeweils aus
einem Drift- und einem Di↵usionsanteil zusammen. Der Driftstrom wird durch
die Wirkung eines elektrischen Feldes auf die freien Ladungsträger im Halb-
leiter verursacht. Der resultierende Strom ist daher proportional zu dem elek-
trischen Feld und der Ladungsträgerdichte. Der Di↵usionsstrom wird durch 1.3.2
Konzentrationsunterschiede der Ladungsträgerdichte verursacht. Er ist daher 1.3.3
6 1 Halbleiterphysik

proportional dem Gradienten der Ladungsträgerdichte, aber unabhängig von


dem elektrischen Feld.

S.m.i.L.E: 1.3 Drift u. 1.3 Di↵usion

Lösung zu: h. Kontinuitätsgleichung

Eine Änderung der Ladungsträgerdichte an einem Ort im Halbleiter kann


entweder durch den Zu- bzw. Abfluss von Ladungsträgern, also elektrischen
Strom, oder durch das Entstehen bzw. Verschwinden von Ladungsträgern
durch Generation bzw. Rekombination verursacht werden. Dieser Zusammen-
1.4.2 hang wird durch die Kontinuitätsgleichung (1.16) bzw. (1.17) beschrieben.

Lösung zu: i. Bänderdiagramm bei angelegter Spannung

Legt man eine Spannung ungleich null an den Halbleiter, kommt es zu einer
Absenkung der Energiebänder an der Stelle höheren Potenzials gegenüber
der Stelle niedrigeren Potenzials, d.h. die Energiebänder verlaufen nicht mehr
1.3.4 horizontal.

S.m.i.L.E: 1.3 Ladungstransport

Lösung zu: j. Starke und schwache Injektion

Durch die Injektion von Minoritätsladungsträgern in einen Halbleiter ändert


sich neben der Minoritätsträgerdichte aus Neutralitätsgründen auch die Ma-
joritätsträgerdichte. Bei schwacher Injektion ist die Änderung der Majo-
1.4.1 ritätsträgerdichte gegenüber ihrem ursprünglichen Wert vernachlässigbar, bei
starker Injektion hingegen nicht.

Lösung zu: k. Störung des thermodynamischen Gleichgewichts (I)

Die Lichteinstrahlung führt zu einer Erhöhung der Generationsrate G, was zu


einer Zunahme der Elektronen- und der Löcherdichte führt. Mit wachsender
1.4.3 Ladungsträgerzahl erhöht sich jedoch auch die Rekombinationsrate R, was
dem Anstieg der Ladungsträgerzahl entgegenwirkt. Die Ladungsträgerdichte
steigt also so lange an, bis die Rekombinationsrate gleich der Generationsrate
ist und sich somit ein neuer Gleichgewichtszustand mit erhöhten Ladungs-
trägerdichten einstellt. Die den Ausgleichsvorgang beschreibende Zeitkonstan-
te ist die Minoritätsträgerlebensdauer.

S.m.i.L.E: 1.4 Temporäre Störung des TGG


1.3 Dotierter Halbleiter 7

Lösung zu: l. Störung des thermodynamischen Gleichgewichts (II)

Bedingt durch die Injektion liegen die Ladungsträgerdichten am Rand des


Halbleiters oberhalb der Werte im thermodynamischen Gleichgewicht. Dies
führt zu einer Di↵usion von Ladungsträgern in den Halbleiter. Gleichzei-
tig steigt wegen der erhöhten Ladungsträgerdichten die Rekombinationsrate, 1.4.4
was dazu führt, dass die Ladungsträger auf ihrem Weg durch den Halbleiter
verstärkt rekombinieren. Die Dichte der Ladungsträger nimmt daher mit zu-
nehmendem Abstand vom Rand des Halbleiters ab, wobei die Abnahme durch
eine Exponentialfunktion beschrieben wird.

S.m.i.L.E: 1.4 Lokale Störung des TGG

1.3 Dotierter Halbleiter

Aufgabenstellung

Gegeben sei ein Siliziumhalbleiter, der zunächst mit 5 ⇥ 1015 Boratomen pro
Kubikzentimeter und anschließend mit 5 ⇥ 1017 Phosphoratomen pro Kubik-
zentimeter dotiert wurde. Der Halbleiter befinde sich im thermodynamischen
Gleichgewicht bei Raumtemperatur.
a. Berechnen Sie die Elektronen- und die Löcherdichte im Halbleiter.

b. Zeichnen Sie das Bänderdiagramm des Halbleiters.

c. Wie groß ist die Leitfähigkeit der Halbleiterprobe? Vergleichen Sie diesen
Wert mit der Leitfähigkeit eines entsprechenden undotierten Halbleiters.

Lösung zu: a. Elektronen- und Löcherdichte

Wird ein Halbleiter sowohl mit Donatoren als auch mit Akzeptoren dotiert,
so wird das Verhalten des Halbleiters (n- oder p-Typ) allein durch die Do-
tieratome mit der höheren Konzentration bestimmt, in diesem Fall also dem
Phosphor. Phosphor ist fünfwertig, es handelt sich demnach um einen Dona-
tor und der Halbleiter wird entsprechend n-leitend. Da bei Raumtemperatur
nahezu alle Donatoratome ionisiert sind, stellt sich im Halbleiter eine Elek- 1.1.4
tronendichte gemäß (1.6) ein und wir erhalten

n0 = ND
= 5 ⇥ 1017 cm 3
. (1.26)
8 1 Halbleiterphysik

Zur Berechnung der Löcherdichte können wir das Massenwirkungsgesetz (1.5)


verwenden, da sich der Halbleiter im thermodynamischen Gleichgewicht be-
findet. Für die Löcherdichte gilt demnach

n2i (1, 5 ⇥ 1010 cm 3 2


)
p0 = =
n0 5 ⇥ 1017 cm 3

= 4, 5 ⇥ 10 cm 3 .
2
(1.27)

Lösung zu: b. Bänderdiagramm

Im Bänderdiagramm ist der Abstand zwischen Valenzbandkante WV und Lei-


tungsbandkante WC durch den Bandabstand vorgegeben (Wg = 1, 1 eV für
Silizium). Das Intrinsicniveau Wi liegt in guter Näherung in der Mitte zwi-
schen den Bandkanten. Zur Berechnung der Lage des Ferminiveaus WF wird
1.2.1 die Beziehung (1.2) nach (WF Wi ) umgestellt. Dies führt auf

n0 5 ⇥ 1017 cm 3
WF Wi = kT ln = 0, 026 eV ln
ni 1, 5 ⇥ 1010 cm 3
= 0, 45 eV , (1.28)

womit sich das in Abb. 1.2 dargestellte Bänderdiagramm skizzieren lässt. Ty-
pisch für einen n-Typ Halbleiter ist die Lage des Ferminiveaus in der Nähe der
Leitungsbandkante WC , wobei das Ferminiveau mit zunehmender Dotierung
immer weiter an die Leitungsbandkante rückt.

WC
WF 0,45eV
Wi 1,1eV

WV

Abb. 1.2. Bänderdiagramm des n-Halbleiters. Das Ferminiveau WF liegt oberhalb


des Intrinsicniveaus Wi in der Nähe der Leitungsbandkante WC

An dieser Stelle sei angemerkt, dass man zur Bestimmung der Lage des
Ferminiveaus auch Gleichung (1.1) nach (WC WF ) oder Gleichung (1.3)
nach (WF WV ) hätte auflösen können.
1.4 Ferminiveau und freie Ladungsträger 9

Lösung zu: c. Leitfähigkeit

Die Leitfähigkeit des Halbleiters berechnet sich gemäß (1.18), wobei im ther-
modynamischen Gleichgewicht für die Ladungsträgerdichten n = n0 und
p = p0 gilt. Da beim vorliegenden n-Halbleiter die Elektronendichte sehr viel 1.3.2
größer ist als die Löcherdichte, gilt hier µn n0 µp p0 . Der Einfluss der Löcher
auf die Leitfähigkeit ist somit vernachlässigbar und wir erhalten in guter Nähe-
rung
= qµn n0 . (1.29)
Mit n0 = ND aus Teilaufgabe a. folgt schließlich für die Leitfähigkeit
19 1
= 1, 6 ⇥ 10 As ⇥ 0, 135 m2 V s 1
⇥ 5 ⇥ 1023 m 3

= 1, 08 ⇥ 104 Sm 1
. (1.30)

Bei dem undotierten Halbleiter sind die Ladungsträgerdichten gleich der Ei-
genleitungsdichte und wir erhalten mit (1.18) und n0 = p0 = ni die deutlich
geringere Leitfähigkeit

= q [µn + µp ] ni
1
= 1, 6 ⇥ 10 19 As ⇥ 0, 183 m2 V s 1
⇥ 1, 5 ⇥ 1016 m 3

= 4, 39 ⇥ 10 4 Sm 1 . (1.31)

1.4 Ferminiveau und freie Ladungsträger

Aufgabenstellung

Gegeben sei ein Siliziumhalbleiter, bei dem das Ferminiveau 0, 1 eV oberhalb


der Valenzbandkante liegt. Der Halbleiter befinde sich im thermodynamischen
Gleichgewicht bei Raumtemperatur (T = 300 K).
a. Skizzieren Sie das Bänderdiagramm des Halbleiters.

b. Berechnen Sie die Wahrscheinlichkeit, dass die Leitungs- bzw. die


Valenzbandkante mit Elektronen besetzt ist.

c. Vergleichen Sie die unter b. ermittelten Werte mit den entsprechenden


Wahrscheinlichkeiten bei einem undotierten Halbleiter.

d. Wie groß ist die Elektronen- und die Löcherdichte in dem dotierten
Halbleiter, die sich im thermodynamischen Gleichgewicht einstellt?

e. Welche Art der Dotierung liegt vor? Nennen Sie mindestens zwei chemi-
sche Elemente, die dafür als Dotiersto↵e in Frage kommen.
10 1 Halbleiterphysik

Lösung zu: a. Bänderdiagramm

Zum Skizzieren des Bänderdiagramms benötigen wir neben dem Abstand zwi-
schen Leitungsbandkante WC und Valenzbandkante WV die relative Lage des
Ferminiveaus WF . Der erste Wert ist durch den Bandabstand von Silizium
(Wg = 1, 1 eV) vorgegeben; die Lage des Ferminiveaus WF ergibt sich direkt
aus der Aufgabenstellung, was auf das in Abb. 1.3 gezeigte Bänderdiagramm
führt. Dort ist zusätzlich das Intrinsicniveau Wi eingezeichnet, welches in der
Mitte zwischen den Bandkanten liegt. Der Abstand zwischen Leitungsband-
kante und Ferminiveau beträgt WC WF = 1, 0 eV.

WC
1,0eV
Wi 1,1eV
WF
WV
0,1eV

Abb. 1.3. Bänderdiagramm des dotierten Siliziumhalbleiters. Das Ferminiveau WF


liegt 0, 1 eV oberhalb der Valenzbandkante WV

Lösung zu: b. Besetzungswahrscheinlichkeit

Die Wahrscheinlichkeit, dass ein Energiezustand W mit Elektronen besetzt


ist, kann mit Hilfe der Fermiverteilung (1.10) berechnet werden. Für die Lei-
1.2.1 tungsbandkante WC ergibt sich daher mit kT = 0, 026 eV
1 1
F (WC ) = ⇥ ⇤= ⇣ ⌘
1 + exp (WC 1
WF ) kT 1, 0 eV
1 + exp 0, 026 eV
17
= 1, 98 ⇥ 10 . (1.32)

Analog ergibt sich für den Wert an der Valenzbandkante WV


1 1
F (WV ) = ⇥ ⇤= ⇣ ⌘
1 + exp (WV WF ) 1 0, 1 eV
kT 1 + exp 0, 026 eV
= 0, 979 . (1.33)
1.4 Ferminiveau und freie Ladungsträger 11

Lösung zu: c. Vergleich mit undotiertem Halbleiter

Bei einem undotierten Halbleiter liegt das Ferminiveau WF in der Mitte der
Bandkanten, also bei dem Intrinsicniveau Wi . Damit ergibt sich WC WF =
WF WV = Wg /2 = 0, 55 eV. Einsetzen dieser Werte in (1.10) liefert

1 1
F (WC ) = ⇥ ⇤= ⇣ ⌘
1 + exp (WC WF ) 1 0, 55 eV
kT 1 + exp 0, 026 eV
10
= 6, 5 ⇥ 10 (1.34)

und
1 1
F (WV ) = ⇥ ⇤= ⇣ ⌘. (1.35)
1 + exp (WV WF ) 1 0, 55 eV
kT 1 + exp 0, 026 eV

Da der exp()-Term im Nenner sehr viel kleiner als 1 ist, ergibt die Auswer-
tung dieser Beziehung mit einem Taschenrechner aufgrund von Rundungs-
ungenauigkeiten i.d.R. das Ergebnis F (WV ) = 1. Mit Hilfe der Näherung
1/(1 + x) ⇡ 1 x für x ⌧ 1 erhält man das genauere Ergebnis
✓ ◆
0, 55 eV
F (WV ) = 1 exp
0, 026 eV
10
=1 6, 5 ⇥ 10 . (1.36)

Die Ergebnisse aus den Teilaufgaben b. und c. zeigen, dass die Besetzungs-
wahrscheinlichkeit F (W ) für Elektronen an der Valenzbandkante sehr groß
ist, an der Leitungsbandkante dagegen deutlich kleiner. Da die Besetzungs-
wahrscheinlichkeit für Löcher durch den Ausdruck 1 F (W ) gegeben ist, gilt
für Löcher entsprechend das Gegenteil, d.h. bei diesen ist die Besetzungswahr-
scheinlichkeit an der Valenzbandkante sehr klein und an der Leitungsbandkan-
te sehr groß. Durch die Verschiebung des Ferminiveaus nach unten verringern
sich die Besetzungswahrscheinlichkeiten für Elektronen an beiden Bandkanten
deutlich und die für die Löcher nehmen entsprechend zu. Wie in Teilaufgabe
d. gezeigt, ändern sich damit auch unmittelbar die Ladungsträgerdichten.

S.m.i.L.E: 1.2 Fermiverteilung

Lösung zu: d. Elektronen- und Löcherdichte

Die sich in Abhängigkeit von der Lage des Ferminiveaus einstellende Elektro-
nen- bzw. Löcherdichte im Halbleiter kann direkt mit (1.1) bzw. (1.3) berech-
net werden. Mit den Abständen des Ferminiveaus von den beiden Bandkanten
WF WV = 0, 1 eV bzw. WC WF = 1, 0 eV (vgl. Teilaufgabe a.) erhalten 1.2.1
wir die Beziehungen
12 1 Halbleiterphysik
 ✓ ◆
1 19 3 1, 0 eV
n0 = NC exp (WC WF ) = 2, 8 ⇥ 10 cm exp
kT 0, 026 eV
= 5, 54 ⇥ 102 cm 3
(1.37)

sowie
 ✓ ◆
1 0, 1 eV
p0 = NV exp (WF WV ) = 1, 04 ⇥ 1019 cm 3
exp
kT 0, 026 eV
= 2, 22 ⇥ 1017 cm 3
. (1.38)

S.m.i.L.E: 1.2 Freie Ladungsträger

Lösung zu: e. Art der Dotierung, geeignete Störstellenmaterialien

Es liegt p-Dotierung vor. Dies ergibt sich aus der Tatsache, dass das Fermini-
veau für den vorliegenden Halbleiter unterhalb des Intrinsicniveaus liegt (vgl.
Teilaufgabe a.). Damit gleichbedeutend ist die Aussage, dass im thermody-
namischen Gleichgewicht mehr freie Löcher als Elektronen vorhanden sind,
d.h. p0 n0 (vgl. Teilaufgabe d.). Für die p-Dotierung kommen dreiwertige
Störstellenmaterialien (z.B. Bor, Indium oder Gallium) in Frage.

1.5 Störung des thermodynamischen Gleichgewichts

Aufgabenstellung

Die Elektronendichte an der Oberfläche des in Abb. 1.4 gezeigten, p-dotierten


Siliziumblocks (NA = 1016 cm 3 ) werde durch eine kontinuierlich einwirkende
Störung auf n(0) = 1011 cm 3 angehoben. Die Dicke des Blocks sei d = 10 mm.
Die Lebensdauer der Elektronen betrage ⌧n = 2 µs. Weiterhin sei Raumtem-
peratur anzunehmen. Oberflächene↵ekte sowie die Abhängigkeit der Ladungs-
trägerbeweglichkeiten von der Dotierung seien vernachlässigbar.

p-Halbleiter

d
y

Abb. 1.4. Injektion von Elektronen in einen p-Halbleiter


1.5 Störung des thermodynamischen Gleichgewichts 13

a. Wie groß ist die Eindringtiefe de , d.h. die Distanz von der Oberfläche
des Halbleiterblocks bis zu der Stelle in seinem Innern, an dem die
Überschusselektronendichte auf 10% des Wertes an der Oberfläche
abgesunken ist.

b. Berechnen Sie den Verlauf von Elektronen- und Löcherstromdichte als


Funktion des Ortes y.

c. Wie groß ist die elektrische Feldstärke für y Ln ?

Lösung zu: a. Eindringtiefe

Werden in einen p-Typ Halbleiter Elektronen injiziert, so führt das entste-


hende Ladungsungleichgewicht zu einem sehr großen elektrischen Feld. Dieses
bewirkt praktisch sofort eine Verschiebung der Löcher, bis die Ladungsneu-
tralität wieder hergestellt ist. Der Verlauf der Ladungsträger innerhalb des
Halbleiters entspricht damit dem bei gleichzeitiger Injektion von Elektronen 1.4.4
und Löchern. Da im vorliegenden Fall der Halbleiterblock wegen d Ln
lange Abmessungen besitzt, beschreibt (1.24) das Abklingen der Überschuss-
elektronendichte mit zunehmendem Abstand y von der Oberfläche und wir
erhalten ✓ ◆
y
n0 (y) = n0 (0) exp . (1.39)
Ln
Die Di↵usionslänge Ln der Elektronen bestimmt sich gemäß (1.12) und (1.11)
sowie mit der Temperaturspannung UT = kT /q = 26 mV zu
s
q
kT
Ln = µn ⌧n = 26 mV ⇥ 0, 135 m2 V 1 s 1 ⇥ 2 µs
q
= 83, 8 µm . (1.40)

An der Stelle y = de ist laut Aufgabenstellung die Überschusselektronendichte


auf 10% abgesunken, d.h. es gilt
✓ ◆
de
n0 (de ) = 0, 1 n0 (0) = n0 (0) exp . (1.41)
Ln

Durch Umstellen ergibt sich daraus die Eindringtiefe

de = Ln ln(0, 1)
= 193 µm . (1.42)

S.m.i.L.E: 1.4 Lokale Störung des TGG


14 1 Halbleiterphysik

Lösung zu: b. Räumlicher Verlauf von Elektronen- und


Löcherstromdichte

Der Verlauf der Stromdichten über dem Ort ergibt sich aus den folgenden
Überlegungen: Da an der Stelle y = 0 ausschließlich Elektronen injiziert wer-
den, handelt es sich an dieser Stelle um einen reinen Elektronenstrom, der im
1.3.2 Halbleiter fließt. Die entsprechende Stromdichte setzt sich nach (1.13) allge-
1.3.3 mein zusammen aus einem Drift- und einem Di↵usionsanteil, d.h.

jn = jDrif t,n + jDif f,n


dn
= qµn nE + qDn . (1.43)
dy
Da der Elektronenstrom in dem p-Halbleiter ein Minoritätsträgerstrom ist,
kann für den vorliegenden Fall der schwachen Injektion der Driftanteil ge-
1.4.4 genüber dem Di↵usionsanteil vernachlässigt werden. Somit vereinfacht sich
(1.43) zu
dn
jn = qDn . (1.44)
dy
Die Ableitung der Elektronendichte nach dem Ort in (1.44) kann aus dem
bereits in Teilaufgabe a. bestimmten Verlauf der Überschusselektronendichte
(1.39) bestimmt werden. Da sich die Elektronendichte und die entsprechende
Überschussdichte nur durch einen konstanten Wert unterscheiden (n0 = n
n0 ), gilt ✓ ◆
dn dn0 1 0 y
= = n (0) exp . (1.45)
dy dy Ln Ln
Dabei kann zur Vereinfachung die Überschusselektronendichte an der Ober-
fläche n0 (0) = n(0) n0 durch die Elektronendichte n(0) ersetzt werden, da
sich beide nur um die vernachlässigbar kleine Gleichgewichtselektronendichte
n0 = n2i /NA = 2, 25 ⇥ 104 cm 3 unterscheiden. Für die gesuchte Elektro-
nenstromdichte ergibt sich dann mit (1.44), (1.45) und der Einsteinbeziehung
(1.11) ✓ ◆
kT µn y
jn (y) = n(0) exp . (1.46)
Ln Ln
An der Oberfläche des Halbleiters (y = 0) ergibt sich mit kT = 0, 026 eV =
4, 14 ⇥ 10 21 Ws eine Stromdichte von
21 1
kT µn 4, 14 ⇥ 10 Ws ⇥ 0, 135 m2 V s 1
jn (0) = n(0) = ⇥ 1017 m 3
Ln 83, 8 ⇥ 10 6 m
= 0, 667 Am 2 . (1.47)

Für den gesuchten Verlauf der Elektronenstromdichte jn (y) erhalten wir damit
✓ ◆
y
jn (y) = jn (0) exp . (1.48)
Ln
1.5 Störung des thermodynamischen Gleichgewichts 15

Die Löcherstromdichte ergibt sich aus folgenden Überlegungen: Zum einen


muss die Gesamtstromdichte über dem Ort konstant sein, da an keiner Stelle
des Halbleiterblocks Ladungsträger abfließen können, d.h. es gilt

jges = jn (y) + jp (y) = const. . (1.49)

Zum anderen ist der Löcherstrom an der Stelle y = 0 gleich null, da dort nur
Elektronen injiziert werden, so dass

jp (0) = 0 (1.50)

gilt. Mit (1.49) und (1.50) folgt daraus

jn (0) = jges . (1.51)

Damit erhalten wir schließlich für die Löcherstromdichte aus (1.49)

jp (y) = jges jn (y)


 ✓ ◆
y
= jn (0) 1 exp . (1.52)
Ln
Die sich ergebenden Verläufe der Stromdichten sind in Abb. 1.5 gezeigt. Man
erkennt, dass es sich bei dem Strom an der Stelle y = 0 zunächst um einen
reinen Elektronenstrom handelt, der durch die injizierten Elektronen hervor-
gerufen wird. Diese Elektronen rekombinieren jedoch auf ihrem Weg durch
den Halbleiter, wobei die dazu nötigen Löcher aus dem p-Halbleiter nachge-
liefert werden, was dem Löcherstrom entspricht. Im Inneren des Halbleiters,
wo die Elektronendichte wieder auf die Gleichgewichtsdichte abgeklungen ist,
fließt praktisch kein Elektronenstrom mehr, der gesamte Strom wird hier von
Löchern getragen.

j
Ln d
0
jn(y) y

jp(y)
jn(0)
jges

Abb. 1.5. Verläufe der Stromdichten im Halbleiter

Lösung zu: c. Feldstärke

Zur Berechnung der elektrischen Feldstärke nutzen wir das Ergebnis der letz-
ten Teilaufgabe, in der wir festgestellt hatten, dass der Strom weit ab von der
16 1 Halbleiterphysik

Oberfläche des Halbleiters, d.h. für y Ln , ein reiner Löcherstrom ist und
den konstanten Wert jges besitzt.
Gleichzeitig verlaufen für y Ln , d.h. weit ab von der Oberfläche, die
Ladungsträgerdichten annähernd konstant, so dass dort dp/dy = 0 gilt und
der Di↵usionsanteil des Stromes verschwindet. Bei dem Löcherstrom an dieser
Stelle handelt es sich also um einen reinen Driftstrom und wir erhalten mit
(1.14)
jp = jges = qµp p(y)E(y) . (1.53)
Den Wert der Majoritätsträgerdichte p(y) in (1.53) können wir wegen der
schwachen Injektion durch die entsprechende Gleichgewichtsdichte, d.h. die
Dotierungsdichte NA ersetzen. Für y Ln gilt daher

p(y) = p0 = NA = const. . (1.54)

Da die Löcherdichte für y Ln konstant ist, muss auch die Feldstärke kon-
stant sein und wir erhalten

jp = jges = qµp NA E . (1.55)

Der Strom jges entspricht nach (1.51) dem bereits in Teilaufgabe b. berech-
neten Strom jn (0). Durch Umstellen von (1.55) ergibt sich daher schließlich
die elektrische Feldstärke für y Ln zu
2
jn (0) 0, 667 Am
E= = 1
qµp NA 1, 6 ⇥ 10 As ⇥ 0, 048 m2 V
19 s 1 ⇥ 1022 m 3

= 8, 68 ⇥ 10 3 Vm 1 . (1.56)
2
Diode

2.1 Formelsammlung
Di↵usionsspannung
kT N A ND
i = ln (2.1)
q n2i
Überschussladungsträgerdichten an den Rändern der Raumladungszone
h ⇣ q ⌘ i
p0n (xn ) = pn0 exp Upn 1 bzw. (2.2)
h ⇣ kT
q ⌘ i
n0p ( xp ) = np0 exp Upn 1 (2.3)
kT
Diodengleichung h ⇣ q ⌘ i
ID = IS exp Upn 1 (2.4)
kT
Sättigungsstrom

Dp Dn
IS = qAn2i + (lange Abmessungen) (2.5)
Lp ND Ln NA

D Dn
IS = qAn2i
p
+ (kurze Abmessungen) (2.6)
wn ND wp NA

Weite der Raumladungszone (abrupter pn-Übergang)


s 
2"0 "r 1 1
w= + ( i Upn ) (2.7)
q NA ND

Ausdehnung der Raumladungszone in das n- bzw. p-Gebiet


NA
xn = w (2.8)
NA + N D
ND
xp = w (2.9)
NA + N D

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,


DOI 10.1007/978-3-642-21011-2_2, © Springer-Verlag Berlin Heidelberg 2011
18 2 Diode

Sperrschichtkapazität
A"0 "r
Cj = (2.10)
w
Di↵usionskapazität ⇣ q ⌘
q
Cd = ⌧T IS exp Upn (2.11)
kT kT
Di↵usionsladung
Qd = ⌧T ID (2.12)
Speicherzeit
IF
tS = ⌧T (2.13)
IR
Diodenleitwert
q
gD = ID,A (2.14)
kT

2.2 Verständnisfragen zur Diode

Aufgabenstellung

a. Erklären Sie den Begri↵ Di↵usionsspannung. Beschreiben Sie am Beispiel


des abrupten pn-Übergangs die Vorgänge im Halbleiter, die zum Aufbau
der Di↵usionsspannung führen.

b. Warum führt die Di↵usionsspannung nicht zu einem Stromfluss, wenn die


beiden Anschlüsse einer Diode über einen metallenen Leiter miteinander
kurzgeschlossen werden?

c. An eine pn-Diode werde eine äußere Spannung Upn angelegt und der
Strom ID gemessen (Abb. 2.1). Beschreiben Sie die für den Stromfluss
relevanten physikalischen E↵ekte bei positiver bzw. negativer Spannung
Upn .

D
p-Gebiet n-Gebiet

Upn

Abb. 2.1. pn-Diode mit angelegter äußerer Spannung Upn


2.2 Verständnisfragen zur Diode 19

Lösung zu: a. Di↵usionsspannung

Die Di↵usionsspannung ist die Potenzialdi↵erenz, die als Folge der Ladungs-
trägerdi↵usion zwischen unterschiedlich dotierten Gebieten eines Halbleiters
auftritt.
Im Falle eines pn-Übergangs entsteht wegen der unterschiedlichen La- 2.1.1
dungsträgerkonzentrationen im p- und im n-Gebiet und den damit verbunde-
nen Konzentrationsgradienten zunächst eine Di↵usionsbewegung von Elektro-
nen in Richtung des p-Gebietes und von Löchern in Richtung des n-Gebietes
(Abb. 2.2).

neutrales p-Gebiet Raumladungszone neutrales n-Gebiet

Diffusion
Diffusion
Drift
Drift

qND
+
_ x
-qNA
E

-xp 0 xn x

Abb. 2.2. pn-Übergang mit den sich einstellenden Verläufen der Raumladung ⇢,
des elektrischen Feldes E und der Spannung

Durch das Abwandern der Elektronen entsteht daher am linksseitigen


Rand des n-Gebietes ein Bereich, in dem die Ladung der ortsfesten, posi-
tiv ionisierten Donatoratome (in Abb. 2.2 nicht dargestellt) nicht mehr durch
Elektronen kompensiert wird, so dass der Halbleiter dort positiv geladen ist.
Entsprechendes gilt am rechtsseitigen Rand des p-Gebietes, wo durch das
Abwandern der Löcher wegen der ortsfesten, negativ ionisierten Akzeptora-
tome ein negativ geladener Bereich entsteht. Die Ladungsdichte ⇢ in diesem
als Raumladungszone bezeichneten Bereich ( xp < x < xn ) bestimmt sich
aus der jeweiligen Dichte der Dotieratome zu qND bzw. qNA . Die Integra-
tion über die Raumladungsdichte ⇢ führt auf die elektrische Feldstärke E,
20 2 Diode

nochmalige Integration ergibt die über der Raumladungszone liegende Di↵u-


sionsspannung i .
Das elektrische Feld E führt nun zu einer Driftbewegung der Ladungs-
träger, die der beschriebenen Di↵usionsbewegung entgegengesetzt ist. Da-
durch stellt sich ein Gleichgewichtszustand ein, der dadurch gekennzeichnet
ist, dass sich die Drift- und Di↵usionsströme jeweils gegenseitig kompensieren.

S.m.i.L.E: 2.1 pn-Übergang

Lösung zu: b. Kurzgeschlossene Diode

In Abb. 2.3 ist eine Diode gezeigt, bei der das p- und das n-Gebiet über einen
metallenen Leiter miteinander kurzgeschlossen sind. Die Di↵usionsspannung
i führt nicht zu einem Stromfluss, weil sich an den beiden Metall-Halbleiter-
2.1.2 Übergängen, ähnlich wie beim pn-Übergang, so genannte Kontaktspannungen
K aufbauen und die Summe aller Spannungen gleich null sein muss, d.h.
K1 + K2 i = 0. Die Kontaktspannungen und die Di↵usionsspannung
heben sich also gerade auf.

K1 i K2

D=0
p-Gebiet n-Gebiet

Abb. 2.3. Diode mit kurzgeschlossenem p- und n-Gebiet. Die Kontaktspannungen


und die Di↵usionsspannung heben sich gerade auf.

Lösung zu: c. Diode bei Anlegen einer äußeren Spannung

Das Anlegen einer äußeren Spannung an die Diode führt dazu, dass sich die
Spannung i über dem pn-Übergang ändert. Dabei kann davon ausgegangen
werden, dass die neutralen Bahngebiete und die Metall-Halbleiter-Kontakte
sehr niederohmig sind, so dass das Anlegen einer äußeren Spannung Upn eine
gleich große Änderung der Spannung über dem Übergang von i auf i Upn
bewirkt. Wird also eine negative Spannung Upn an die Diode gelegt, erhöht
2.1.2 sich die e↵ektive Spannung i Upn über der Raumladungszone und damit
auch betragsmäßig das elektrische Feld. Es kommt daher zu einer verstärkten
Driftbewegung der Minoritätsträger durch die Raumladungszone, die jedoch
wegen der geringen Dichte der Minoritätsträger zu einem nur sehr geringen
Strom, dem so genannten Sperrstrom, führt. Die Diode wird in diesem Fall in
Sperrpolung betrieben.
2.2 Verständnisfragen zur Diode 21

Durch Anlegen einer positiven Spannung Upn an die Diode verringert sich
die e↵ektive Spannung i Upn über der Raumladungszone und damit be-
tragsmäßig das elektrische Feld. Die Driftbewegung der Ladungsträger wird
damit schwächer und kann demnach die Di↵usion der Majoritätsträger nicht
mehr kompensieren. Es gelangen also Elektronen durch die Raumladungszone
bis in das neutrale p-Gebiet und entsprechend Löcher ins neutrale n-Gebiet,
wo sie jeweils mit den dortigen Majoritätsträgern rekombinieren. Diese werden
aus den neutralen Gebieten nachgeliefert, was einem Stromfluss ID entspricht.
Je größer die Spannung Upn , um so mehr Ladungsträger di↵undieren durch
den Übergang und um so größer wird gemäß (2.4) der Strom ID . Die Diode
wird in diesem Fall in Durchlasspolung betrieben.
Sehr anschaulich lässt sich das Verhalten der Diode bei Anlegen einer
äußeren Spannung auch anhand des Bänderdiagramms erklären. Nach An-
wendung der im Lehrbuch, Abschn. 2.4.1 beschriebenen Konstruktionsregeln
erhält man das in Abb. 2.4 gezeigte Bänderdiagramm für Upn < 0 V (links)
bzw. Upn > 0 V (rechts). In der Abbildung sind zusätzlich die jeweiligen 2.4

Upn < 0V Upn > 0V


W W

-q Upn WC WC
WF -q Upn WF

WV WV

p-Gebiet n-Gebiet x p-Gebiet n-Gebiet x

Abb. 2.4. Bänderdiagramm der Diode für Upn < 0 V (links) und Upn > 0 V (rechts)

Majoritätsträger in den Gebieten eingezeichnet. Da die Ladungsträger stets


versuchen, den Zustand niedrigster Energie einzunehmen, streben Elektronen
im Bänderdiagramm nach unten und Löcher nach oben. Wird eine Spannung
Upn an die Diode gelegt, so wird das Ferminiveau WF im p-Gebiet gegenüber
dem Ferminiveau im n-Gebiet energiemäßig um q Upn verschoben.
Ist Upn also negativ, liegt das Ferminiveau im p-Gebiet oberhalb des Fer-
miniveaus im n-Gebiet. Dadurch entsteht eine große Energiebarriere zwischen
den beiden Gebieten, so dass die Majoritätsträger nicht über den Übergang
gelangen können. Die Diode wird in Sperrpolung betrieben.
Ist Upn hingegen positiv, liegt das Ferminiveau im p-Gebiet unterhalb des
Ferminiveaus im n-Gebiet. Dadurch verringert sich die Höhe der Barriere, so
dass Elektronen ins p-Gebiet und Löcher ins n-Gebiet gelangen können; die
Diode wird also in Durchlasspolung betrieben.

S.m.i.L.E: 2.1 Diode u. 2.4 pn-Übergang


22 2 Diode

2.3 pn-Übergang

Aufgabenstellung

Gegeben sei eine Siliziumdiode mit abruptem pn-Übergang, bei der das p-
Gebiet mit 1015 Boratomen und das n-Gebiet mit 1017 Arsenatomen pro Ku-
bikzentimeter dotiert wurde. Die e↵ektive Querschnittsfläche der Diode be-
trage 0, 1 mm2 , die Bahngebiete seien lang gegenüber der Di↵usionslänge der
jeweiligen Minoritätsträger. Die Lebensdauer der Elektronen und der Löcher
betrage jeweils 30µs. Die Diode soll bei Raumtemperatur in drei verschiede-
nen Arbeitspunkten betrieben werden: In Sperrpolung (Upn = 10 V), ohne
Vorspannung (Upn = 0 V) sowie in Durchlasspolung mit eingeprägtem Strom
ID = 100 µA. Für jeden dieser Arbeitspunkte sind zu bestimmen:
a. Der Diodenstrom ID (bzw. die Spannung Upn bei gegebenem Strom),

b. die Di↵usions- und die Sperrschichtkapazität,

c. die maximal in der Diode auftretende elektrische Feldstärke,

d. der Verlauf der Ladungsträgerdichten n und p über dem Ort (Skizze).


Hinweise: Zur Vereinfachung kann die Transitzeit ⌧T durch die Lebensdau-
er der Elektronen bzw. der Löcher abgeschätzt werden, d.h. ⌧T = ⌧p =
⌧n = 30 µs. Weiterhin kann schwache Injektion vorausgesetzt und die Ge-
neration bzw. Rekombination von Ladungsträgern in der Raumladungszone
vernachlässigt werden. Ebenso kann der ohmsche Spannungsabfall über den
Kontakten und den neutralen Bahngebieten vernachlässigt werden (dies be-
deutet, dass eine von außen an die Diode angelegte Spannung Upn zu einer
entsprechenden Änderung der Spannung über dem pn-Übergang führt).

Lösung zu a. Gleichstromverhalten

Aus der Aufgabenstellung ergibt sich:


• NA = 1015 cm 3 = 1021 m 3 ,
• ND = 1017 cm 3 = 1023 m 3 ,
• A = 0, 1 mm2 = 10 7 m2 ,
• ⌧T = ⌧n = ⌧p = 30 µs,
• T = 300 K ) kT /q = 26 mV.
• Geometrie: lange Abmessungen (da die Bahngebiete der Diode lang ge-
genüber der Di↵usionslänge der Minoritätsträger sind).
Die Berechnung des Diodenstromes ID bzw. der Diodenspannung Upn erfolgt
mittels der Diodengleichung (2.4)
2.2.1
2.3 pn-Übergang 23
h ⇣ q ⌘ i
ID = IS exp Upn 1 (2.15)
kT
mit dem Sättigungsstrom IS , der für lange Abmessungen durch (2.5)

2 Dp Dn
IS = qAni + (2.16)
Lp ND Ln NA
gegeben ist. Wir bestimmen zunächst die Di↵usionskoeffizienten Dn und Dp
mit Hilfe der Einstein-Beziehung (1.11) sowie den gegebenen Werten für die
Ladungsträgerbeweglichkeiten µn bzw. µp (vgl. Seite XVI) und erhalten

kT
Dn = µn = 26 mV ⇥ 0, 135 m2 V 1 s 1
q
= 3, 510 ⇥ 10 3 m2 s 1 ,
kT
Dp = µp = 26 mV ⇥ 0, 048 m2 V 1 s 1
q
= 1, 248 ⇥ 10 3 m2 s 1 . (2.17)

Die Di↵usionslängen Ln und Lp berechnen sich nach (1.12) mit ⌧p = ⌧n =


30 µs zu
p
Ln = Dn ⌧n = 324, 5 µm ,
p
Lp = Dp ⌧p = 193, 5 µm . (2.18)

Damit ergibt sich ein Sättigungsstrom von

IS = 39, 2 fA . (2.19)

Für Upn = 10 V erhalten wir mit Hilfe der Diodengleichung

ID ⇡ IS = 39, 2 fA . (2.20)

Für Upn = 0 V ergibt sich


ID = 0 (2.21)
und für ID = 100 µA erhält man durch Umstellen der Diodengleichung
✓ ◆ ✓ ◆
kT ID 100 µA
Upn = ln 1 + = 26 mV ln 1 +
q IS 39, 2 fA
= 0, 563 V . (2.22)

Man erkennt, dass bei Upn  0 kein bzw. nur ein vernachlässigbar kleiner
Strom, der Sperrstrom, durch die Diode fließt (Sperrpolung). Beim Anlegen
einer positiven Spannung steigt der Strom dann exponentiell an und erreicht
ab etwa 0, 5 bis 0, 6 V bereits sehr große Werte (Durchlasspolung).

S.m.i.L.E: 2.2 Diodenkennlinie


24 2 Diode

Lösung zu b. Di↵usions- und Sperrschichtkapazität

Die Sperrschichtkapazität hat ihre physikalische Ursache darin, dass sich bei
einer Änderung der Diodenspannung auch die Weite der Raumladungszone
und damit die Menge der dort vorhandenen Raumladung ändert. Da die La-
dungsänderung an den Rändern der Raumladungszone erfolgt, ergibt sich bei
der Berechnung der Kapazität die gleiche Beziehung wie bei einem Platten-
kondensator, wobei die Weite der Raumladungszone dem Plattenabstand ent-
spricht. Es gilt somit (2.10)
A"0 "r
Cj = . (2.23)
w
Da die Weite w der Raumladungszone nach (2.7)
2.2.4 s 
2"0 "r 1 1
w= + ( i Upn ) (2.24)
q NA ND

mit zunehmender Sperrspannung größer wird, nimmt die Sperrschichtkapa-


zität entsprechend ab. Mit der Dielektrizitätszahl ✏r = 11, 9 für Silizium und
der Di↵usionsspannung (2.1)

kT N A ND 1015 cm 3 ⇥ 1017 cm 3
i = ln 2 = 26 mV ln = 697 mV (2.25)
q ni (1, 5 ⇥ 1010 cm 3 )2
erhalten wir durch Einsetzen der Zahlenwerte in (2.24) bzw. (2.23) die Bezie-
hungen
q
w(Upn ) = 1, 330 ⇥ 10 12 m2 V 1 (697 mV Upn ) bzw. (2.26)

1, 054 ⇥ 10 17 Fm
Cj (Upn ) = . (2.27)
w(Upn )
Die sich damit ergebenden Werte von w und Cj sind für die drei in der Auf-
gabenstellung angegebenen Arbeitspunkte in Tabelle 2.1 zusammengestellt.

Tabelle 2.1. Zusammenstellung der Ergebnisse von Aufgabenteil b. und c.


Upn = 10 V Upn = 0 V Upn = 0, 563 V
w 3, 772 µm 0, 963 µm 0, 422 µm
Cj 2, 79 pF 10, 9 pF 25, 0 pF
Cd 0F 0, 045 fF 115 nF
Emax 5, 67 MVm 1 1, 45 MVm 1
0, 63 MVm 1

Die physikalische Ursache der Di↵usionskapazität ist, dass sich bei einer
in Durchlassrichtung betriebenen Diode mit Änderung der Diodenspannung
2.3 pn-Übergang 25

auch die Menge der in den neutralen Gebieten gespeicherten Ladung ändert.
Diese wächst mit zunehmender Spannung und berechnet sich gemäß (2.11) zu
q ⇣ q ⌘
Cd = ⌧T IS exp Upn . (2.28)
kT kT
Mit ⌧T = 30 µs, kT /q = 26 mV und IS = 39, 2 fA erhalten wir die eben-
falls in Tabelle 2.1 angegebenen Werte für die Di↵usionskapazität, abhängig
vom Arbeitspunkt. Es ist zu erkennen, dass sowohl Sperrschichtkapazität als
auch Di↵usionskapazität mit steigender Diodenspannung Upn ansteigen. Im
Sperrbereich dominiert jedoch die Sperrschichtkapazität, im Durchlassbereich
hingegen überwiegt die Di↵usionskapazität.

Lösung zu c. Maximale Feldstärke

Zur Veranschaulichung werden zunächst die ortsabhängigen Verläufe der


Raumladungsdichte ⇢ und der elektrischen Feldstärke E bei einem abrup-
ten pn-Übergang mit ND > NA skizziert (Abb. 2.5). Die zugrunde liegenden 2.1
physikalischen E↵ekte sind im Lehrbuch, Abschn. 2.1 und 2.2 beschrieben. 2.2

Upn

i - Upn

-Q +Q

-xp 0 xn
qND
-xp +
x
_
-qNA xn

E
-xp 0 xn
x

Emax

Abb. 2.5. Verlauf von Raumladungsdichte ⇢ und elektrischer Feldstärke E bei


einem abrupten pn-Übergang mit ND > NA

Wie in Abb. 2.5 zu sehen ist, ist die Raumladungsdichte in den neutralen Ge-
bieten gleich null, da dort die Ladung der ionisierten Dotieratome durch die
26 2 Diode

freien Ladungsträger kompensiert wird. Innerhalb der Raumladungszone, wo


sich praktisch keine freien Ladungsträger befinden, ist die Raumladungsdichte
näherungsweise durch die Dichte der ionisierten Dotieratome gegeben, also

⇢ = qNA für xp  x < 0 ,


⇢ = +qND für 0  x  xn . (2.29)

Da aus Neutralitätsgründen die Ladung Q in dem n- und dem p-Gebiet be-


tragsmäßig gleich groß ist, gilt

Q = qxn AND = qxp ANA . (2.30)

Daraus folgt unmittelbar


ND xn = NA xp , (2.31)
d.h. die Raumladungszone dehnt sich um so weiter in das n- bzw. p-Gebiet
aus, je geringer die Dotierung dort ist. Die elektrische Feldstärke E erhalten
wir durch Integration der Raumladungsdichte ⇢ über dem Ort x, also
Z
1
E(x) = ⇢ dx. (2.32)
"0 "r
Der betragsmäßig größte Wert Emax der Feldstärke wird bei x = 0 erreicht.
Auswerten des Integrals führt damit auf
Z0
1 qNA
Emax = E(0) = ( qNA ) d x = xp . (2.33)
"0 "r "0 "r
x= xp

Dabei beschreibt xp die Ausdehnung der Raumladungszone in das p-Gebiet.


Diese können wir gemäß (2.9) ausdrücken durch
ND
xp = w (2.34)
NA + N D
und erhalten somit aus (2.33)
q NA ND
Emax (Upn ) = w(Upn )
" 0 " r NA + N D
= 1.504 ⇥ 1012 Vm 2 w(Upn ) . (2.35)

Die sich für die drei Arbeitspunkte ergebenden maximalen Feldstärken sind
in Tabelle 2.1 zusammengestellt. Es ist deutlich zu erkennen, dass mit zuneh-
mender Sperrspannung über dem pn-Übergang sich auch die Weite der Raum-
ladungszone und damit die Menge der in der Raumladungszone gespeicherten
Ladung vergrößert. Damit steigt schließlich auch die maximale Feldstärke be-
tragsmäßig an.

S.m.i.L.E: 2.1 pn-Übergang u. 2.1 Raumladungszone


2.3 pn-Übergang 27

Lösung zu d. Ortsabhängiger Verlauf der Ladungsträgerdichten

Die Verläufe der Ladungsträgerkonzentrationen ergeben sich aus den folgen-


den Überlegungen:

• In den neutralen Bahngebieten sind die Ladungsträgerdichten gleich ihren


Gleichgewichtswerten, d.h. pp0 = NA und nn0 = ND sowie np0 = n2i /NA
und pn0 = n2i /ND .

• Aus (2.31) erhält man: xp /xn = ND /NA = 100, d.h. aufgrund der hohen
Dotierung des n-Gebietes gegenüber dem p-Gebiet ist die Ausdehnung
der Raumladungszone in das n-Gebiet gegenüber der in das p-Gebiet ver-
nachlässigbar.

• An den Rändern der Raumladungszone sind die Überschussdichten der


Minoritätsträger gemäß (2.2) bzw. (2.3) von der angelegten Spannung Upn
abhängig:
2.2.1
– Für Upn = 10 V ist die Diode in Sperrrichtung gepolt und die La-
dungsträgerdichten an den Rändern der Raumladungszone sinken auf
sehr kleine Werte ab, so dass für die Minoritätsladungsträgerdichten
näherungsweise gilt np ( xp ) ⇡ 0 bzw. pn (xn ) ⇡ 0.

– Für Upn = 0 V entsprechen die Ladungsträgerdichten an den Rändern


der Raumladungszone den jeweiligen Gleichgewichtsdichten, d.h. es gilt
für die Minoritätsladungsträgerdichten np ( xp ) = np0 bzw. pn (xn ) =
pn0 .

– Für Upn = 0, 563 V ist die Diode in Durchlassrichtung gepolt und die
Ladungsträgerdichten an den Rändern der Raumladungszone steigen
auf sehr große Werte, so dass für die Minoritätsladungsträgerdichten
gilt np ( xp ) np0 bzw. pn (xn ) pn0 .

• Aus Neutralitätsgründen ändern sich die Majoritätsträgerdichten in den


neutralen Gebieten an den Rändern der Raumladungszone um den glei-
chen Betrag wie die Minoritätsträgerdichten.

• Mit zunehmendem Abstand von der Raumladungszone nähern sich die La-
dungsträgerdichten exponentiell ihren Gleichgewichtswerten an. Die Ab-
klingkonstante ist die Di↵usionslänge Ln bzw. Lp .

Damit ergeben sich die in Abb. 2.6 gezeigten Verläufe der Ladungsträgerdich-
ten. Dabei ist zu beachten, dass die Raumladungszone sehr stark verbreitert
dargestellt ist. Die näherungsweisen Verläufe der Ladungsträgerdichten inner-
halb der Raumladungszone sind gestrichelt dargestellt.
28 2 Diode

n,p
Raumladungszone

nno
ppo

Upn = - 10 V
npo
pno
np pn
x
-xp 0 xn
n,p

nno
ppo

Upn = 0 V
npo pn
np pno
x
-xp 0 xn
n,p

nno
ppo

Upn = 0,563 V np
ID = 100 uA npo pn
pno
x
-xp 0 xn

Abb. 2.6. Ortsabhängiger Verlauf der Ladungsträgerdichten bei einer Diode für
unterschiedliche Spannungen Upn (stark vereinfachte, nicht maßstabgerechte Dar-
stellung)

S.m.i.L.E: 2.2 Diodenkennlinie


2.4 Diodenschaltungen 29

2.4 Diodenschaltungen

Aufgabenstellung

Die in den Abbildungen 2.8 bis 2.10 gezeigten Diodenschaltungen sind zu


untersuchen. Dabei soll das Strom-Spannungsverhalten der Dioden zur Ver-
einfachung durch die in Abb. 2.7 dargestellte Knickkennlinie mit der Schwel-
lenspannung US = 0, 7 V angenähert werden.
a. Die in Abb. 2.8 gezeigte Schaltung werde mit dem sinusförmigen Ein-
gangssignal UE (t) = 10 V sin(!t) angesteuert. Die Kreisfrequenz ! sei
beliebig. Skizzieren Sie die sich ergebende Ausgangsspannung UA (t).

b. Die Schaltung aus Abb. 2.9 werde mit dem sinusförmigen Eingangssignal
UE (t) aus Teilaufgabe a. angesteuert. Bestimmen Sie die Ausgangsspan-
nung UA (t). Wie ändert sich die Ausgangsspannung, wenn parallel zum
Widerstand R eine sehr große Kapazität geschaltet wird?

c. Bestimmen Sie die Übertragungskennlinie UA = f (UE ) der in Abb. 2.10


gezeigten Schaltung mit R1 = 20 k⌦, R2 = 10 k⌦ und R3 = 1 k⌦ für
|UE |  5 V.
D

Upn
US

Abb. 2.7. Idealisierte Diodenkennlinie


+5V

D1
R

UE(t) UA(t)
D2

Abb. 2.8. Eingangsschutzschaltung


30 2 Diode

D1 D2

R UA(t)

UE(t) D3 D4

Abb. 2.9. Brückenschaltung

I1 R1

I2 D
UE R2 I3 UA
R3

Abb. 2.10. Nichtlineare Schaltung

Lösung zu a. Eingangsschutzschaltung

Zur Untersuchung der Schaltung betrachten wir die folgenden drei Fälle:
• Positive Halbwelle: Für UE > 5 V + US = 5, 7 V leitet Diode D1 und D2
sperrt. Dadurch wird UA auf konstant 5, 7 V gehalten.

• Negative Halbwelle: Für UE < US = 0, 7 V leitet D2 und D1 sperrt.


Dadurch wird der Ausgang auf konstant 0, 7 V gehalten.

• Für 5, 7 V UE 0, 7 V sperren beide Dioden und UA ist gleich UE .


Aus diesen Überlegungen ergeben sich die in Abb. 2.11 gezeigten Spannungs-
verläufe. Durch die Dioden wird die Ausgangsspannung auf Werte im Bereich
5, 7 V UA 0, 7 V begrenzt. Die Schaltung eignet sich also prinzipiell als
Schutz vor Über- bzw. Unterspannung (Eingangsschutzschaltung).

PSpice: 2 Eingangsschutzschaltung

Lösung zu b. Brückenschaltung

• Positive Halbwelle: Für UE > 2US = 1, 4 V leiten die Dioden D1 und D4 ,


während D2 und D3 sperren. Dadurch fällt die Spannung UE , vermindert
um 1, 4 V (Schwellenspannung der beiden leitenden Dioden), am Wider-
stand R ab.
2.4 Diodenschaltungen 31

U(t) UE
+10V UA
+5,7V

-0,7V
t

-10V

Abb. 2.11. Spannungsverläufe bei der Eingangsschutzschaltung

• Negative Halbwelle: Für UE < 2US = 1, 4 V leiten die Dioden D2 und


D3 , während D1 und D4 sperren. Dadurch wird die negative Halbwelle
umgepolt und fällt, vermindert um 1, 4 V, am Widerstand R ab.

• Für +1, 4 V UE 1, 4 V sperren alle vier Dioden und daher ist UA


gleich null.
Aus diesen Überlegungen ergeben sich die in Abb. 2.12 gezeigten Spannungs-
verläufe. Zu erkennen ist, dass das Eingangssignal gleichgerichtet wird, da die
negative Halbwelle von UE (t) umgepolt wird. Aufgrund der Anordnung der
Dioden nennt man diese Schaltung auch Brückengleichrichter. Eine Kapazität
C parallel zum Widerstand R bewirkt eine Glättung des Ausgangssignals, so
dass man bei hinreichend großer Zeitkonstante ⌧ = RC quasi eine Gleich-
spannung von 10 V 2US = 8, 6 V zur Verfügung hat. Die Schaltung ist also
prinzipiell zur Umwandlung von Wechselspannung in Gleichspannung geeig-
net.

U(t) UE
+10V 2US UA

-10V

Abb. 2.12. Spannungsverläufe bei der Brückenschaltung

PSpice: 2 Brückenschaltung
32 2 Diode

Lösung zu c. Nichtlineare Schaltung

Da die Schaltung aus Abb. 2.10 eine Diode D enthält, sind bei der Bestim-
mung der Übertragungskennlinie UA = f (UE ) zwei Fälle zu unterscheiden
(D leitet bzw. D sperrt). Demzufolge wird die gesuchte Übertragungskenn-
linie aus zwei Geradenstücken mit unterschiedlicher Steigung bestehen, die
sich in einem Knickpunkt berühren. Zunächst wird die zu diesem Knickpunkt
gehörige Eingangsspannung UE,S berechnet.
Der Knickpunkt der Übertragungskennlinie ist dadurch gegeben, dass in
diesem Punkt an der Diode eine Spannung von Upn = US anliegt und kein
Strom durch die Diode fließt. Der eine Teil der Übertragungskennlinie ist dann
dadurch bestimmt, dass die Diode für kleinere Werte von Upn sperrt, der
andere Teil ergibt sich für den Fall, dass die Diode leitet. Da im Knickpunkt
der Übertragungskennlinie für Upn = US der Diodenstrom ID gleich null ist,
ist auch die über dem Widerstand R3 abfallende Spannung gleich null, so dass
über R2 die Schwellenspannung US der Diode anliegt. Durch Anwenden der
Spannungsteilerregel erhalten wir
R2
UR2 = US = UE,S . (2.36)
R1 + R2
Durch Umstellen ergibt sich schließlich für die Eingangsspannung im Knick-
punkt der Kennlinie
R1 + R2
UE,S = US = 2, 1 V . (2.37)
R2

Die beiden Teile der Übertragungskennlinie ergeben sich dadurch, dass die
Diode für UE  UE,S sperrt und für UE > UE,S leitet. Im ersteren Fall
erhalten wir aus der Schaltung mit Hilfe der Spannungsteilerregel
R2 UE
UA = UE = . (2.38)
R1 + R2 3
Für den Fall UE > UE,S ergibt sich aus der Schaltung die Beziehung

UA = UE I1 R1 (2.39)

mit
I1 = I2 + I3 (2.40)
und
UA
I2 = (2.41)
R2
sowie
UA US
I3 = . (2.42)
R3
Setzt man (2.40) bis (2.42) in (2.39) ein, erhält man
2.4 Diodenschaltungen 33
✓ ◆
UA UA US
UA = UE + R1 . (2.43)
R2 R3

Auflösen nach UA ergibt schließlich

UE + US R
R
1
UE
3
UA = = + 0, 609 V . (2.44)
R1 + R 1
1+ R 23
2 R3

Die entsprechende Übertragungskennlinie ist in Abb. 2.13 grafisch dargestellt.


Zum Vergleich wurde zusätzlich das Ergebnis der PSpice-Simulation einge-
zeichnet (gestrichelte Linie).
Die Abweichungen zwischen Rechnung und Simulation sind dadurch zu
erklären, dass bei der Rechnung eine Knickkennlinie zur Beschreibung des
Verhaltens der Diode verwendet wurde, bei der Simulation hingegen ein Di-
odenmodell mit einer exponentiellen Diodenkennlinie gemäß Gleichung (2.4).

UA
2V
Rechnung
Simulation
0,7V

-5V 2,1V 5V UE

-2V

Abb. 2.13. Übertragungskennlinie der nichtlinearen Schaltung aus Abb. 2.10

PSpice: 2 Nichtlineare Schaltung


34 2 Diode

2.5 Schaltverhalten

Aufgabenstellung

Die in Abb. 2.14 dargestellte Gleichrichterschaltung mit R1 = 100 ⌦ und


R2 = 1 k⌦ werde mit dem gezeigten Rechteckimpuls UE (t) mit UF = 2 V und
UR = 12 V angesteuert. Von der Diode D1 seien folgende Daten bekannt:
• Transitzeit: ⌧T = 11, 54 ns,
• Sperrschichtkapazität bei Upn = 0 V: Cj0 = 4 pF.
Bei der Diode können die ohmschen Widerstände der Kontakte und der neu-
tralen Bahngebiete vernachlässigt werden. Weiterhin soll zur Vereinfachung
die Sperrschichtkapazität Cj als spannungsunabhängig angenommen und mit
dem Wert Cj = Cj0 angenähert werden.
Skizzieren Sie den Diodenstrom ID (t) unter Berücksichtigung des Ladungs-
speicherverhaltens der Diode. Durch welche Zeitkonstanten wird das Ein- bzw.
Ausschalten charakterisiert? Wie ändert sich der Diodenstrom, wenn anstelle
der Diode D1 eine Diode D2 mit einer um den Faktor 10 größeren Transitzeit
verwendet wird?

R1 D1 I (t)
UE(t) D

UF
Upn(t)
100ns 300ns t R2 UA(t)
UE(t)

UR

Abb. 2.14. Gleichrichterschaltung mit rechteckförmigem Eingangssignal

Lösung

Zur Beschreibung des statischen und dynamischen Verhaltens der Diode wird
das in Abb. 2.15 gezeigte Ersatzschaltbild aus dem Lehrbuch, Abschn. 2.3.2
verwendet. Dabei ist im vorliegenden Fall der Widerstand RS gleich null,
da laut Aufgabenstellung die ohmschen Widerstände der Kontakte und der
2.3.2 neutralen Bahngebiete vernachlässigt werden können. Die Stromquelle ID,pn
repräsentiert die Diodengleichung (2.4) und beschreibt den Diodenstrom im
stationären Fall, die Kapazitäten Cd und Cj beschreiben den dynamischen
Stromanteil, der durch eine zeitliche Änderung der Diodenladung verursacht
wird.
Zur Bestimmung des Diodenstroms ID (t) bilden wir zunächst den Ma-
schenumlauf in der Schaltung nach Abb. 2.14 und erhalten
2.5 Schaltverhalten 35

A
ID

Cd+Cj

ID,pn ID,Q

Rs

K
Abb. 2.15. Das Ersatzschaltbild der Diode besteht aus einer Stromquelle zur Be-
schreibung des statischen Verhaltens sowie einer Kapazität Cd + Cj zur Beschrei-
bung des dynamischen Verhaltens. Der Widerstand RS beschreibt die ohmschen
Widerstände der Kontakte und der neutralen Bahngebiete

UE (t) Upn (t)


ID (t) = . (2.45)
R1 + R2
Für t < 100 ns ist laut Aufgabenstellung UE (t) = UR = 12 V, so dass die
Diode sperrt. Da der in Sperrpolung fließende Strom sehr klein ist, kann der
Spannungsabfall über den Widerständen R1 und R2 vernachlässigt werden.
Über der Diode liegt daher in sehr guter Näherung die gesamte Spannung von
Upn (t) = UR = 12 V an.
Zur Zeit t = 100 ns wird die Eingangsspannung auf UE (t) = UF = 2 V
geändert. Da die Diode im Wesentlichen ein kapazitives Verhalten zeigt, kann
sich die Diodenspannung nicht abrupt ändern. Zum Umschaltzeitpunkt t1 =
100 ns liegen daher zunächst weiterhin Upn = 12 V über der Diode an und
nach (2.45) fließt ein relativ großer Strom von
UF Upn (t1 ) +2 V ( 12 V)
ID (t1 ) = = = 12, 7 mA , (2.46)
R1 + R2 R1 + R2
der zum Umladen der Diodenkapazität führt. Dadurch steigt die Spannung
Upn über der Diode und der Strom ID wird nach (2.45) immer kleiner, bis
sich ein stationärer Zustand einstellt. Nimmt man in guter Näherung einen
Endwert der Diodenspannung von Upn ⇡ +0, 7 V an, so beträgt der fließende
Strom gegen Ende des Einschaltvorganges
UF 0, 7 V
ID = IF = = 1, 18 mA . (2.47)
R1 + R2
Der zeitliche Verlauf des Einschaltvorganges wird durch das Umladen der
Diodenkapazität bestimmt. Dabei kann man davon ausgehen, dass zunächst
die Sperrschichtkapazität dominiert und die Di↵usionskapazität erst dann be-
ginnt eine Rolle zu spielen, wenn die Diode bereits in Durchlassrichtung gepolt
ist. Der wesentliche Teil des Einschaltvorganges wird also durch die Sperr-
schichtkapazität bestimmt, die während dieser Zeit von Upn = 12 V bis
36 2 Diode

auf einen Endwert von Upn ⇡ 0, 7 V umgeladen wird. Da, wie in der Auf-
gabenstellung beschrieben, die Sperrschichtkapazität während des Umladens
als konstant angenommen werden soll, erfolgt die Umladung mit der RC-
Zeitkonstanten

⌧ = Cj (R1 + R2 ) = 4 pF ⇥ 1, 1 k⌦ = 4, 4 ns . (2.48)

Die Di↵usionskapazität Cd wird erst aufgeladen, wenn die Diode in Durchlass-


richtung gelangt ist; die darin gespeicherte Ladungsmenge bestimmt sich nach
(2.12) zu Qd = ⌧T IF .
Zum Umschaltzeitpunkt t2 = 300 ns springt die Eingangsspannung wieder
auf UE (t) = UR = 12 V. Bevor die Diode jedoch in den Sperrzustand über-
gehen kann, muss die in der Diode gespeicherte Di↵usionsladung vollständig
ausgeräumt werden (erste Phase des Ausschaltvorganges). Während dieser so
genannten Speicherzeit tS bleibt die Diodenspannung bei Upn ⇡ 0, 7 V, so dass
gemäß (2.45) ein konstanter Rückstrom

UR 0, 7 V
IR = = 11, 5 mA (2.49)
R1 + R2
fließt. Der Ladungsabbau erfolgt dabei sowohl durch Rekombination der La-
dung als auch durch das Ausräumen der Ladung durch den Diodenstrom. Ist
der Strom während des Abschaltens groß gegenüber dem Strom im eingeschal-
teten Zustand, kann der Ladungsabbau durch Rekombination vernachlässigt
werden, und der Ladungsabbau der in der Diode gespeicherten Di↵usionsla-
dung Qd = ⌧T IF erfolgt allein durch den Rückstrom. Die dazu nötige Spei-
cherzeit berechnet somit nach (2.13) zu

IF
tS,1 = ⌧T ⇡ 1, 2 ns . (2.50)
IR
Nach Ablauf der Speicherzeit beginnt die zweite Phase des Ausschaltvorgan-
ges, in welcher die Diode in den Sperrzustand übergeht, d.h. die Sperrschicht-
kapazität Cj wird von Upn ⇡ 0 V auf Upn = UR = 12 V umgeladen. Diese
Umladung bewirkt eine exponentielle Abnahme des Diodenstromes mit der
Zeitkonstanten ⌧ = Cj (R1 + R2 ) bis hin zum Endwert ID ⇡ 0.
Die sich aus diesen Überlegungen ergebenden Verläufe von Upn (t) und
ID (t) sind in Abb. 2.16 dargestellt. Wird anstelle der Diode D1 eine Diode
D2 mit einer um den Faktor 10 größeren Transitzeit verwendet, vergrößert
sich die Speicherzeit um den gleichen Faktor (d.h. tS,2 ⇡ 12 ns), ansonsten
bleiben die zeitlichen Verläufe der einzelnen Größen unverändert.

PSpice: 2 Schaltverhalten
2.5 Schaltverhalten 37

UE(t)
UF
100 300
t/ns

UR

Upn(t)
0,7V
t

UR

tS,1
ID(t)
ID,MAX tS,2

D1 D2
IF
t

IR

Abb. 2.16. Strom- und Spannungsverläufe bei der Gleichrichterschaltung aus


Abb. 2.14
3
Bipolartransistor

3.1 Formelsammlung (npn-Transistor)


Die hier aufgeführten Formeln gelten für npn-Transistoren. Für pnp-Transistoren
ergeben sich analoge Beziehungen.

Transfersättigungsstrom
A q DnB nB0
IS = (3.1)
xB

Transistor im normalen Verstärkerbetrieb


Kollektorstrom (ohne Berücksichtigung des Early-E↵ektes)
h ⇣ q ⌘ i
IC = IS exp UBE 1 (3.2)
kT
Kollektorstrom (unter Berücksichtigung des Early-E↵ektes)
h ⇣ q ⌘ i✓ UBC

IC (UBC ) = IS exp UBE 1 1 (3.3)
kT UAN
Basisstrom
IS h ⇣ q ⌘ i
IB = exp UBE 1 (3.4)
BN kT
Stromverstärkung
IC DnB NDE LpE
BN = = (3.5)
IB DpE NAB xB

Transistor im inversen Verstärkerbetrieb


Emitterstrom h ⇣ q ⌘ i
IE = IS exp UBC 1 (3.6)
kT

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,


DOI 10.1007/978-3-642-21011-2_3, © Springer-Verlag Berlin Heidelberg 2011
40 3 Bipolartransistor

Basisstrom
IS h ⇣ q ⌘ i
IB = exp UBC 1 (3.7)
BI kT
Stromverstärkung
IE DnB NDC LpC
BI = = (3.8)
IB DpC NAB xB

Kleinsignalgrößen im normalen Verstärkerbetrieb

Steilheit (mit der Temperaturspannung UT = kT /q)

q IC,A
gm = IC,A = (3.9)
kT UT
Kleinsignalstromverstärkung
N ⇡ BN (3.10)
Eingangsleitwert
1 gm IC,A
g⇡ = = = (3.11)
r⇡ N N UT

Ausgangsleitwert
1 IC,A
g0 = = (3.12)
r0 UAN + UCE,A
Kapazität des Basis-Emitter-Übergangs (Di↵usionskapazität)

CBE = Cd,BE = ⌧N gm (3.13)

Kapazität des Basis-Kollektor-Übergangs (Sperrschichtkapazität)


✓ ◆ MBC
UBC,A
CBC = Cj,BC = Cj0,BC 1 (3.14)
i,BC

(Bei einem abrupten Basis-Kollektor-Übergang ist der Kapazitätskoeffizient


MBC = 1/2. Damit ergibt sich für CBC nach Umformungen eine analoge Be-
ziehung wie für die Sperrschichtkapazität der Diode mit abruptem pn-Über-
gang).

Transitfrequenz
gm
!T = (3.15)
CBE + CBC
3.2 Verständnisfragen zum Bipolartransistor 41

3.2 Verständnisfragen zum Bipolartransistor

Aufgabenstellung

a. Erklären Sie, warum bei der Ableitung der Transistorgleichungen der


Minoritätsträgerverteilung in der Basis eine besondere Bedeutung zu-
kommt. Skizzieren Sie diese Verteilung jeweils für den Normalbetrieb,
den Sättigungsbetrieb und den Inversbetrieb.

b. Erklären Sie die Verstärkerwirkung des Bipolartransistors, d.h. beschrei-


ben Sie die physikalischen E↵ekte, die dazu führen, dass mit einem
kleinen Basisstrom ein großer Kollektorstrom gesteuert werden kann.

c. Lässt sich ein Bipolartransistor, der aus zwei gegeneinander geschalteten


pn-Übergängen besteht, durch zwei entsprechend verschaltete, einzelne
pn-Dioden (Abb. 3.1) nachbilden?

B
E C

Abb. 3.1. Nachbildung eines Bipolartransistors durch zwei gegeneinander ge-


schaltete pn-Dioden

d. Erklären Sie die Funktionsweise eines pnp-Transistors mit Hilfe des


Bänderdiagramms.

e. Aus dem in Abb. 3.2 dargestellten Ausgangskennlinienfeld eines Bipo-


lartransistors ist zu erkennen, dass der Kollektorstrom mit steigender
Kollektor-Emitter-Spannung leicht ansteigt. Dieser i.d.R. unerwünschte
E↵ekt wird Early-E↵ekt genannt.
Nennen Sie die physikalische Ursache für diesen E↵ekt. Wie wirkt sich
der Early-E↵ekt auf den Ausgangswiderstand des Transistors aus? Be-
stimmen Sie die Early-Spannung UAN aus dem Ausgangskennlinienfeld.
Wie müssen die Dotierungen von Basis und Kollektor im Verhältnis
zueinander gewählt werden, um die Auswirkungen des Early-E↵ektes
möglichst gering zu halten?

PSpice: 3 BJT-Ausgangskennlinie
42 3 Bipolartransistor

IC
mA IB= 30 A

5
IB= 20 A

IB= 10 A

UCE
0 10 20 V

Abb. 3.2. Ausgangskennlinienfeld eines Bipolartransistors

f. Bei realen Transistoren ist die Stromverstärkung BN nicht konstant,


sondern u.a. vom Kollektorstrom IC abhängig. Skizzieren Sie den Verlauf
BN = f (IC ) und nennen Sie die Gründe für die Abweichungen vom
idealen Verhalten.

g. Was ist die physikalische Ursache dafür, dass bei einem Transistor ein be-
stimmter Wert der Sperrspannung UBC nicht überschritten werden darf?

Lösung zu a. Ladungsträgerverteilung in der Basis

Allgemein lässt sich an einem pn-Übergang der Strom aus den Steigungen
der Minoritätsladungsträgerdichten an den Rändern der Raumladungszone
berechnen. Um also z.B. bei einem npn-Transistor den Kollektorstrom zu
2.2.1 bestimmen, der im Wesentlichen von Elektronen getragen wird, muss die
Steigung der Elektronendichte am basisseitigen Rand der Basis-Kollektor-
Raumladungszone betrachtet werden. Der Verlauf der Minoritätsträgerdich-
te in der Basis, im Fall des npn-Transistors also der der Elektronen, ergibt
sich dabei aus folgenden Überlegungen: Die Ladungsträgerdichten an den
Rändern einer Raumladungszone hängen über eine Exponentialfunktion von
der am Übergang angelegten Spannung ab. Ist der Transistor also im Nor-
3.2.1 malbetrieb (UBE > 0, UBC < 0), so liegt am Basis-Emitter-Übergang eine
positive Spannung und die Elektronendichte am basisseitigen Rand der Basis-
Emitter-Raumladungszone ist entsprechend hoch. Ähnliches gilt für den Basis-
Kollektor-Übergang, an dem jedoch eine negative Spannung anliegt. Die Elek-
tronendichte am basisseitigen Rand der Basis-Kollektor-Raumladungszone ist
daher entsprechend gering. Da die Basis bei einem Bipolartransistor in der Re-
gel sehr kurz ist, kann die Rekombination innerhalb der Basis vernachlässigt
und die Elektronenverteilung in der Basis durch eine Gerade angenähert wer-
den, deren Steigung ein Maß für den Kollektorstrom ist. Trägt man nun die
Minoritätsladungsträger in der Basis eines Transistors für die verschiedenen
Betriebsarten, d.h. Normalbetrieb (UBE > 0, UBC < 0), Sättigungsbetrieb
(UBE > 0, UBC > 0) und Inversbetrieb (UBE < 0, UBC > 0) auf, ergeben
3.2 Verständnisfragen zum Bipolartransistor 43

sich die in Abb. 3.3 gezeigten Verläufe. Abhängig von den an den Transistor
angelegten Spannungen ändert sich also die Minoritätsladungsträgerverteilung
in der Basis und damit auch der Kollektorstrom.

S.m.i.L.E: 3.2 BJT-Kennlinienfeld

np np np
nB
nB
Steigung ~ C
UBE UBE UBC nB UBC
~e ~e ~e ~e

np0 np0 np0

0 xB x 0 xB x 0 xB x

Abb. 3.3. Minoritätsträgerverteilung in der Basis eines npn-Transistors im Nor-


malbetrieb (links), Sättigungsbetrieb (mitte) und Inversbetrieb (rechts). Der Kol-
lektorstrom ist jeweils proportional der Steigung der Elektronenverteilung in der
Basis

Lösung zu b. Stromverstärkung
Die Verstärkerwirkung eines Bipolartransistors, z.B. eines npn-Transistors,
beruht auf der Tatsache, dass im Normalbetrieb (UBE > 0, UBC < 0) die
Steigung der Minoritätsträgerverteilung in der Basis und damit der Kollek-
torstrom sehr groß ist (vgl. Teilaufgabe a.). Je kleiner die Basisweite xB ist,
desto größer wird unter sonst gleichen Bedingungen der Kollektorstrom und
damit auch die Stromverstärkung. Umgekehrt verringert sich die Verstärker-
wirkung, wenn die Basisweite xB vergrößert wird.
Die wesentlichen Stromanteile eines npn-Transistors in Normalbetrieb sind
in Abb. 3.4 dargestellt. Über den in Durchlassrichtung gepolten Basis-Emitter-
Übergang di↵undieren zum einen Löcher von der Basis in den Emitter (kleiner
Pfeil) und zum anderen Elektronen von dem Emitter in die Basis (großer
Pfeil). Ersteres ist Ursache für den relativ kleinen Basisstrom IB , letzteres
liefert den Kollektorstrom, der wegen der in Teilaufgabe a. beschriebenen
Mechanismen sehr große Werte annehmen kann.

S.m.i.L.E: 3.1 Bipolartransistor

Lösung zu c. Diodennachbildung
Nein. Begründung: Das in Teilaufgabe a. behandelte Funktionsprinzip des
Bipolartransistors setzt voraus, dass die in die Basis injizierten Ladungs-
träger durch diese hindurchdi↵undieren, ohne zu rekombinieren. Bei der in
44 3 Bipolartransistor
UBE=0,7V

B>0

Diffusion Drift
E<0 C>0

Rek. Diffusion

n-Emitter p-Basis n-Kollektor

UCE=5V

Abb. 3.4. npn-Transistor im Normalbetrieb. Durch Anlegen einer positiven Basis-


Emitter-Spannung geht der Basis-Emitter-Übergang in Durchlassrichtung und es
fließen Ladungsträger durch den Transistor

Abb. 3.1 gezeigten Anordnung rekombinieren die vom Emitter injizierten La-
dungsträger jedoch entweder bereits innerhalb der Basis-Emitter-Diode oder
aber an dem Metallkontakt, mit dem die beiden Basisgebiete verbunden sind.
Es gelangen also keine Elektronen vom Emitter in den Kollektor; der Tran-
sistore↵ekt stellt sich nicht ein.

Lösung zu d. Bänderdiagramm

Nach Anwendung der im Lehrbuch, Abschn. 2.4.1 beschriebenen Konstruk-


tionsregeln erhält man das in Abb. 3.5 (links) gezeigte Bänderdiagramm für
einen pnp-Transistor bei UBE = 0 V und UCE < 0 V. Entsprechend verlaufen
die Ferminiveaus WF,E im Emitter und WF,B in der Basis auf einem Niveau;
das Ferminiveau WF,C im Kollektor ist um q UCE angehoben. Da die La-
dungsträger stets versuchen, den Zustand niedrigster Energie anzunehmen,
streben Elektronen im Bänderdiagramm nach unten und Löcher nach oben.
Deutlich ist zu erkennen, dass in dem dargestellten Fall der Basis-Emitter-
Übergang eine Potenzialbarriere darstellt, die verhindert, dass Löcher vom
Emitter durch die Basis in den energetisch niedriger gelegenen Kollektor ge-
langen können, d.h. der Transistor sperrt.
Wird nun eine negative Spannung an die Basis gegenüber dem Emitter
angelegt (Abb. 3.5, rechts), so verschiebt sich das Ferminiveau WF,B in der
Basis um q UBE nach oben und die Potenzialbarriere verringert sich, so dass
nun Löcher vom Emitter in den Kollektor gelangen können, d.h. der Transistor
leitet.

S.m.i.L.E: 3.4 Bipolartransistor


3.2 Verständnisfragen zum Bipolartransistor 45
W W
WC WC

WF,C
WV WV
-q UCE -q UCE
WF,E -q UBE
WF,B

Emitter Basis Kollektor Emitter Basis Kollektor


x x

Abb. 3.5. Linke Bildhälfte: Bänderdiagramm des pnp-Transistors bei UBE = 0 V


und UCE < 0 V. Die Potenzialbarriere zwischen Emitter und Basis verhindert, dass
sich Löcher vom Emitter zum Kollektor bewegen können. Rechte Bildhälfte: Durch
Anlegen einer Spannung UBE < 0 V wird die Potenzialbarriere verkleinert und die
Löcher aus dem Emitter können über die Basis in den Kollektor gelangen

Lösung zu e. Early-E↵ekt

Die Ursache für den Early-E↵ekt ist die sog. Basisweitenmodulation. Dies
bedeutet, dass eine Änderung der über dem Basis-Kollektor-Übergang an-
liegenden Sperrspannung zu einer Änderung der Weite der Basis-Kollektor-
Raumladungszone und damit zu einer Änderung der e↵ektiven Basisweite
xB führt (Abb. 3.6). Dadurch ändert sich die Steigung der Ladungsträger-
verteilung in der Basis und somit auch der zu dieser Steigung proportionale
Kollektorstrom.

Basis-Kollektor-Raumladungszone

E B C E B C

nB nB

-xE 0 xB x -xE 0 xB x
UBC=0 UBC<0

Abb. 3.6. Eine Erhöhung der negativen Basis-Kollektor-Spannung führt zu einer


Vergrößerung der Basis-Kollektor-Raumladungszone. Dadurch nimmt die Steigung
der Minoritätsträgerverteilung in der Basis zu, so dass der Kollektorstrom ansteigt

Der Ausgangswiderstand r0 des Transistors ist gleich dem Kehrwert der


Steigung der Ausgangskennlinie im jeweiligen Arbeitspunkt A, also

@UCE
r0 = . (3.16)
@IC A
46 3 Bipolartransistor

Je stärker der Strom IC mit steigender Spannung UCE ansteigt, desto geringer
ist der Ausgangswiderstand. Ohne Early-E↵ekt, d.h. mit horizontal verlaufen-
den Ausgangskennlinien, ergäbe sich ein unendlich hoher Ausgangswiderstand
und somit das Verhalten einer idealen Stromquelle.
Die Early-Spannung UAN kann auf grafischem Wege aus dem Ausgangs-
kennlinienfeld eines Transistors bestimmt werden. Gemäß dem Lehrbuch
schneiden die Verlängerungen der Kennlinien IC = f ( UBC ) im normalen
Verstärkerbetrieb die Spannungsachse bei UAN . Da UAN i.d.R. relativ groß
3.2.5 ist und sich die Spannungen UBC und UCE lediglich um die Basis-Emitter-
Spannung von UBE ⇡ 0, 7 V unterscheiden, kann die grafische Bestimmung in
guter Näherung auch aus dem Ausgangskennlinienfeld IC = f (UCE ) erfolgen.
Wie in Abb. 3.7 zu erkennen ist, ergibt sich in dem gezeigten Beispiel für die
Early-Spannung ein Wert von

UAN ⇡ 75 V . (3.17)

IC
mA
5

-UAN UCE
-80 -60 -40 -20 0 20 V

Abb. 3.7. Die Verlängerungen der Ausgangskennlinien im normalen Verstärkerbe-


trieb schneiden die Spannungsachse bei der (negativen) Early-Spannung

Wird der Kollektor deutlich schwächer dotiert als die Basis, so dehnt sich
gemäß (2.8) bzw. (2.9) die Basis-Kollektor-Raumladungszone hauptsächlich in
das Kollektorgebiet aus. Die Folge ist eine geringere Modulation der e↵ektiven
Basisweite und somit eine geringere Abhängigkeit des Kollektorstromes IC von
der Spannung UBC bzw. UCE .

S.m.i.L.E: 3.2 BJT-Kennlinienfeld

Lösung zu f. Stromverstärkung

In Abb. 3.8 ist die Stromverstärkung BN eines realen Transistors in Abhängig-


keit vom Kollektorstrom IC dargestellt. Es ist zu erkennen, dass die Strom-
verstärkung für sehr kleine und sehr große Kollektorströme abnimmt.
Die Ursache dafür ist, dass bei sehr kleinen Strömen u.a. die Rekombina-
tion von Ladungsträgern in der Basis-Emitter-Raumladungszone zunehmend
3.3 npn-Transistor 47
BN

1000

100

10

-5 -4 -3 -2
10 10 10 10 C
A

Abb. 3.8. Stromverstärkung BN eines realen Transistors in Abhängigkeit vom Kol-


lektorstrom IC

ins Gewicht fällt, wodurch die Stromverstärkung absinkt. Bei sehr großen
Strömen tritt starke Injektion an den pn-Übergängen auf, was zu einem klei-
neren Kollektorstrom führt, so dass die Stromverstärkung geringer wird.

Lösung zu g. Sperrspannung

Die maximale Sperrspannung UBC , die man an einen Transistor anlegen


kann, wird durch das Durchbruchverhalten des Basis-Kollektor-Übergangs be-
stimmt. Bei hinreichend hoher Spannung UBC tritt in der Basis-Kollektor-
Raumladungszone Ladungsträgermultiplikation durch den so genannten La-
winene↵ekt auf, was zu einem starken Anstieg des Kollektorstromes IC führt.
Dadurch kann es zu einer Überschreitung der maximal zulässigen Verlustleis- 2.3.4
tung und somit zur Zerstörung des Transistors kommen (so genannter ther-
mischer Durchbruch).

3.3 npn-Transistor

Aufgabenstellung

Gegeben sei ein npn-Transistor aus Silizium mit folgenden Daten:


• Dotierung: NDE = 2 ⇥ 1018 cm 3 , NAB = 1017 cm 3
, NDC = 1016 cm 3
,
• Di↵usionslängen: LpE = 2 µm, LpC = 3 µm,
• Transitzeit im Normalbetrieb: ⌧N = 30 ps,
• e↵ektive Fläche: A = 1000 µm2 ,
• Early-Spannung: UAN = 50 V.
Die pn-Übergänge des Transistors können als abrupt angenommen werden.
Der Transistor werde bei Raumtemperatur (T = 300 K) im Arbeitspunkt
UBE = 0, 7 V, UCE = 5 V betrieben (Abb. 3.9).
48 3 Bipolartransistor

C
B
UCE
UBE
E

Abb. 3.9. npn-Transistor mit angelegten Spannungen UBE und UCE

a. Im Arbeitspunkt fließt ein Kollektorstrom von 1 mA. Berechnen Sie die


Basisweite des Transistors.

b. Wie groß ist die statische Stromverstärkung des Transistors? Wie ändert
sich dieser Wert, wenn in der gegebenen Schaltung Kollektor- und
Emitteranschluss miteinander vertauscht werden?

c. Zeichnen Sie das Kleinsignalersatzschaltbild des Transistors im gegebe-


nen Arbeitspunkt und bestimmen Sie die Werte der darin enthaltenen
Elemente. Welchem Zweck dient das Kleinsignalersatzschaltbild und
welchen Einschränkungen unterliegt es?

d. Skizzieren Sie die Minoritätsladungsträgerverteilung im Transistor für den


gegebenen Arbeitspunkt. Berechnen Sie die Konzentration der Minoritäts-
ladungsträger in den neutralen Bahngebieten des Transistors und an den
Rändern der pn-Übergänge.

Lösung zu a. Basisweite

Die Basisweite xB des Transistors lässt sich aus der Stromgleichung des Bi-
polartransistors (3.2)
h ⇣ q ⌘ i
IC = IS exp UBE 1 (3.18)
kT
und der Beziehung (3.1) für den Transfersättigungsstrom
A q DnB nB0
IS = (3.19)
xB
bestimmen. Ineinander Einsetzen und Auflösen der beiden Beziehungen ergibt
A q DnB nB0 h ⇣ q ⌘ i
xB = exp UBE 1 . (3.20)
IC kT
Der Di↵usionskoeffizient DnB berechnet sich mittels (1.11). Mit der Tempe-
raturspannung UT = kT /q = 26 mV erhalten wir
3.3 npn-Transistor 49

kT 3
DnB = µn = 3, 510 ⇥ 10 m2 s 1
. (3.21)
q

Für die Gleichgewichtsdichte nB0 der Elektronen in der Basis gilt gemäß (1.9)

n2i (1, 5 ⇥ 1010 cm 3 2


)
nB0 = = = 2, 25 ⇥ 103 cm 3
= 2, 25 ⇥ 109 m 3
.
NAB 1017 cm 3
(3.22)
Mit (3.20) bis (3.22) und A = 10 9 m2 , IC = 1 mA sowie UBE = 0, 7 V ergibt
sich schließlich die Basisweite des Transistors zu

xB = 622 nm . (3.23)

Lösung zu b. Stromverstärkung

Die statische Stromverstärkung im Normalbetrieb berechnet sich nach (3.5)


zu
IC DnB NDE LpE
BN = = . (3.24)
IB DpE NAB xB
Mit (1.11) ergibt sich DnB /DpE = 2, 813. Weiterhin gilt NDE /NAB = 20 und
mit Hilfe der in Teilaufgabe a. berechneten Basisweite erhalten wir LpE /xB = 3.2.1
3, 215. Daraus ergibt sich schließlich

BN = 2, 813 ⇥ 20 ⇥ 3, 215
= 181 . (3.25)

Werden in der Schaltung von Abb. 3.9 die Anschlüsse von Kollektor und
Emitter miteinander vertauscht, ist der Basis-Kollektor-Übergang in Durch-
lassrichtung und der Basis-Emitter-Übergang in Sperrrichtung gepolt, d.h. der
Transistor arbeitet im inversen Verstärkerbetrieb. Die Stromverstärkung für
diese Betriebsart berechnet sich nach (3.8) zu
3.2.2
IE DnB NDC LpC
BI = =
IB DpC NAB xB
= 1, 36 (3.26)

mit DnB /DpC = µn /µp = 2, 813, NDC /NAB = 0, 1 und LpC /xB = 4, 823.

Die Stromverstärkung eines Transistors im Inversbetrieb ist also deutlich klei-


ner als im Normalbetrieb. Grund dafür ist, dass die Transistorparameter, ins-
besondere die Dotierungsdichten, so gewählt sind, dass sich im Normalbetrieb
eine maximale Stromverstärkung ergibt.
50 3 Bipolartransistor

iB B CBC iC C

uBE r r0 uCE
CBE gm uBE
E
Abb. 3.10. Kleinsignalersatzschaltbild des Bipolartransistors mit Kapazitäten zur
Beschreibung des dynamischen Verhaltens

Lösung zu c. Kleinsignalersatzschaltbild

Als Kleinsignalersatzschaltbild für den Transistor können wir die in Abb. 3.10
gezeigte Schaltung aus dem Lehrbuch, Abschn. 3.3.3 verwenden. Die darin
enthaltenen Elemente können mit Hilfe von (3.9) bis (3.14) berechnet werden.
3.3.3
Steilheit:
q 1
gm = IC,A = 1 mA = 38, 46 mS , (3.27)
kT 26 mV
Kleinsignalstromverstärkung:

N ⇡ BN = 181 , (3.28)

Eingangswiderstand:

N
r⇡ = = 4, 7 k⌦ , (3.29)
gm
Ausgangswiderstand:
UAN + UCE,A 50 V + 5 V
r0 = = = 55 k⌦ . (3.30)
IC,A 1 mA

Die Kapazität des Basis-Emitter-Übergangs ergibt sich allein aus der Dif-
fusionskapazität, da diese bei dem in Durchlassrichtung gepolten Übergang
gegenüber der Sperrschichtkapazität dominiert. Wir erhalten demnach

CBE = ⌧N gm = 30 ps ⇥ 38, 46 mS = 1, 15 pF . (3.31)

Die Kapazität des in Sperrrichtung betriebenen Basis-Kollektor-Übergangs ist


allein durch die Sperrschichtkapazität gegeben, die sich nach (3.14) zu
✓ ◆ MBC
UBC,A
CBC = Cj0,BC 1 (3.32)
i,BC

berechnet. Da der Basis-Kollektor-Übergang als abrupt angenommen werden


soll, ist der Kapazitätskoeffizient MBC = 1/2. Die Di↵usionsspannung des
Basis-Kollektor-Übergangs ergibt sich mit (2.1) zu
3.3 npn-Transistor 51

kT NAB NDC 1017 cm 3 ⇥ 1016 cm 3


i,BC = ln = 26 mV ln = 0, 757 V .
q n2i (1, 5 ⇥ 1010 cm 3 )2
(3.33)
Die Berechnung von Cj0,BC (Sperrschichtkapazität des Basis-Kollektor-Über-
gangs bei UBC = 0 V) erfolgt mit Hilfe von (2.10) und (2.7). Zunächst wird
die Weite der Raumladungszone des Basis-Kollektor-Übergangs ermittelt. Aus
(2.7) folgt mit Upn = UBC = 0 V und "r = 11, 9 für Silizium
s 
2"0 "r 1 1
w= + i,BC
q NAB NDC
q
= 1, 317 ⇥ 109 V 1 m 1 ⇥ 1, 1 ⇥ 10 22 m3 ⇥ 0, 757 V
= 331 nm . (3.34)

Daraus ergibt sich mit (2.10)


9 1
A"0 "r 10 m2 ⇥ 8, 854 ⇥ 10 12 AsV m 1
⇥ 11, 9
Cj0,BC = = = 0, 318 pF .
w 331 ⇥ 10 9 m
(3.35)
Mittels (3.32) kann schließlich die Kapazität des Basis-Kollektor-Übergangs
im Arbeitspunkt (UBC,A = 4, 3 V) berechnet werden. Dies führt auf
✓ ◆ MBC ✓ ◆ 1
UBC,A 4, 3 V 2
CBC = Cj0,BC 1 = 0, 318 pF 1
i,BC 0, 757 V
= 0, 123 pF . (3.36)

Mit dem Kleinsignalersatzschaltbild kann das Verhalten eines Bauelements


(oder einer Schaltung) bei Ansteuerung mit kleinen Signalen um einen Ar-
beitspunkt herum untersucht werden. Da sich das Kleinsignalersatzschaltbild
durch Linearisieren der Großsignalbeschreibung um einen festen Arbeitspunkt
herum ergibt, gilt es nur für den jeweiligen Arbeitspunkt und nur für die An-
steuerung mit kleinen Signalen.

Lösung zu d. Minoritätsladungsträgerverteilung

Die Minoritätsladungsträgerverteilung an dem Basis-Emitter- bzw. dem Basis-


Kollektor-Übergang im Transistor entspricht jeweils der einer in Durchlass-
bzw. Sperrrichtung gepolten Diode. Es kann also auf die Ergebnisse des Ab-
schnitts 2.3 (Teilaufgabe d.) zurückgegri↵en werden. Somit ergibt sich die in 3.1.2
Abb. 3.11 dargestellte Verteilung der Minoritätsträger im Transistor.
Durch die Injektion von Elektronen aus dem Emitter nimmt die Elektro-
nendichte nB am linken Rand der Basis (x = 0) sehr hohe Werte an, während
am rechten Rand der Basis (x = xB ) die Elektronendichte sehr gering ist,
da dort die Elektronen in den Kollektor abgesaugt werden. Da die Basis des
52 3 Bipolartransistor
np, pn

n-Emitter n-Kollektor

nB
pE
pC
pC0
pE0 nB0
-xE 0 xB xC x

Abb. 3.11. Die Minoritätsladungsträgerverteilung an dem Basis-Emitter- bzw. dem


Basis-Kollektor-Übergang im Transistor entspricht jeweils der einer in Durchlass-
bzw. Sperrrichtung gepolten Diode

Bipolartransistors in der Regel sehr kurz ist, ergibt sich innerhalb der Basis
ein näherungsweise linearer Verlauf für die Elektronendichte.
In den neutralen Bahngebieten des Transistors ist die Konzentration der
Minoritätsladungsträger gleich der jeweiligen Gleichgewichtsdichte. Mit Hilfe
von (1.7) und (1.9) ergibt sich

n2i
pE0 = = 1, 125 ⇥ 102 cm 3
,
NDE
n2i
nB0 = = 2, 250 ⇥ 103 cm 3
,
NAB
n2i
pC0 = = 2, 250 ⇥ 104 cm 3
. (3.37)
NDC

An den Rändern der beiden pn-Übergänge können die Überschussdichten der


Minoritätsträger mit Hilfe von (2.2) bzw. (2.3) berechnet werden. Mit UBE =
0, 7 V, UBC = 4, 3 V und kT /q = 26 mV ergibt sich
h ⇣ q ⌘ i
p0E ( xE ) = pE0 exp UBE 1 ⇡ pE0 ⇥ 4, 9 ⇥ 1011 ,
h ⇣kTq ⌘ i
nB (0) = nB0 exp
0
UBE 1 ⇡ nB0 ⇥ 4, 9 ⇥ 1011 ,
h ⇣ kT
q ⌘ i
nB (xB ) = nB0 exp
0
UBC 1 ⇡ nB0 und
h ⇣ kT
q ⌘ i
p0C (xC ) = pC0 exp UBC 1 ⇡ pC0 . (3.38)
kT
Die Ladungsträgerdichten ergeben sich schließlich durch Addition der Gleich-
gewichtsdichten und der Überschussdichten (z.B. pE = p0E + pE0 ) zu

pE ( xE ) ⇡ 5, 5 ⇥ 1013 cm 3
,
nB (0) ⇡ 1, 1 ⇥ 1015 cm 3
,
3.4 Transistorschaltung 53

nB (xB ) ⇡ 0 ,
pC (xC ) ⇡ 0 . (3.39)

S.m.i.L.E: 3.1 Ladungsträgerverteilung u. 3.2 BJT-Kennlinienfeld

3.4 Transistorschaltung

Aufgabenstellung

Gegeben sei die in Abb. 3.12 gezeigte Schaltung mit UB = 12 V, Ue = 1 V,


RC = 1 k⌦ und RE = 100 ⌦. Der Transistor T1 habe eine statische
Stromverstärkung von BN = 180. Berechnen Sie den Arbeitspunkt des
Transistors, d.h. die Ströme IB und IC sowie die Spannungen UBE und UCE .
Hinweis: Eine exakte Berechnung unter Verwendung von (3.4) würde zu einer
transzendenten Funktion führen, die nur iterativ lösbar ist. Führen Sie daher
eine überschlägige Berechnung durch und nehmen Sie dabei eine sinnvolle
Abschätzung für UBE vor.

IC RC
IB
T1 UCE
UBE IE UB
Ue
RE

Abb. 3.12. Transistorschaltung

Lösung

Aus der Schaltung und den angegebenen Spannungswerten geht hervor, dass
der Basis-Emitter-Übergang des Transistors in Durchlassrichtung gepolt ist,
so dass wir für die weitere Berechnung von
3.2.1
UBE ⇡ 0, 7 V (3.40)

ausgehen können. Für den Emitterstrom ergibt sich damit aus der Schaltung
Ue UBE 1 V 0, 7 V
IE = = = 3 mA . (3.41)
RE 100 ⌦
Zur Berechnung des Basisstroms und des Emitterstroms verwenden wir die
Knotengleichung
IE + IC + IB = 0 (3.42)
54 3 Bipolartransistor

sowie (3.5)
IC
IB = . (3.43)
BN
Aus (3.42) und (3.43) ergibt sich durch Umstellen

IE
IC = . (3.44)
1 + B1N

Für genügend große Stromverstärkungen BN ist der Term (1 + 1/BN ) im


Nenner näherungsweise gleich eins, d.h. Kollektor- und Emitterstrom sind
betragsmäßig annähernd gleich groß. Für den Kollektorstrom gilt daher in
guter Näherung
IC ⇡ IE = 3 mA . (3.45)
Der Basisstrom berechnet sich nach (3.43) zu

IB = 16, 7 µA . (3.46)

Mit den nun bekannten Strömen lässt sich schließlich die gesuchte Kollektor-
Emitter-Spannung durch Maschenumlauf in der Schaltung bestimmen, was
auf

UCE = UB RC IC + RE IE ⇡ UB (RC + RE )IC


= 8, 7 V (3.47)

führt.
PSpice: 3 AP-Berechnung

In Tabelle 3.1 sind die Ergebnisse der Berechnung und der PSpice-Simulation
einander gegenübergestellt. Die Abweichungen von ca. 8 % bei den Strömen
lassen sind anhand von (3.41) erklären. Hier hatten wir als Schätzwert für
die Basis-Emitter-Spannung UBE = 0, 7 V angenommen. Da der Wert von
Ue jedoch nur 1 V beträgt, wirken sich selbst kleine Fehler bei dem Schätz-
wert von UBE bereits relativ stark auf den Strom IE und somit auch auf
IC , IB und UCE aus. In praktischen Anwendungen dimensioniert man daher
die Schaltung so, dass die Spannung über dem Emitterwiderstand mindestens
1 V und damit Ue größer als 1, 7 V ist, so dass der Einfluss von UBE auf den
Arbeitspunkt möglichst gering bleibt.
3.5 Schaltverhalten 55

Tabelle 3.1. Gegenüberstellung der Ergebnisse aus PSpice-Simulation und Berech-


nung
PSpice-Simulation Berechnung Abweichung
IC +3, 241 mA +3, 000 mA 7, 5 %
IB +18, 10 µA +16, 67 µA 8, 0 %
UBE +0, 674 V +0, 700 V +4, 0 %
UCE +8, 433 V +8, 700 V +3, 0 %

3.5 Schaltverhalten

Aufgabenstellung

Gegeben sei die in Abb. 3.13 gezeigte Schaltung mit UB = 5 V, RC = 1 k⌦,


Re = 12 k⌦, RG = 50 ⌦ und BN = 150. Diese Schaltung werde mit dem
in Abb. 3.14 (oben) dargestellten, rechteckförmigen Eingangssignal Ue (t) mit
UF = +1 V und UR = 5 V angesteuert. Eine PSpice-Analyse der Schaltung
ergibt die in der selben Abbildung gezeigten Strom- und Spannungsverläufe.
Mit gestrichelten Linien wurden zusätzlich die Signalverläufe eingezeichnet,
die sich ergeben, wenn UF auf +5 V erhöht wird. Diskutieren Sie die Simula-
tionsergebnisse.

PSpice: 3 Schaltverhalten
RC
RG Re
T1

UB
Ue

Abb. 3.13. Schaltung zur Untersuchung des Schaltverhaltens des Bipolartransistors


56 3 Bipolartransistor

Ue(t)
+5V

+1V UF
t

-5V UR

UBE(t)

0.7V
t

-5V

IB(t)

0.36mA

25uA
t

-0.5mA

IC(t) ts
4.9mA
3.8mA

t1 t2 t3 t4 t5 t6 t7 t

Abb. 3.14. Ergebnisse der PSpice-Simulation zur Analyse des Schaltverhaltens


eines Bipolartransistors

Lösung

Es wird zunächst der Fall UF = +1 V in Abb. 3.14 betrachtet (durchgezogene


Linien). Im eingeschalteten Zustand fließt ein Basisstrom von IB ⇡ 25 µA und
ein Kollektorstrom von IC ⇡ 3, 8 mA. Da diese beiden Ströme der linearen
Beziehung IC = BN IB genügen, arbeitet der Transistor im Normalbetrieb.
Das Schaltverhalten eines Transistors wird mit Hilfe von Abb. 3.15 ver-
deutlicht. Gezeigt ist die Verteilung der Minoritätsträger in der Basis zu un-
3.5 Schaltverhalten 57

terschiedlichen Zeitpunkten während des Einschaltens (links) und während


des Ausschaltens (rechts). Der Einfachheit halber nehmen wir an, dass die
Verteilung zu jedem Zeitpunkt während des Schaltvorganges durch eine Ge-
rade beschrieben werden kann. Die in der Basiszone befindliche Ladung ist
proportional zu der Fläche unter der Geraden. Der Kollektorstrom IC ist pro-
portional zu der Steigung der Geraden, die wiederum exponentiell mit der
Basis-Emitter-Spannung ansteigt.

np np

Steigung ~ C
t3 t4
UBE
~e t2
np0 t1 np0 t5
0 xB x 0 xB x

Abb. 3.15. Verlauf der Minoritätsträgerdichte in der Basis während des Einschalt-
vorganges (links) und während des Ausschaltvorganges (rechts) im Normalbetrieb.
Die Basisladung ist proportional zu der Fläche unter der Geraden. Der Kollektor-
strom ist proportional zu der Steigung der Geraden, die exponentiell mit der Basis-
Emitter-Spannung ansteigt

Vor dem Einschaltzeitpunkt t1 ist Ue (t) = 5 V und somit sperren beide


pn-Übergänge des Transistors. Die Minoritätsträgerdichte in der Basis sowie
Basis- und Kollektorstrom sind näherungsweise gleich null.
Zum Einschaltzeitpunkt t1 springt Ue (t) von 5 V auf +1 V. Dadurch
werden die Sperrschichtkapazitäten Cj,BE und Cj,BC des Basis-Emitter- und
des Basis-Kollektor-Übergangs umgeladen, bis die Basis-Emitter-Spannung
UBE einen Wert von etwa 0, 7 V erreicht. Bedingt durch den Umladevorgang
weist der Basisstrom IB eine kurze Stromspitze auf, er klingt dann jedoch ab
auf den stationären Wert
UF UBE 1 V 0, 7 V
IB = = ⇡ 25 µA . (3.48)
Re + RG 12 k⌦ + 50 ⌦
Innerhalb der Zeitspanne t1 < t < t3 wird die für die Transistorfunktion
erforderliche Di↵usionsladung durch den Basisstrom IB in die Basiszone ein-
gebracht. Während die Minoritätsträgerdichte an der Stelle x = 0 exponentiell
mit der steigenden Spannung UBE ansteigt, bleibt sie an der Stelle x = xB
wegen des gesperrten Basis-Kollektor-Übergangs näherungsweise bei null. Da
der Kollektorstrom proportional zu der Steigung der Geraden ist, steigt IC
exponentiell mit UBE an. Zum Zeitpunkt t3 ist die Basisladung vollständig
eingebracht; der Kollektorstrom erreicht dann seinen stationären Endwert
IC = BN IB ⇡ 3, 8 mA . (3.49)
58 3 Bipolartransistor

Zum Ausschaltzeitpunkt t4 springt Ue (t) von +1 V auf 5 V zurück. Da-


durch kommt es zu einer Umkehrung der zuvor beschriebenen E↵ekte (siehe
Abb. 3.15, rechts). Die in der Basiszone befindliche Di↵usionsladung wird
durch einen negativen Basisstrom abgebaut. Dadurch kommt es zu einem ex-
ponentiellen Abklingen des Kollektorstromes. Bei der gegebenen Schaltung ist
die Zeitspanne t5 t4 , die der Transistor zum Ausschalten benötigt, deutlich
kürzer als die Zeitspanne t3 t1 zum Einschalten, da beim Abbau der Basis-
ladung ein betragsmäßig viel größerer Strom (IB ⇡ 0, 5 mA) fließt als beim
Aufbau (IB ⇡ +25 µA).
Es wird nun der Fall UF = +5 V in Abb. 3.14 betrachtet (gestrichelte Lini-
en). Im eingeschalteten Zustand fließt ein Basisstrom von IB = 0, 36 mA und
ein Kollektorstrom von IC = 4, 9 mA. Da IC kleiner ist als BN IB = 54 mA,
arbeitet der Transistor im Sättigungsbetrieb. Das dynamische Verhalten in
dieser Betriebsart wird anhand von Abb. 3.16 erklärt.

np np
t3 t4
Steigung ~ C
t5
UBE
~e t2 t6
UBC
~e
np0 t1 np0 t7
0 xB x 0 xB x

Abb. 3.16. Verlauf der Minoritätsträgerdichte in der Basis während des Einschalt-
vorganges (links) und während des Ausschaltvorganges (rechts) im Sättigungsbe-
trieb

Nach dem Einschalten zum Zeitpunkt t1 und dem Umladen der Sperr-
schichtkapazitäten arbeitet der Transistor zunächst kurzzeitig (t1 < t < t2 )
im Normalbetrieb. Durch den Basisstrom
UF UBE 5 V 0, 7 V
IB = = ⇡ 0, 36 mA (3.50)
Re + RG 12 k⌦ + 50 ⌦
wird die Basisladung aufgebaut. Da bei UF = 5 V ein viel größerer Basis-
strom fließen kann als bei UF = 1 V, vollzieht sich der Aufbau der Basis-
ladung in diesem Fall deutlich schneller. Der Kollektorstrom erreicht daher
bereits zum Zeitpunkt t2 seinen Endwert IC = 4, 9 mA. Dieser Strom be-
wirkt eine Kollektor-Emitter-Spannung von UCE = UB RC IC = 0, 1 V
und eine Basis-Kollektor-Spannung von UBC = UBE UCE ⇡ 0, 6 V. Zum
Zeitpunkt t2 wird also der Basis-Kollektor-Übergang ebenfalls in Durchlass-
richtung gepolt und der Transistor geht in den Sättigungsbetrieb über. Bei
dieser Betriebsart werden Ladungsträger sowohl vom Emitter als auch vom
Kollektor in die Basis injiziert, da beide pn-Übergänge in Durchlassrichtung
3.5 Schaltverhalten 59

gepolt sind. Dadurch sind im Sättigungsbetrieb viel mehr Ladungsträger in


der Basis gespeichert als im Normalbetrieb. Diese zusätzliche Ladung, Sätti-
gungsladung genannt, liefert keinen Beitrag zum Kollektorstrom, sie macht
sich aber beim Abschalten des Transistors negativ bemerkbar, da diese La- 3.2.3
dung erst vollständig ausgeräumt werden muss, bevor der Transistor in den 3.3.2
sperrenden Zustand übergehen kann.
Zum Ausschaltzeitpunkt t4 springt Ue (t) auf 5 V. Während der Zeitspan-
ne t4 < t < t6 wird die Sättigungsladung durch den negativen Basisstrom
ausgeräumt. Diese Zeitspanne wird Speicherzeit genannt (vgl. Abschn. 2.5).
In Abb. 3.16 (rechts) ist zu erkennen, dass sich während dieser Zeit die Stei-
gung der Minoritätsträgerverteilung in der Basis nicht ändert und somit der
Kollektorstrom IC konstant bleibt. Die Basis-Emitter-Spannung bleibt eben-
falls quasi unverändert bei etwa 0, 7 V, solange sich noch Sättigungsladung in
der Basis befindet.
Zum Zeitpunkt t6 ist die Sättigungsladung ausgeräumt und der Transistor
geht kurzzeitig in den Normalbetrieb über. Nach dem Abbau der verbliebenen
Basisladung wechselt der Transistor zum Zeitpunkt t7 in den abgeschalteten
Zustand.
In der Praxis wird der Normalbetrieb gewöhnlich nicht für Schalteranwen-
dungen verwendet. Dies liegt zum einen an der hohen Einschaltzeit und zum
anderen daran, dass der Kollektorstrom im eingeschalteten Zustand gemäß
(3.49) von der Stromverstärkung BN abhängt, die wiederum starken Exem-
plarstreuungen unterliegt. Wird der Transistor hingegen in Sättigung betrie-
ben, sinkt die Einschaltzeit und der Kollektorstrom
UB UCESat
IC = (3.51)
RC
ist unabhängig von BN . Nachteilig ist jedoch die in dieser Betriebsart auftre-
tende Speicherzeit.
Um sowohl die Einschalt- als auch die Ausschaltzeit gering zu halten, wird
der Transistor schwach gesättigt betrieben, d.h. der Basisstrom wird so be-
messen, dass die Sättigungsladung und somit die Speicherzeit vergleichsweise
gering sind. Durch einen sog. Beschleunigungskondensator parallel zum Ba-
sisvorwiderstand Re wird erreicht, dass zum Einschaltzeitpunkt kurzzeitig ein
relativ großer Basisstrom fließt, der Transistor also nur vorübergehend stark
gesättigt betrieben wird. Bei richtiger Dimensionierung verringert sich durch
diese Maßnahme die Einschaltzeit deutlich, ohne dass die Speicherzeit an-
steigt.

PSpice: 3 Beschleunigungskondensator

Eine weitere Möglichkeit zur Verringerung der Schaltzeiten besteht in der


Verwendung von Schottky-Transistoren (siehe Lehrbuch, Abschn. 3.3.2).
4
Felde↵ekttransistor

4.1 Formelsammlung
Flächenbezogene Oxidkapazität
1
0
Cox = "ox "0 (4.1)
dox

Stromgleichungen des n-Kanal MOSFET


Widerstandsbereich (UGS > UT h und UGS UT h > UDS )
 2
UDS
IDS = n (UGS UT h ) UDS (4.2)
2
Sättigungsbereich (UGS > UT h und UGS UT h  UDS )
n 2
IDS = (UGS UT h ) (4.3)
2
Verstärkungsfaktor des Transistors
w w
n = Cox
0
µn = kn (4.4)
l l

Stromgleichungen des p-Kanal MOSFET


Widerstandsbereich (UGS < UT h und UGS UT h < UDS )
 2
UDS
IDS = p (UGS UT h ) UDS (4.5)
2
Sättigungsbereich (UGS < UT h und UGS UT h UDS )
p 2
IDS = (UGS UT h ) (4.6)
2
Verstärkungsfaktor des Transistors
w w
p = Cox
0
µp = kp (4.7)
l l

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,


DOI 10.1007/978-3-642-21011-2_4, © Springer-Verlag Berlin Heidelberg 2011
62 4 Felde↵ekttransistor

Schaltzeiten bei kapazitiver Last

n-Kanal MOSFET
CL
tf ⇡ 3 (4.8)
n UB
p-Kanal MOSFET
CL
tr ⇡ 3 (4.9)
p UB

Kleinsignalparameter des n-Kanal MOSFET im Sättigungsbereich

Steilheit q
gm = 2IDS,A n (1 + UDS,A ) (4.10)
Ausgangsleitwert
1 IDS,A
g0 = = (4.11)
r0 UDS,A + 1/
Eingangsleitwert
1
g⇡ = =0 (4.12)
r⇡
Gate-Kapazitäten
2
CGS = Cox und CGD = CGB = 0 (4.13)
3

4.2 Verständnisfragen zum Felde↵ekttransistor

Aufgabenstellung

a. Erklären Sie die Begri↵e Verarmung und Inversion anhand des Bänder-
diagramms einer MOS-Struktur.

b. Erklären Sie die Funktionsweise des MOSFET mit Hilfe des Bänderdia-
gramms.

c. Wie ist die Einsatzspannung UT h definiert?

d. Was versteht man unter dem Pinch-O↵- oder Abschnüre↵ekt beim


MOSFET?

e. Die Stromgleichungen (4.3) bzw. (4.6) ergeben theoretisch horizontal


verlaufende Ausgangskennlinien im Sättigungsbereich. Bei realen MOS-
FET jedoch haben die Ausgangskennlinien eine von null verschiedene
Steigung. Nennen Sie die physikalische Ursache für dieses Verhalten.
4.2 Verständnisfragen zum Felde↵ekttransistor 63

f. Eine Speicherzeit wie beim Bipolartransistor gibt es bei Felde↵ekttran-


sistoren nicht. Begründen Sie diese Aussage.

g. Was ist das charakteristische Merkmal eines Verarmungstransistors?

h. Welche Auswirkungen sind zu erwarten, wenn bei einem Felde↵ekttran-


sistor die Drain- und Source-Anschlüsse miteinander vertauscht werden?

Lösung zu a. Verarmung, Inversion

In Abb. 4.1 ist eine einfache MOS-Struktur mit p-dotiertem Halbleiter so-
wie das zugehörige Bänderdiagramm unter Vernachlässigung der Kontakt-
spannungen an den äußeren Anschlüssen gezeigt. Ist die von außen angelegte
Gatespannung UGB gleich null, so liegen die Ferminiveaus der unterschiedli- 4.4.1
chen Materialien auf einem Niveau.
Gate Oxid p-Halbleiter

-dox x=0

UGB=0
W

WC
WF,M WF,HL
WV

Abb. 4.1. MOS-Struktur und zugehöriges Bänderdiagramm. Wird von außen keine
Spannung angelegt, verlaufen die Bänder horizontal

Ist die Spannung UGB > 0, so wandern die Löcher in dem p-Halbleiter
nach rechts in Richtung des negativen Pols der Spannungsquelle. Dadurch
entsteht ein von Löchern ausgeräumtes Gebiet im Bereich der Grenzschicht
Oxid-Halbleiter und damit eine Raumladungszone aufgrund der ortsfesten,
ionisierten Dotieratome. Die von außen an die MOS-Struktur angelegte Span-
nung UGB fällt zum Teil über dem isolierenden Oxid und zum Teil über der
Raumladungszone ab.
Die Darstellung im Bänderdiagramm ergibt sich durch folgende Überle-
gungen. Zum einen fließt kein Strom durch die Struktur, so dass sich diese
im thermodynamischen Gleichgewicht befindet und die Ferminiveaus in den
64 4 Felde↵ekttransistor

einzelnen Gebieten jeweils horizontal verlaufen. Zum anderen verschieben sich


durch das Anlegen einer Spannung U an ein Gebiet die Bandkanten in diesem
Bereich gemäß WF = qU , so dass sich schließlich der in Abb. 4.2 (linke
1.3.4 Bildhälfte) gezeigte Verlauf ergibt, bei dem das Valenz- und das Leitungsband
nach unten verbogen sind. Man erkennt deutlich, dass sich dadurch insbeson-
dere der Abstand von dem Valenzband WV zu dem Ferminiveau WF,HL am
linken Rand des Halbleiters vergrößert, was gemäß (1.3) gleichbedeutend ist
mit einer starken Abnahme der Löcherdichte in diesem Bereich und damit
dem oben beschriebenen Entstehen der Raumladungszone. Diesen Zustand
der MOS-Struktur bezeichnet man als Verarmung.

Inversionsladung
G B G B

Raum- Raum-
ladungszone ladungszone

UGB>0 UGB>0
W
W Inversionsladung
WC WC

WF,HL WF,HL
-q UGB WF,M -q UGB
WV WF,M WV

Raum-
Raum-
ladungszone
ladungszone

Abb. 4.2. Linke Bildhälfte: Durch Anlegen einer Spannung UGB > 0 V werden
die Löcher von der Oxidschicht weggedrängt. Es entsteht eine Raumladungszone
und die MOS-Struktur gelangt in den Zustand der Verarmung. Rechte Bildhälfte:
Ist die Spannung UGB groß genug, wird die Bandverbiegung so stark, dass sich der
Halbleiter in der Nähe des Oxids wie ein n-Halbleiter verhält. Die MOS-Struktur
befindet sich im Zustand der Inversion

Mit zunehmender Gatespannung wird die beschriebene Bandverbiegung


immer stärker, bis schließlich die Leitungsbandkante WC am linken Rand des
Halbleiters in die Nähe des Ferminiveaus rückt (Abb. 4.2, rechte Bildhälf-
te). Damit nimmt nach (1.1) gleichzeitig auch die Elektronendichte am lin-
ken Rand des p-Halbleiters stark zu, so dass dieser sich praktisch wie ein n-
Halbleiter verhält. Man spricht in diesem Fall auch von der Inversion des Halb-
leiters. Die Inversionsladung an der Grenzschicht zwischen Oxid und Halblei-
ter bildet den leitenden Kanal bei einem MOSFET.

S.m.i.L.E: 4.4 MOS-Struktur u. 4.4 Bänderdiagramm, MOS-Struktur


4.2 Verständnisfragen zum Felde↵ekttransistor 65

Lösung zu b. Funktionsweise des MOSFET

Ergänzt man die MOS-Struktur aus Teilaufgabe a. durch jeweils ein n-


dotiertes Source- und Drain-Gebiet, so erhält man einen MOS-Felde↵ekttran-
sistor oder kurz MOSFET (Abb. 4.3). Die zugehörigen Bänderdiagramme in
der Ebene direkt unterhalb des Oxids (entlang der y-Achse) sind für UDS > 0 4.4.3
und die Fälle UGS = 0 bzw. UGS > 0 in Abb. 4.4 gezeigt.

Gate G Metall
Oxid
Source S
Drain D

n n y

p -Halbleiter

Bulk B

Abb. 4.3. Schnittbild eines n-Kanal MOSFET

UGS=0 UGS>0
W W

WFB
WFB
WC WC
-q UDS
WV WV
Source Bulk Drain Source Bulk Drain
y y

Abb. 4.4. Bänderdiagramm des MOSFET in der Ebene direkt unterhalb des Oxids
mit UGS = 0 V (links) und mit UGS > 0 V (rechts)

Man erkennt deutlich, dass für UGS = 0 die in dem Source-Gebiet be-
findlichen Elektronen nicht in das Drain-Gebiet gelangen können, da zwi-
schen beiden Gebieten eine Potenzialbarriere liegt (Abb. 4.4, linke Bildhälfte).
Erst durch das Anlegen einer hinreichend großen Spannung UGS an das Gate
verringert sich die Barriere aufgrund der Bandverbiegung (vgl. Teilaufgabe
a.) und die Elektronen können in die energiemäßig niedriger gelegene Drain-
Elektrode gelangen (Abb. 4.4, rechte Bildhälfte).

S.m.i.L.E: 4.4 Bänderdiagramm, FET


66 4 Felde↵ekttransistor

Lösung zu c. Einsatzspannung

Damit zwischen Source- und Drain-Anschluss eines Felde↵ekttransistors Strom


fließen kann, muss sich an der Grenzschicht zwischen Oxid und Halbleiter ein
aus Inversionsladungen bestehender, leitender Kanal bilden. Dies wird durch
4.1.1 das Anlegen einer hinreichend großen Gate-Source Spannung UGS erreicht,
was zu einer Bandverbiegung im Halbleiter und schließlich zur Bildung einer
Inversionsschicht führt (vgl. Teilaufgabe a.). Die Einsatzspannung UT h ist die
Gate-Source Spannung, bei der die Dichte der Inversionsschichtladung gleich
der Gleichgewichtsdichte der Majoritätsladungsträger im Halbleiter ist. Dies
ist der Fall, wenn die Gate-Source Spannung UGS und damit die Bandverbie-
gung so groß ist, dass der Abstand zwischen der dem Ferminiveau WF,HL und
der Leitungsbandkante WC an der Grenzschicht zwischen Oxid und Halbleiter
so groß ist wie der Abstand zwischen dem Ferminiveau WF,HL und der Valenz-
bandkante WV im neutralen Halbleiter. Ist die Gate-Source Spannung kleiner
als die Einsatzspannung, ist die Inversionsschichtladung sehr klein und es fließt
praktisch kein Strom durch den Transistor, erst für Spannungen UGS > UT h
fließt ein nennenswerter Strom.

Lösung zu d. Pinch-O↵-E↵ekt

Durch die Drain-Source-Spannung kommt es zu einem elektrischen Feld ent-


lang des leitenden Kanals unterhalb des Oxids. Dieses ortsabhängige Feld
führt zu einer ortsabhängigen Geschwindigkeit vn (y) der Ladungsträger im
Kanal und damit auch zu einer sich ändernden Ladungsträgerdichte n (y). Die
4.2.2 Ladungsträgergeschwindigkeit nimmt dabei vom sourceseitigen Ende des Ka-
nals zum drainseitigen Ende hin wegen des größer werdenden Feldes beständig
zu. Da der Strom entlang des Kanals jedoch konstant ist, muss die Ladungs-
trägerdichte entlang des Kanals entsprechend abnehmen. Für große Spannun-
gen UDS kann die Ladungsträgerdichte am drainseitigen Rand das Kanals
theoretisch sogar null werden. Man spricht in diesem Fall auch vom Pinch-
O↵ oder Abschnüren des Kanals. Die Spannung UDS , bei der die Kanalab-
schnürung auftritt, bezeichnet man als Sättigungsspannung UDS,sat . Eine wei-
tere Erhöhung der Spannung UDS führt dann in erster Näherung zu keiner
weiteren Zunahme des Stromes IDS , so dass man im Sättigungsbereich hori-
zontal verlaufende Ausgangskennlinien erhält.

S.m.i.L.E: 4.2 FET-Kennlinienfeld

Lösung zu e. Kanallängenmodulation

Die Ursache für die bei realen MOSFET auftretende, von null verschiedene
Steigung der Ausgangskennlinien im Sättigungsbereich ist die Kanallängen-
4.2.4 modulation: Erhöht man die Spannung UDS über den Wert UDS,sat hinaus,
4.2 Verständnisfragen zum Felde↵ekttransistor 67

tritt der E↵ekt der Kanalabschnürung (Pinch-O↵) bereits an einer Stelle l0


vor dem Drain-Gebiet auf (Abb. 4.5). Hierdurch verringert sich die e↵ektive
Kanallänge l und der Strom IDS steigt an.

S.m.i.L.E: 4.2 FET-Kennlinienfeld

Abschnürpunkt
2V
0V 5V
G D
S

n n
n-Kanal
p

y=0 l l

Abb. 4.5. Für UDS UDS,sat verschiebt sich der Abschnürpunkt zum sourceseiti-
gen Ende des Kanals, was einer Verkürzung der e↵ektiven Kanallänge entspricht

Lösung zu f. Speicherzeit

Die Funktion des Bipolartransistors beruht darauf, dass im eingeschalteten


Zustand Ladungsträger in die Basis injiziert werden. Abhängig von der Be-
triebsart wird die Basis dabei mehr oder weniger stark von Ladungsträgern
überschwemmt. Beim Abschalten des Transistors muss diese Ladung wieder
ausgeräumt werden, was aufgrund der dazu nötigen Speicherzeit das Schalt- 3.3.2
verhalten wesentlich beeinflusst (vgl. Abschn. 3.5).
Bei Felde↵ekttransistoren hingegen wird der Stromfluss in dem leitenden
Kanal mit Hilfe eines elektrischen Feldes gesteuert. Da der leitende Kanal bei
einer Änderung des elektrischen Feldes mit sehr kleinen Zeitkonstanten um- 4.3.2
geladen werden kann, treten Speichere↵ekte praktisch nicht auf. Das Schalt-
verhalten von Felde↵ekttransistoren wird daher im Wesentlichen durch die zu
schaltende Last bestimmt.

Lösung zu g. Verarmungstransistor

Verarmungstransistoren sind selbstleitende Transistoren, d.h. bei einer Gate-


Source-Spannung von UGS = 0 V existiert bereits ein leitender Kanal, so dass
ein Strom durch den Transistor fließen kann. Bei selbstleitenden n-Kanal Feld- 4.1.3
e↵ekttransistoren ist die Einsatzspannung UT h daher negativ und bei selbst-
leitenden p-Kanal Felde↵ekttransistoren positiv. Die Einsatzspannung kann
dabei durch die Stärke der Dotierung des Bulk-Materials im Bereich des Ka-
nalgebietes eingestellt werden.
68 4 Felde↵ekttransistor

Lösung zu h. Vertauschung von Drain und Source

Felde↵ekttransistoren in integrierten Schaltungen sind in der Regel symme-


trisch aufgebaut (vgl. Abb. 4.3), wobei der Bulk-Anschluss auf ein Poten-
zial gelegt wird, bei dem gewährleistet ist, dass der Source-Bulk- und der
Drain-Bulk-Übergang stets in Sperrrichtung gepolt sind, um das Fließen un-
erwünschter Substratströme zu verhindern. Welche der Elektroden Source und
welche Drain ist, ist dadurch definiert, dass die den leitenden Kanal bildenden
Ladungsträger aus der Source-Elektrode (Quelle) stammen und sich dann zur
Drain-Elektrode (Abfluss) hin bewegen. Bei einem n-Kanal MOSFET liegt
4.1.1 die Source-Elektrode gegenüber der Drain-Elektrode daher auf dem niedri-
geren Potenzial. Das Vertauschen von Drain- und Source-Anschluss hat in
diesem Fall also keine Auswirkungen.
Bei diskreten Bauelementen hingegen ist der Source-Anschluss oft mit
dem Bulk-Anschluss elektrisch verbunden, damit - bei richtigem Anschluss
des Bauelementes - der pn-Übergang zwischen Source und Bulk nicht in
Durchlasspolung gelangen kann. Vertauscht man bei einem solchen Transistor
den Source- und den Drain-Anschluss, so liegt das Substrat auf dem Drain-
Potenzial und es kann ein Substratstrom fließen.

4.3 n-Kanal MOSFET

Aufgabenstellung

Gegeben sei die in Abb. 4.6 gezeigte Schaltung mit UB = 12 V, Ue = 5 V,


RD = 3 k⌦ und RS = 1 k⌦. Der Felde↵ekttransistor habe folgende Daten:
2
• Verstärkungsfaktor des Prozesses: kn = 20 µAV ,
• Dicke der Oxidschicht (SiO2 ): dox = 20 nm,
• Kanalweite: w = 20 µm, Kanallänge: l = 1 µm,
• Einsatzspannung: UT h = 1, 0 V.
Der E↵ekt der Kanallängenmodulation ist zu vernachlässigen.

RD
D IDS
G
B
S
UB
Ue RS

Abb. 4.6. Einfache Schaltung mit einem Felde↵ekttransistor. Gesucht ist der Ar-
beitspunkt und das Kleinsignalersatzschaltbild des Transistors
4.3 n-Kanal MOSFET 69

a. Verbinden Sie den o↵enen Bulkanschluss (B) in geeigneter Weise mit


der Schaltung, so dass kein unerwünschter Substratstrom zwischen der
Source- bzw. der Drain-Elektrode und dem Substrat fließen kann.

b. Berechnen Sie die Ladungsträgerbeweglichkeit im Kanal des MOSFET.

c. Bestimmen Sie den Arbeitspunkt (UGS , IDS , UDS ) des Transistors.

d. Zeichnen Sie das Kleinsignalersatzschaltbild des Transistors im Arbeits-


punkt und bestimmen Sie die Werte der darin enthaltenen Elemente.

Lösung zu a. Substratanschluss

Damit kein unerwünschter Substratstrom zwischen der Source- bzw. der


Drain-Elektrode und dem Substrat fließen kann, muss sichergestellt sein, dass
die beiden pn-Übergänge des MOSFET nicht in Durchlassrichtung gepolt wer-
den. Bei einem n-Kanal MOSFET verbindet man daher den Substratanschluss
entweder mit dem Source-Anschluss oder mit dem niedrigsten in der Schaltung 4.1.1
vorkommenden Potenzial (in diesem Fall mit dem Massepotenzial).

Lösung zu b. Ladungsträgerbeweglichkeit

Die Ladungsträgerbeweglichkeit im Kanal kann direkt aus der Beziehung (4.4)


w w
n = Cox
0
µn = kn (4.14)
l l
berechnet werden. Dazu bestimmen wir zunächst mittels (4.1) die flächen-
bezogene Oxidkapazität Cox
0
. Mit "ox = 3, 9 (relative Dielektrizitätszahl von
SiO2 ) ergibt sich
4.2.1
1 3 1 2
0
Cox = "ox "0 = 1, 73 ⇥ 10 AsV m . (4.15)
dox
Durch Umstellen von (4.14) erhalten wir die Ladungsträgerbeweglichkeit im
Kanal des MOSFET
kn
µn = 0
Cox
2 1
= 1, 16 ⇥ 10 m2 V s 1
. (4.16)

Lösung zu c. Arbeitspunkt

Die Bestimmung des Arbeitspunktes erfolgt durch Aufstellung der Maschen-


und Knotengleichungen der Schaltung sowie mit Hilfe der Stromgleichung des
70 4 Felde↵ekttransistor

Transistors. Da die Betriebsart des Transistors aus der Aufgabenstellung nicht


hervorgeht, muss zunächst eine sinnvolle Annahme getro↵en und diese später
bestätigt werden. In diesem Fall ist es zweckmäßig, davon auszugehen, dass
der Transistor in der Sättigung arbeitet, da nur hier ein Verstärkerbetrieb
möglich ist. Damit wird nach (4.3) der Strom
4.2.2
n 2
IDS = (UGS UT h ) (4.17)
2
und der Verstärkungsfaktor des Transistors ergibt sich gemäß (4.4) zu
w 2
n = kn = 0, 4 mAV . (4.18)
l
Durch Anwendung der Maschenregel auf die Schaltung erhalten wir für die
Gate-Source-Spannung die Beziehung

UGS = Ue IDS RS . (4.19)

Einsetzen von (4.19) in (4.17) und anschließendes Umstellen führt auf die
quadratische Gleichung
✓ ◆
2 2 1 (Ue UT h )2
IDS IDS 2 (Ue UT h )RS + + =0. (4.20)
RS n RS2

Einsetzen der Zahlenwerte ergibt die Beziehung


2
IDS IDS ⇥ 13 mA + (4 mA)2 = 0 (4.21)

mit den beiden Lösungen

IDS,1 = 11, 6 mA und IDS,2 = 1, 38 mA . (4.22)

Die erste Lösung IDS = 11, 6 mA führt jedoch zu einem Widerspruch, denn
sie würde gemäß (4.19) zu einer Gate-Source-Spannung von UGS = 6, 6 V
und somit zu UGS < UT h führen. Dies wiederum würde bedeuten, dass der
MOSFET sperrt, d.h. IDS = 0 A sein muss. Die zweite Lösung

IDS = 1, 38 mA (4.23)

hingegen führt auf eine Gate-Source-Spannung von

UGS = Ue IDS RS
= 3, 62 V (4.24)

und eine Drain-Source-Spannung von

UDS = UB IDS (RD + RS )


= 6, 48 V . (4.25)
4.3 n-Kanal MOSFET 71

Diese Lösung führt zu keinem Widerspruch, so dass wir jetzt nur noch prüfen
müssen, ob die oben getro↵ene Annahme, dass der Transistor in Sättigung
arbeitet, erfüllt ist. Es gilt o↵ensichtlich die Ungleichung 0 < UGS UT h 
UDS , so dass sich die Annahme bestätigt.
Hätte man zu Beginn die Annahme getro↵en, dass der MOSFET im Wi-
derstandsbereich arbeitet, so hätte die Rechnung zu keiner sinnvollen Lösung
geführt, woraus man den Schluss hätte ziehen müssen, dass diese Annahme
falsch ist.

S.m.i.L.E: 4.2 FET-Kennlinienfeld

Lösung zu d. Kleinsignalersatzschaltbild

Die Kleinsignalersatzschaltung des MOSFET (vgl. Lehrbuch, Abschn. 4.3.3)


ist in Abbildung 4.7 gezeigt. Zur überschlägigen Berechnung des Kleinsignal-

CGD
G D

uGS r0 uDS
CGS gmuGS

S S
Abb. 4.7. Vereinfachte Kleinsignalersatzschaltung des MOSFET, in der lediglich
die Gate-Source- und die Gate-Drain-Kapazität berücksichtigt sind

verhaltens des Transistors einschließlich des Frequenzverhaltens ist dieses Er-


satzschaltbild ausreichend. Die darin enthaltenen Elemente können mit Hilfe
der Gleichungen (4.10) bis (4.13) berechnet werden. Dabei ist = 0 zu set-
zen, da der E↵ekt der Kanallängenmodulation vernachlässigt werden soll. Mit
IDS,A = 1, 38 mA und UDS,A = 6, 48 V ergibt sich: 4.3.1
4.3.3
Steilheit q
gm = 2IDS,A n (1 + UDS,A ) = 1, 05 mS , (4.26)
Ausgangswiderstand

1 UDS,A + 1/
r0 = = =1, (4.27)
g0 IDS,A

Gate-Kapazitäten
2
CGS = Cox und CGD = 0 . (4.28)
3
72 4 Felde↵ekttransistor

Die Oxidkapazität Cox ergibt sich durch Multiplikation der flächenbezogenen


Oxidkapazität Cox
0
mit der Fläche A = w l der Gate-Elektrode. Daraus folgt
schließlich
2
CGS = w l Cox0
3
= 23 f F . (4.29)

PSpice: 4 n-Kanal-MOSFET

In Tabelle 4.1 sind die Ergebnisse der Berechnung und der PSpice-Simula-
tion einander gegenübergestellt. Die vom Simulator berechneten Kleinsignal-
parameter im Arbeitspunkt wurden der entsprechenden Ausgabedatei ent-
nommen (Abschnitt Operating Point Information).

Tabelle 4.1. Gegenüberstellung der Ergebnisse aus Simulation und Berechnung


PSpice-Simulation Berechnung
IDS 1, 42 mA 1, 38 mA
UGS 3, 58 V 3, 62 V
UDS 6, 33 V 6, 48 V
gm 1, 10 mS 1, 05 mS
r0 75 k⌦ 1
CGS 23 f F 23 f F
CGD 0 0

Die berechneten Ergebnisse stimmen relativ gut mit dem Simulationser-


gebnissen überein, wobei die Unterschiede im Wesentlichen darauf zurück-
zuführen sind, dass bei der Berechnung die Kanallängenmodulation nicht
berücksichtigt wurde ( = 0), während bei der Simulation ein MOSFET-
Modell mit = 0, 01 V 1 zum Einsatz kam.

4.4 MOS-Inverter

Aufgabenstellung

Gegeben sei der in Abb. 4.8 dargestellte MOS-Inverter mit dem Widerstand
RL = 10 k⌦ und der Betriebsspannung UB = 5 V. Die zu treibende Last
sei CL = 1 pF. Der Transistor T1 habe folgende Daten: kn = 20 µAV 2 und
UT h,1 = 1, 0 V. Der E↵ekt der Kanallängenmodulation soll vernachlässigt wer-
den.
4.4 MOS-Inverter 73

UB

RL

T1 CL Ua
Ue

Abb. 4.8. MOS-Inverter mit Arbeitswiderstand RL und Lastkapazität CL

a. Berechnen Sie die Ausgangsspannung Ua des Inverters im stationären


Fall, wenn der Eingang auf Low-Pegel liegt (Ue,L = 0 V). Wie groß ist
das w/l -Verhältnis von T1 mindestens zu wählen, damit die Ausgangs-
spannung den Wert Ua,L = 0, 25 V nicht überschreitet, wenn der Eingang
auf High-Pegel liegt (Ue,H = 5 V)?

b. Der Eingang des Inverters wird abrupt von High-Pegel auf Low-Pegel
umgeschaltet. Berechnen Sie die Zeit tr , die verstreicht, bis die Ausgangs-
spannung von 0, 1 UB auf 0, 9 UB angestiegen ist.

c. Der Eingang des Inverters wird nun von Low- auf High-Pegel umgeschal-
tet. Berechnen Sie die Zeit tf , in der die Ausgangsspannung von 0, 9 UB
auf 0, 1 UB abfällt. Hinweis: Vernachlässigen Sie den Strom durch den
Widerstand RL gegenüber dem durch den Transistor.

d. Widerstände beanspruchen in integrierten Schaltungen sehr viel Platz


und lassen sich zudem nur mit großen Toleranzen herstellen. Man ersetzt
daher i.d.R. den Widerstand RL durch einen Transistor. Eine Realisie-
rungsmöglichkeit, die ausschließlich mit n-Kanal Transistoren auskommt,
ist in Abb. 4.9 gezeigt. In diesem Fall wird ein Verarmungstransistor ver-
wendet, dessen Gate-Source-Spannung auf 0 V liegt. Der Transistor ist da-
mit leitend und arbeitet als nichtlineare Last. Der Lasttransistor T2 habe
folgende Daten: kn = 20 µAV 2 und UT h,2 = 3, 0 V. Wie groß darf das
w/l -Verhältnis von T2 höchstens gewählt werden, damit die Ausgangs-
spannung für Ue = Ue,H = 5 V nicht größer als 0, 25 V wird, wenn T1
gemäß Teilaufgabe a. dimensioniert wurde?
UB
T2

T1 CL Ua
Ue

Abb. 4.9. MOS-Inverter mit Verarmungstransistor als aktive Last


74 4 Felde↵ekttransistor

Lösung zu a. Ausgangsspannung

Für den Fall, dass der Eingang auf Low-Pegel liegt, d.h. Ue = Ue,L = 0 V
ist UGS,1 = Ue < UT h,1 und somit sperrt der Transistor T1 und der Ausgang
der Schaltung geht auf High-Pegel. Die Ausgangsspannung Ua,H beträgt in
diesem Fall
Ua,H = UB = 5 V . (4.30)
Liegt die Eingangsspannung auf High-Pegel, d.h. Ue = Ue,H = 5 V, soll für
die Ausgangsspannung gelten Ua,L = UDS,1  0, 25 V (Low-Pegel). Dazu muss
der Transistor T1 so dimensioniert werden, dass im eingeschalteten Zustand
ein hinreichend großer Strom fließt, so dass der Spannungsabfall über RL ent-
sprechend groß und demzufolge die Ausgangsspannung Ua entsprechend klein
ist. Für den Transistor gilt in diesem Fall die Stromgleichung (4.2), da dieser
4.2.2 wegen UGS,1 UT h,1 > UDS,1 im Widerstandsbereich arbeitet. Da im stati-
onären Zustand die Ströme durch den Transistor T1 und den Lastwiderstand
RL gleich sind, ergibt sich
" #
2
UDS,1 UB UDS,1
IDS,1 = n,1 (UGS,1 UT h,1 ) UDS,1 = . (4.31)
2 RL

Mit UDS,1 = Ua,L und UGS,1 = Ue,H sowie (4.4) erhalten wir durch Umstellen
w UB Ua,L
= "
2
#. (4.32)
l T1 Ua,L
kn RL (Ue,H UT h,1 ) Ua,L
2

Einsetzen der Zahlenwerte in (4.32) ergibt schließlich das gesuchte w/l -


Verhältnis von mindestens
w
= 24, 5 . (4.33)
l T1
Ein geringeres w/l -Verhältnis als das in (4.33) berechnete würde einen gerin-
geren Strom durch T1 und RL und somit eine höhere Ausgangsspannung als
Ua,L = 0, 25 V zur Folge haben.

Lösung zu b. Anstiegszeit

Zum Ausschaltzeitpunkt t = 0 wird gemäß Aufgabenstellung der Eingang des


Inverters abrupt von High-Pegel auf Low-Pegel umgeschaltet. Vor dem Aus-
schaltzeitpunkt leitet der Transistor und gemäß Teilaufgabe a. beträgt die
Ausgangsspannung Ua = Ua,L ⇡ 0, 25 V. Zum Ausschaltzeitpunkt geht der
Transistor in vernachlässigbar kurzer Zeit in den sperrenden Zustand über.
4.3.2 Durch den Transistor fließt demnach kein Strom und die Kapazität CL wird
über den Widerstand RL aufgeladen. Die Ausgangsspannung steigt daher ex-
ponentiell mit der Zeitkonstanten ⌧ = RL CL von Ua,L auf Ua,H = UB an
(Abb. 4.10).
4.4 MOS-Inverter 75

Ua
UB
0,9 UB

0,1 UB
Ua,L
t
t0 tr t1

Abb. 4.10. Zeitverlauf der Ausgangsspannung Ua während des Aufladevorganges

Die Ausgangsspannung während des Aufladevorganges wird dabei durch


 ✓ ◆
t
Ua (t) = Ua,L + (UB Ua,L ) 1 exp (4.34)

beschrieben. Zum Zeitpunkt t0 erreicht die Ausgangsspannung den Wert
0, 1 UB und zum Zeitpunkt t1 erreicht Ua den Wert 0, 9 UB . Daraus folgt
 ✓ ◆
t0
0, 1 UB = Ua,L + (UB Ua,L ) 1 exp (4.35)

sowie  ✓ ◆
t1
0, 9 UB = Ua,L + (UB Ua,L ) 1 exp . (4.36)

Umstellen nach t0 bzw. t1 ergibt
✓ ◆ ✓ ◆
UB Ua,L UB Ua,L
t0 = ⌧ ln bzw. t1 = ⌧ ln (4.37)
0, 9 UB 0, 1 UB
und wir erhalten schließlich für die Anstiegszeit einen Wert von

tr = t1 t0 = ⌧ ln 9 = RL CL ln 9 ⇡ 22 ns . (4.38)

Lösung zu c. Abfallzeit

Da bei dem Entladevorgang der Strom durch den Widerstand RL ver-


nachlässigt werden soll, wird die Kapazität allein über den Transistor ent-
laden. Dies entspricht dem im Lehrbuch, Abschn. 4.3.2. gezeigten Fall und
somit kann die Beziehung (4.8) zur Berechnung der Abfallzeit herangezogen 4.3.2
werden. Es gilt demnach
CL
tf ⇡ 3 . (4.39)
n UB

Mit dem w/l -Verhältnis aus Teilaufgabe a. erhalten wir


w 2
n = kn = 490 µAV (4.40)
l T1
76 4 Felde↵ekttransistor

und damit
tf ⇡ 1, 22 ns . (4.41)
Wir wollen nun noch überprüfen, ob die Vernachlässigung des Stromes durch
den Widerstand zu einem nennenswerten Fehler bei der Bestimmung der Ab-
fallzeit geführt hat. Dazu schätzen wir den jeweils maximalen Strom IT 1 bzw.
IRL während des Entladevorganges durch den Transistor bzw. durch den Wi-
derstand ab und erhalten
2
n 2 490 µAV 2
IT 1 = (UGS UT h ) = (5 V 1 V) = 3, 92 mA (4.42)
2 2
bzw.
UB 5V
IRL == = 0, 5 mA . (4.43)
RL 10 k⌦
Der Strom durch den Widerstand ist für die gegebene Schaltung also deutlich
geringer als der durch den Transistor, so dass die Vernachlässigung sicher
gerechtfertigt ist.

PSpice: 4 MOS-Inv ohmsche Last

Lösung zu d. Verarmungstransistor als aktive Last


Bei der Dimensionierung des Lasttransistors T2 wird von der in Abb. 4.9 dar-
gestellten Schaltung mit Ue = Ue,H = 5 V und Ua = Ua,L = 0, 25 V ausgegan-
gen. Wie bereits in Teilaufgabe a. gezeigt wurde, arbeitet der Schalttransistor
4.1.3 T1 unter den gegebenen Bedingungen im Widerstandsbereich, d.h. für ihn gilt
11.2.1 die Stromgleichung (4.2).
Da bei dem selbstleitenden Lasttransistor T2 Gate und Source miteinander
verbunden sind, ist UGS,2 = 0 V. Für die Drain-Source-Spannung gilt UDS,2 =
UB Ua = 4, 75 V. Wegen UT h,2 = 3 V ist UGS,2 UT h,2 < UDS,2 und somit
arbeitet T2 in der Sättigung. Der Strom durch T2 berechnet sich daher mittels
der Stromgleichung (4.3). Gleichsetzen der Ströme durch T1 und T2 führt auf
" #
2
UDS,1 n,2 2
n,1 (UGS,1 UT h,1 ) UDS,1 = (UGS,2 UT h,2 ) . (4.44)
2 2
Mit Hilfe von (4.4) sowie mit UGS,1 = Ue = 5 V, UDS,1 = Ua = 0, 25 V und
UGS,2 UT h,2 = 3 V erhalten wir
w kn w
kn ⇥ 0, 97 V2 = ⇥ 9 V2 . (4.45)
l T1 2 l T2
Durch Umstellen ergibt sich schließlich der maximal zulässige Wert für das
w/l -Verhältnis von T2 zu
w w
⇡ 0, 2 = 4, 9 . (4.46)
l T2 l T1

S.m.i.L.E: 11.2 MOS-Inverter PSpice: 4 MOS-Inv aktive Last


4.5 CMOS-Inverter 77

4.5 CMOS-Inverter

Aufgabenstellung

Gegeben sei der in Abb. 4.11 dargestellte, in komplementärer MOS-Technik


(CMOS) hergestellte Inverter mit der Betriebsspannung UB = 5 V. Die Feld-
e↵ekttransistoren haben folgende Daten:
• T1 : kn = 20 µAV 2 , UT h,n = 1, 0 V, ln = 1 µm, wn = 10 µm.
• T2 : kp = 10 µAV 2 , UT h,p = 1, 0 V, lp = 1 µm.
Die E↵ekte der Kanallängenmodulation sind zu vernachlässigen.

UB
UGS,2
S
T2
D

D
Ue T1 Ua
UGS,1 S

Abb. 4.11. Inverter in komplementärer MOS-Technik (CMOS) mit p-Kanal und


n-Kanal MOSFET

a. Verbinden Sie die o↵enen Bulkanschlüsse der beiden Transistoren in


geeigneter Weise mit der Schaltung.

b. Warum ist bei dem p-Kanal MOSFET der Verstärkungsfaktor kp des


Prozesses geringer als bei dem n-Kanal MOSFET?

c. Wie ist die Kanalweite wp von T2 zu wählen, damit beide Transistoren im


eingeschalteten Zustand betragsmäßig jeweils den gleichen Strom liefern
und sich somit eine symmetrische Übertragungskennlinie ergibt?

d. Skizzieren Sie den ungefähren Verlauf der Übertragungskennlinie Ua =


f (Ue ), indem Sie die Ausgangsspannung an geeigneten Stellen berechnen.

Lösung zu a. Substratanschlüsse

Wie bereits in Abschn. 4.3 erwähnt wurde, muss sichergestellt sein, dass die
pn-Übergänge der beiden Felde↵ekttransistoren nicht in Durchlassrichtung
gepolt werden. Daher ist der Substratanschluss bei dem n-Kanal MOSFET
78 4 Felde↵ekttransistor

T1 mit dem Massepotenzial und bei dem p-Kanal MOSFET T2 mit der Be-
triebsspannung UB zu verbinden.

Lösung zu b. Verstärkungsfaktor des Prozesses

Durch Umstellen von (4.4) und (4.7) erhalten wir

kn = Cox
0
µn bzw. kp = Cox
0
µp . (4.47)

Da bei einem gegebenen Herstellungsprozess der Wert von Cox 0


fest ist, die
4.2.1 Ladungsträgerbeweglichkeit von Elektronen in Silizium jedoch um den Fak-
11.2.2 tor zwei bis drei größer ist als die von Löchern, ergibt sich für den n-Kanal
MOSFET entsprechend ein um den Faktor zwei bis drei größerer Prozess-
verstärkungsfaktor als für den p-Kanal MOSFET.

Lösung zu c. Kanalweite

Im eingeschalteten Zustand liefern beide Transistoren betragsmäßig jeweils


den gleichen Strom, wenn die Bedingung
11.2.2
n = p (4.48)

erfüllt ist. Mit (4.4) und (4.7) ergibt sich daraus die Forderung
wn wp
kn = kp . (4.49)
ln lp
Der geringere Verstärkungsfaktor des Prozesses bei dem p-Kanal MOSFET
muss also durch ein entsprechend größeres w/l -Verhältnis kompensiert wer-
den. Durch Umstellen der letzten Beziehung und mit den angegebenen Zah-
lenwerten erhalten wir schließlich für die Kanalweite des Transistors T2
kn lp
wp = wn = 2wn
kp ln
= 20 µm . (4.50)

Lösung zu d. Übertragungsverhalten

Der Verlauf der Übertragungskennlinie Ua = f (Ue ) ergibt sich aus folgenden


Überlegungen:
• Für Ue  1 V ist die Gate-Source-Spannung UGS,1 = Ue des n-Kanal
MOSFET T1 kleiner oder gleich der Einsatzspannung UT h,n , d.h. der
Transistor T1 sperrt. Der p-Kanal MOSFET T2 hingegen leitet, da die
Gate-Source-Spannung UGS,2 = Ue UB negativer ist als die Einsatzspan-
nung UT h,p . Somit ergibt sich für Ue  1 V eine Ausgangsspannung von
Ua = UB = 5 V.
4.5 CMOS-Inverter 79

• Wird die Eingangsspannung Ue über den Wert der Einsatzspannung UT h,n


erhöht, so beginnt der Transistor T1 zu leiten. Gleichzeitig verringert sich
betragsmäßig die Gate-Source-Spannung UGS,2 , so dass der Transistor T2
immer weniger leitet. Damit sinkt mit zunehmender Eingangsspannung
die Ausgangsspannung Ua ab.
• Für Ue = UB /2 sind die Gate-Source-Spannungen beider Transistoren
vom Betrage her gleich groß. Wegen der Symmetrie der Schaltung ist die
Ausgangsspannung daher gleich der halben Betriebsspannung.
• Für Für Ue > UB /2 sinkt die Ausgangsspannung weiter ab, da der Tran-
sistor T1 immer stärker und T2 immer weniger leitet.
• Für Ue 4 V sperrt der Transistor T2 , da in diesem Fall UGS,2 UT h,p
gilt. Die Ausgangsspannung wird daher Ua = 0 V.
Zur genaueren Darstellung der Übertragungskennlinie bestimmen wir im Fol-
genden die Ausgangsspannung z.B. an der Stelle Ue = 2 V. Für diesen Fall
arbeitet T1 im Sättigungsbetrieb, da die Spannung UDS,1 größer als UB /2 ist
und somit die Ungleichung UGS,1 UT h,n < UDS,1 erfüllt ist. Für T2 hingegen
gilt UGS,2 = Ue UB = 3 V sowie |UDS,2 | < |UB /2|. Es ist somit nicht sofort
ersichtlich, ob T2 im Widerstands- oder im Sättigungsbereich arbeitet. Daher
ist hinsichtlich des Arbeitsbereiches von T2 zunächst eine Annahme zu tre↵en
und diese Annahme durch Rechnung zu bestätigen.
Aus Demonstrationsgründen wird im Folgenden die (falsche) Annahme
’Der Transistor T2 arbeitet ebenfalls im Sättigungsbetrieb’ getro↵en. Diese
Annahme führt zu einem Widerspruch, denn es muss gelten

IDS,1 = IDS,2 , (4.51)


d.h. der Strom durch beide Transistoren muss in jedem Fall betragsmäßig
gleich groß sein. Mit Hilfe der beiden Stromgleichungen für den Sättigungs-
betrieb (4.3) bzw. (4.6) erhält man aus (4.51) die Bedingung

n 2 p 2
(UGS,1 UT h,n ) = (UGS,2 UT h,p ) . (4.52)
2 2
Wegen n = p und |UT h,n | = |UT h,p | kann die Bedingung (4.52) jedoch
nie erfüllt werden, da wegen |UGS,1 | 6= |UGS,2 | beide Transistoren bestrebt
sind, vom Betrage her unterschiedlich hohe Ströme zu liefern. Wegen dieses
Widerspruches muss die oben getro↵ene Annahme verworfen werden, womit
feststeht, dass der Transistor T2 im Widerstandsbereich arbeitet.
Die Berechnung der Ausgangsspannung erfolgt mit Hilfe der Bedingung
(4.51). Den Strom IDS,1 des Transistors T1 können wir unmittelbar aus der
Stromgleichung (4.3) bestimmen. Mit

n 2
IDS,1 = (UGS,1 UT h,n ) (4.53)
2
2
und den Zahlenwerten UGS,1 = Ue = 2 V sowie n = 200 µAV ergibt
sich ein Wert von IDS,1 = 100 µA.
80 4 Felde↵ekttransistor

Für den Transistor T2 gilt die Stromgleichung im Widerstandsbereich


(4.5). Einsetzen dieser Beziehung sowie des Ergebnisses für den Strom IDS,1
in (4.51) führt auf
" #
2
UDS,2
IDS,2 = p (UGS,2 UT h,p ) UDS,2 = IDS,1 = 100 µA .
2
(4.54)
Mit UGS,2 = 3 V und p = 200 µAV 2 erhält man die quadratische Glei-
chung
2
UDS,2 + 4 V ⇥ UDS,2 + 1 V2 = 0 (4.55)
mit den beiden Lösungen
UDS,2,1 = 3, 732 V und UDS,2,2 = 0, 268 V . (4.56)
Die erste Lösung (UDS,2 = 3, 732 V) führt zu einem Widerspruch, da die für
den Widerstandsbereich notwendige Bedingung UGS,2 UT h,p < UDS,2 nicht
erfüllt ist. Mit der zweiten Lösung ergibt sich für Ue = 2 V eine Ausgangs-
spannung von
Ua = UB + UDS,2
= 4, 732 V . (4.57)
Da die Schaltung so dimensioniert wurde, dass die Übertragungskennlinie
symmetrisch ist, lässt sich diese nun leicht skizzieren. Das Ergebnis ist in
Abb. 4.12 grafisch dargestellt, wobei sich die Ausgangsspannung für Ue = 3 V
aus der Symmetrie der Kennlinie ergibt. Zum Vergleich wurden zusätzlich die
Resultate der PSpice-Simulation eingezeichnet (gestrichelte Linie).

PSpice: 4 CMOS-Inverter

Ua
V
5 Simulation

4 Rechnung

1
Ue
0
0 1 2 3 4 5 V

Abb. 4.12. Übertragungskennlinie des CMOS-Inverters


4.6 Schaltungen mit MOS-Felde↵ekttransistoren 81

4.6 Schaltungen mit MOS-Felde↵ekttransistoren


Aufgabenstellung
a. Gegeben sei die in Abb. 4.13 gezeigte Schaltung. Die Einsatzspannung
der Felde↵ekttransistoren betrage UT h = 1, 0 V. Die Kapazitäten C1 bis
C3 seien zunächst entladen. Zum Zeitpunkt t = 0 werde die Betriebs-
spannung UB = 5 V zugeschaltet. Zu bestimmen sind die Werte der
Spannungen U1 , U2 und U3 im stationären Zustand.

b. Ein n-Kanal MOSFET wird als Analogschalter eingesetzt (Abb. 4.14,


links). Der Lastwiderstand RL sei sehr groß. Die Eingangsspannung Ue
kann Werte zwischen 0 V und UB = 5 V annehmen. Im ausgeschalteten
Zustand (Steuersignal = 0 V) sperrt der Transistor und die Ausgangs-
spannung Ua ist gleich null. Für den eingeschalteten Zustand ( = UB )
ergibt eine PSpice-Simulation die in Abb. 4.14 (rechts) gezeigte Übertra-
gungskennlinie Ua = f (Ue ). Nachteilig ist, dass die Spannung am Ausgang
nicht den Wert UB , sondern nur UB UT h erreicht. Ändern Sie daher
die Schaltung unter Verwendung eines p-Kanal MOSFET so ab, dass im
eingeschalteten Zustand der gesamte Spannungsbereich von 0 V bis UB
übertragen wird.

PSpice: 4 MOSFET als Schalter


t=0
UB
D D D
T1 T3 T5

S S S

D D D
T2 T4 T6

S S S
C1 U1 C2 U2 C3 U3

Abb. 4.13. Schaltung mit MOS-Felde↵ekttransistoren


Ua
UB
S D UB _ UTh
Ue RL Ua

Ue
UB

Abb. 4.14. n-Kanal MOSFET als Analogschalter und zugehörige Übertragungs-


kennlinie im eingeschalteten Zustand
82 4 Felde↵ekttransistor

Lösung zu a. Schaltungen mit MOS-Felde↵ekttransistoren (I)

Zur Lösung dieser Aufgabe untersuchen wir zunächst die in Abb. 4.15 darge-
stellte, einfache Schaltung, bei der die Kapazität C1 als entladen angenommen
werden soll, so dass zunächst U1 = 0 V ist. Der Transistor habe die Einsatz-
spannung UT h .

t=0
UB
D
T1

S
C1 U1

Abb. 4.15. Schaltung mit einem MOSFET. Die Betriebsspannung UB wird zum
Zeitpunkt t = 0 zugeschaltet

Wird zum Zeitpunkt t = 0 der Schalter geschlossen, liegt die Betriebs-


spannung UB an dem Gate- und dem Drain-Anschluss des Transistors. Der
Transistor leitet und die Kapazität wird aufgeladen. Damit erhöht sich die
Spannung U1 an dem Kondensator und es verringert sich entsprechend die
Gate-Source-Spannung UGS des Transistors gemäß

UGS = UDS = UB U1 . (4.58)

Da der Transistor aber nur leitet, solange die Gate-Source-Spannung UGS


größer als die Einsatzspannung UT h des Transistors ist, d.h. die Bedingung

UGS > UT h (4.59)

erfüllt ist, kann die Ausgangsspannung U1 nicht beliebig ansteigen. Viel-


mehr endet der Aufladevorgang, wenn die Ausgangsspannung den Wert U1 =
UB UT h erreicht hat, da dann der Strom durch den Transistor null wird.
Wir betrachten nun die linke Teilschaltung aus Abb. 4.13, bestehend aus
den Transistoren T1 und T2 sowie der Kapazität C1 . Für den Transistor T1
gilt UGS,1 = UDS,1 , d.h es liegen die selben Verhältnisse vor wie in der oben
beschriebenen Schaltung aus Abb. 4.15. Damit kann die Spannung an dem
Sourceanschluss von Transistor T1 maximal auf den Wert UB UT h = 4 V
ansteigen, da für größere Spannungen der Transistor sperren würde. Wir un-
tersuchen nun, wie weit die Spannung an der Source des Transistors T2 , d.h.
die Ausgangsspannung U1 ansteigen kann, wenn, wie beschreiben, an dem
Drain-Anschluss von T2 die Spannung 4 V beträgt. Auch hier gilt, dass der
Transistor T2 solange leitet, wie dessen Gate-Source-Spannung UGS größer
als die Einsatzspannung UT h ist. Da an dem Gate-Anschluss von T2 die Be-
triebsspannung von UB = 5 V anliegt, leitet der Transistor mit UT h = 1 V
4.6 Schaltungen mit MOS-Felde↵ekttransistoren 83

o↵ensichtlich solange, bis dessen Source-Potenzial auf einen Wert von 4 V an-
gestiegen ist.
An dem ersten Transistor T1 fällt daher eine Spannung von UDS,1 = 1 V ab
und an dem Transistor T2 eine Spannung von UDS,2 = 0 V und die Spannung
am Ausgang der Schaltung erreicht einen Endwert von

U1 = 4 V . (4.60)

Wir betrachten nun die mittlere Teilschaltung (Transistoren T3 und T4


sowie Kapazität C2 ). Hier gelten für beide Transistoren die bereits für die
Schaltung nach Abb. 4.15 angestellten Überlegungen. An dem Transistor T3
fällt daher wiederum eine Spannung von UDS,3 = 1 V ab, so dass die Source-
Spannung des Transistors 4 V beträgt. Entsprechendes gilt für den Transistor
T4 , an dessen Drain- und Gate-Anschluss jeweils 4 V an liegen. An T4 fällt
daher ebenfalls eine Spannung von UDS,4 = 1 V ab und die Spannung über
der Kapazität C2 wird
U2 = 3 V . (4.61)
Es wird nun die rechte Teilschaltung (T5 , T6 und C3 ) betrachtet. Auch
hier gelten für den Transistor T5 wieder die gleichen Überlegungen wie für die
Schaltung nach Abb. 4.15, so dass die Source-Spannung des Transistors T5 4 V
beträgt. Damit liegt an dem Gate-Anschluss von T6 ebenfalls eine Spannung
von 4 V, während der Drain-Anschluss an die Versorgungsspannung UB = 5 V
angeschlossen ist. Auf welchen Wert die Spannung an der Source von Transis-
tor T6 ansteigen kann, wird wiederum von der Bedingung bestimmt, dass der
Transistor nur dann leitet, wenn dessen Gate-Source-Spannung UGS größer als
die Einsatzspannung UT h ist. Diese Bedingung ist jedoch nur erfüllt, solange
die Spannung an der Source mindestens 1 V unterhalb der Gate-Spannung
liegt, d.h. die Spannung am Ausgang der Schaltung erreicht einen Endwert
von
U3 = 3 V . (4.62)

PSpice: 4 MOSFET-Schaltungen

Lösung zu b. Schaltungen mit MOS-Felde↵ekttransistoren (II)

Nachteilig an der in Abb. 4.14 gezeigten Schaltung ist, dass im eingeschalteten


Zustand die Ausgangsspannung nicht über den Wert UB UT h ansteigen kann,
weil der Transistor für Eingangsspannungen Ue UB UT h sperrt. Schaltet
man parallel zu dem n-Kanal MOSFET einen p-Kanal MOSFET und steuert
diesen mit dem invertierten Steuersignal an, so erhält man das in Abb. 4.16
gezeigte Transferelement. Bei dieser Schaltung ist im eingeschalteten Zustand
( = UB und = 0 V) stets gewährleistet, dass einer der beiden Transisto-
ren leitet, so dass der gesamte Spannungsbereich von 0 V bis UB übertragen
84 4 Felde↵ekttransistor

werden kann. Das Transferelement wird daher verwendet, um zwei Schaltungs-


knoten, abhängig vom Steuersignal , niederohmig miteinander zu verbinden
oder zu trennen.

PSpice: 4 Transferelement

Ua
UB

Ue RL U a

Ue
UB

Abb. 4.16. Transferelement und zugehörige Übertragungskennlinie im eingeschalte-


ten Zustand. Die Bulk-Anschlüsse der Transistoren sind der Übersichtlichkeit halber
nicht dargestellt
5
Optoelektronische Bauelemente

5.1 Verständnisfragen zu optoelektronischen


Bauelementen

Aufgabenstellung
a. Bei steigender Bestrahlungsstärke Ee kommt es bei einem Fotowiderstand
zu einer Drehung der Strom-Spannungs-Kennlinie um den Koordinaten-
mittelpunkt (Abb. 5.1, links), während es bei der Fotodiode zu einer
Verschiebung der Kennlinie nach unten, d.h. in Richtung negativer
Ströme ID kommt (Abb. 5.1, rechts). Nennen Sie die Gründe für dieses
unterschiedliche Verhalten der beiden Bauelemente.

Ee

Ee=0 Ee=0
U UD
Ee

Abb. 5.1. Strom-Spannungs-Kennlinie eines Fotowiderstandes (links) und einer


Fotodiode (rechts) bei steigender Bestrahlungsstärke Ee

b. Gegeben sei eine Lichtquelle, die nahezu monochromatisches rotes Licht


mit einer Wellenlänge von 650 nm abstrahlt. Dieses Licht tri↵t auf eine
Halbleiterprobe aus undotiertem Cadmiumsulfid (Bandabstand: 2, 4 eV).
Wie ändert sich die Leitfähigkeit des Materials aufgrund der Bestrahlung?

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,


DOI 10.1007/978-3-642-21011-2_5, © Springer-Verlag Berlin Heidelberg 2011
86 5 Optoelektronische Bauelemente

Lösung zu a. Strom-Spannungs-Verhalten von Fotowiderstand und


Fotodiode bei Bestrahlung mit Licht

Im Gegensatz zur Fotodiode ist beim Fotowiderstand eine von außen angelegte
Spannung U erforderlich, um die durch die Bestrahlung zusätzlich generierten
Ladungsträger im Innern des Bauelementes zu trennen und zu den Elektroden
hin zu transportieren. Vernachlässigt man den Dunkelstrom, so ist der durch
5.2 den Fotowiderstand fließende Strom demnach sowohl zu der Bestrahlungs-
stärke Ee als auch zu der Spannung U proportional, was zu der in Abb. 5.1,
links gezeigten Widerstandsgeraden führt, deren Steigung mit steigender Be-
strahlungsstärke Ee zunimmt.
Bei der Fotodiode hingegen werden die durch die Bestrahlung generierten
Ladungsträger durch das eingebaute elektrische Feld der Raumladungszone
sofort getrennt und zu den neutralen Bahngebieten hin abtransportiert, ohne
dass dazu eine externe Spannung notwendig ist. Der Fotostrom steht daher
direkt an den Elektroden der Fotodiode zur Verfügung und ist in erster Nähe-
5.3 rung spannungsunabhängig. Der Fotostrom addiert sich (mit negativem Vor-
zeichen) zu dem durch die Diodenspannung UD hervorgerufenen Dunkelstrom,
so dass sich die in Abb. 5.1, rechts gezeigte Strom-Spannungs-Kennlinie der
Fotodiode ergibt, die sich bei steigender Bestrahlungsstärke Ee in Richtung
negativer Ströme ID verschiebt.

S.m.i.L.E: 5.2 Fotowiderstand u. 5.3 Fotodiode

Lösung zu b. Änderung der Leitfähigkeit eines Halbleiters bei


Bestrahlung

Gemäß dem Lehrbuch, Abschn. 5.1.2 existiert für ein gegebenes Halbleiter-
material mit dem Bandabstand Wg eine Grenzwellenlänge
5.1.2
hc
g = , (5.1)
Wg

oberhalb derer praktisch keine Generation von Ladungsträgern mehr stattfin-


den kann, weil die Energie der Photonen nicht ausreicht, um ein Elektron vom
Valenzband in das Leitungsband zu heben. Für undotiertes Cadmiumsulfid
mit einem Bandabstand von Wg = 2, 4 eV erhält man somit eine Grenzwel-
lenlänge von
hc 1, 24 µm eV
g = = = 517 nm . (5.2)
Wg 2, 4 eV
Da das verwendete Licht jedoch eine Wellenlänge von = 650 nm aufweist,
reicht dessen Energie nicht aus, um Ladungsträger in nennenswertem Um-
fang zu generieren. Die Leitfähigkeit des Materials bleibt somit nahezu un-
verändert.
5.2 Radiometrische und fotometrische Größen 87

5.2 Radiometrische und fotometrische Größen

Aufgabenstellung

Gegeben seien zwei punktförmige Lichtquellen A und B, die monochromati-


sches Licht in alle Raumrichtungen gleichmäßig abstrahlen. Die abgegebene
Strahlungsleistung betrage in beiden Fällen e = 1 mW. Die Farbe des von
der Lichtquelle A abgestrahlten Lichtes sei gelbgrün mit einer Wellenlänge
von A = 550 nm. Lichtquelle B strahle ultraviolettes Licht der Wellenlänge
B = 350 nm ab. Bestimmen Sie für beide Lichtquellen

• die Strahlstärke,
• den Lichtstrom,
• die Lichtstärke.
Hinweis: Bei monochromatischem Licht kann für jede radiometrische Größe
Xe die zugehörige fotometrische Größe Xv mittels der einfachen Beziehung

Xv = Km A( )Xe (5.3)

berechnet werden, wobei der konstante Faktor Km = 683 lm W 1 das sog.


fotometrische Strahlungsäquivalent darstellt und A( ) die Empfindlichkeits-
kurve des menschlichen Auges (s. Abb. 5.2) beschreibt, mit welcher bei der
Berechnung der fotometrischen Größen gewichtet werden muss.

A( )
1
0,8
0,6
0,4
0,2

400 500 600 700 800 nm


Abb. 5.2. Empfindlichkeitskurve A( ) des menschlichen Auges. Die Empfindlich-
keit ist bei Wellenlängen von etwa 550 nm am größten. Licht mit Wellenlängen klei-
ner etwa 380 nm und größer etwa 780 nm wird vom menschlichen Auge nicht mehr
wahrgenommen

Lösung

Da die Lichtquellen in alle Raumrichtungen gleichmäßig strahlen, ergibt sich


deren Strahlungsleistung e durch Multiplikation der Strahlstärke Ie mit dem
5.1.1
88 5 Optoelektronische Bauelemente

Raumwinkel einer Kugelfläche (d.h. mit 4⇡). Für die Strahlstärke beider Licht-
quellen erhält man somit

e 1 mW
Ie = =
4⇡ sr 4⇡ sr
= 79, 6 µW sr 1 . (5.4)

Im Gegensatz zu den radiometrischen Größen Strahlungsleistung e und


Strahlstärke Ie handelt es sich bei dem Lichtstrom v und der Lichtstärke
Iv um fotometrische Größen, d.h. diese Größen hängen zusätzlich von dem
wellenlängenabhängigen Helligkeitsempfinden des menschlichen Auges ab.
Für das von der Lichtquelle A abgestrahlte Licht erhalten wir aus der in
Abb. 5.2 gezeigten Empfindlichkeitskurve A(550 nm) = 1 und somit ergibt
sich mit (5.3) für den Lichtstrom der Quelle A
1
v,A = Km A(550 nm) e = 683 lm W ⇥ 1 ⇥ 1 mW
= 0, 68 lm . (5.5)

Analog erhält man für die Lichtstärke der Quelle A


1 1
Iv,A = Km A(550 nm) Ie = 683 lm W ⇥ 1 ⇥ 79, 6 µW sr
= 0, 054 lm sr 1
= 0, 054 cd . (5.6)

Das von der Lichtquelle B abgestrahlte ultraviolette Licht ist für das
menschliche Auge unsichtbar, somit ergibt sich für den Lichtstrom und die
Lichtstärke dieser Quelle wegen A(350 nm) = 0 unmittelbar

v,B =0 und Iv,B = 0 . (5.7)

Der Vollständigkeit halber sei darauf hingewiesen, dass der Zusammenhang


(5.3) zur Umrechnung von radiometrischen in fotometrische Größen nur für
den Fall des monochromatischen Lichtes gilt. Für den allgemeinen Fall einer
breitbandigen Strahlung muss über den gesamten sichtbaren Spektralbereich
integriert werden, so dass man mit der spektralen Verteilung Xe, = dXe /d
der radiometrischen Größe Xe den Zusammenhang
780
Z nm
Xv = Km A( ) Xe, ( ) d (5.8)
=380 nm

erhält.
5.3 Fotowiderstand 89

5.3 Fotowiderstand

Aufgabenstellung

Bei einem Fotowiderstand kann der Zusammenhang zwischen dem ohmschen


Widerstand R und der Beleuchtungsstärke Ev in der Praxis näherungsweise
dargestellt werden durch eine Potenzfunktion der Form
✓ ◆
Ev
R = R1000 , (5.9)
1000 lx

mit den beiden Kenngrößen und R1000 , wobei als die Steilheit des
Fotowiderstandes bezeichnet wird und R1000 dem Hellwiderstand bei einer
Beleuchtungsstärke von Ev = 1000 lx entspricht.

Für die folgenden Teilaufgaben sei ein Fotowiderstand gegeben, dessen Kenn-
größen zunächst unbekannt sind. Messungen bei Beleuchtungsstärken von
30 lx bzw. 100 lx ergaben Widerstände von R30 = 4, 7 k⌦ bzw. R100 = 1, 6 k⌦.
a. Bestimmen Sie die Kenngrößen und R1000 des Fotowiderstandes und
tragen Sie die Abhängigkeit des Widerstandes von der Beleuchtungsstärke
in doppelt-logarithmischer Darstellung auf.

b. Der Fotowiderstand soll nun in der in Abb. 5.3 gezeigten einfachen Mess-
schaltung zur Bestimmung der Beleuchtungsstärke eingesetzt werden. Es
sei U = 10 V. Dimensionieren Sie den Widerstand R2 so, dass bei ei-
ner Beleuchtungsstärke von 10 lx die Ausgangsspannung Ua = 1 V beträgt.

c. Stellen Sie die Ausgangsspannung Ua der Messschaltung nach Abb. 5.3 in


Abhängigkeit von der Beleuchtungsstärke Ev in doppelt-logarithmischem
Maßstab dar. Für welche Beleuchtungsstärken ist die Messschaltung ge-
eignet?

R1

R2 Ua

Abb. 5.3. Einfache Messschaltung mit Fotowiderstand R1 zur Bestimmung der


Beleuchtungsstärke
90 5 Optoelektronische Bauelemente

Lösung zu a. Berechnung von Steilheit und Widerstand

Einsetzen der gemessenen Widerstände in (5.9) ergibt


✓ ◆
30 lx
R30 = R1000 (5.10)
1000 lx
sowie ✓ ◆
100 lx
R100 = R1000 . (5.11)
1000 lx
Division von (5.10) durch (5.11) führt auf
✓ ◆
R30 30 lx
= . (5.12)
R100 100 lx
Umstellen ergibt die gesuchte Steilheit
lg(R30 /R100 ) lg(4, 7 k⌦/1, 6 k⌦)
= =
lg(100 lx/30 lx) lg(100 lx/30 lx)
⇡ 0, 9 . (5.13)

Stellt man (5.11) nach R1000 um, so erhält man schließlich für den Hellwider-
stand
✓ ◆
100 lx
R1000 = R100 = 1, 6 k⌦ ⇥ 0, 10,9
1000 lx
⇡ 200 ⌦ . (5.14)

In Abb. 5.4 ist die Abhängigkeit des Widerstandes R von der Beleuchtungs-
stärke Ev gemäß Gl. (5.9) für = 0, 9 und R1000 = 200 ⌦ gezeigt. Diese
Abhängigkeit entspricht einer Potenzfunktion und ist daher in der Regel nicht-
linear, bei doppelt-logarithmischer Darstellung ergibt sich jedoch eine Gerade.

Lösung zu b. Dimensionierung der Messschaltung

Nach (5.9) ergibt sich bei einer Beleuchtungsstärke von 10 lx ein Widerstand
von
✓ ◆
10 lx
R10 = R1000 = 200 ⌦ ⇥ 0, 01 0,9
1000 lx
⇡ 12, 6 k⌦ . (5.15)

Für die Ausgangsspannung der Messschaltung nach Abb. 5.3 gilt


R2
Ua = U . (5.16)
R2 + R1
5.3 Fotowiderstand 91

100k

10k

1k

100

10
EV
1 10 100 1k 10k lx

Abb. 5.4. Abhängigkeit des Widerstandes R von der Beleuchtungsstärke Ev für


= 0, 9 und R1000 = 200 ⌦ in doppelt-logarithmischer Darstellung

Durch Umstellen ergibt sich


Ua 1V
R 2 = R1 = 12, 6 k⌦
U Ua 10V 1V
= 1, 4 k⌦ . (5.17)

Lösung zu c. Ausgangsspannung der Messschaltung

Für die Ausgangsspannung der Messschaltung in Abhängigkeit von der Be-


leuchtungsstärke erhält man mit (5.16) und (5.9)

R2
Ua (Ev ) = U ⇣ ⌘ . (5.18)
R2 + R1000 Ev
1000 lx
Dieser Zusammenhang ist in Abb. 5.5 in doppelt-logarithmischem Maßstab
dargestellt. Bei einer Beleuchtungsstärke von 10 lx ergibt sich gemäß Aufga-
benstellung eine Ausgangsspannung von 1 V. Es ist zu erkennen, dass die
Messschaltung für Beleuchtungsstärken bis etwa 100 lx eingesetzt werden
kann, weil sich für größere Beleuchtungsstärken zunehmend ein Begrenzungs-
e↵ekt bemerkbar macht.
PSpice: 5 Fotowiderstand
92 5 Optoelektronische Bauelemente

Ua
10V

1V

100mV

10mV
EV
1 10 100 1k 10k lx

Abb. 5.5. Ausgangsspannung der Messschaltung nach Abb. 5.3 in Abhängigkeit


von der Beleuchtungsstärke Ev in doppelt-logarithmischer Darstellung

5.4 Solarzelle

Aufgabenstellung

Es soll zunächst eine ideale Solarzelle betrachtet werden, deren Ersatzschalt-


bild in Abb. 5.6 zu sehen ist (ideal bedeutet in diesem Zusammenhang, dass
die Solarzelle keine parasitären Verlustwiderstände aufweist).
I

I0
Iph U R

Abb. 5.6. Ersatzschaltbild einer idealen Solarzelle mit dem Lastwiderstand R

Iph ist der zu der Bestrahlungsstärke Ee proportionale Fotostrom, I0 der


gemäß Diodengleichung von der Spannung U abhängige Dunkelstrom und
R der Lastwiderstand der Solarzelle. Für den Laststrom I gilt
h ⇣ q ⌘ i
I = Iph I0 = Iph IS exp U 1 . (5.19)
kT
Die aktive Fläche der Solarzelle sei A = 10 cm2 . Bei einer Bestrahlungsstärke
von Ee = EAM 1.5 = 1000 Wm 2 betrage der Kurzschlussstrom Ik = 300 mA
und die Leerlaufspannung Ul = 0, 6 V. Der Einfachheit halber ist eine
Temperatur von T = 300 K = const. anzunehmen, d.h. die Erwärmung der
Solarzelle durch die Bestrahlung soll unberücksichtigt bleiben.
5.4 Solarzelle 93

Bestimmen Sie

a. den optimalen Arbeitspunkt für maximale Leistungsabgabe (MPP =


Maximum Power Point),

b. den optimalen Lastwiderstand, den Füllfaktor und den Wirkungsgrad der


Solarzelle.

Im Folgenden soll eine reale Solarzelle betrachtet werden, bei der interne Ver-
lustprozesse durch zwei parasitäre Widerstände Rs und Rp modelliert werden
(siehe Ersatzschaltbild in Abb. 5.7). Der Serienwiderstand Rs repräsentiert
dabei die unvermeidlichen Widerstände der Kontakte und neutralen Bahn-
gebiete, während der Parallelwiderstand Rp jegliche Art von Leckströmen
beschreiben soll, die z.B. aus Defekten oder Verunreinigungen des pn-Über-
gangs resultieren oder durch Oberflächen-Rekombinationsprozesse hervorge-
rufen werden.
Rs I

I0 Ip
Iph Rp U R

Abb. 5.7. Ersatzschaltbild einer realen Solarzelle mit den Verlustwiderständen Rs


und Rp sowie dem Lastwiderstand R

c. Bestimmen Sie den Zusammenhang zwischen dem Laststrom I und der


Spannung U im Ersatzschaltbild der realen Solarzelle unter Berück-
sichtigung der Verlustwiderstände Rs und Rp . Hinweis: Das gesuchte
Strom-Spannungs-Verhalten lässt sich nur implizit in Form einer trans-
zendenten Gleichung darstellen, die nur iterativ lösbar ist (z.B. mit Hilfe
des Schaltungssimulators PSpice).

d. Untersuchen Sie mit Hilfe von PSpice den Einfluss des Parallelwider-
standes Rp auf die Strom-Spannungs-Kennlinie der Solarzelle. Setzen Sie
hierzu Rs = 0 ⌦ und wählen Sie Rp = 1, 1 k⌦, 100 ⌦, 10 ⌦.

e. Untersuchen Sie nun mit PSpice den Einfluss des Serienwiderstan-


des Rs auf die Strom-Spannungs-Kennlinie der Solarzelle. Setzen Sie
hierzu Rp ! 1 und wählen Sie Rs = 0 m⌦, 10 m⌦, 100 m⌦, 300 m⌦, 1 ⌦.
94 5 Optoelektronische Bauelemente

f. Vergleichen Sie eine reale Solarzelle (Rs = 300 m⌦, Rp = 1 k⌦) mit der
idealen Solarzelle (Rs = 0 ⌦, Rp ! 1) hinsichtlich Füllfaktor, Wirkungs-
grad, maximaler Leistung, Leerlaufspannung und Kurzschlussstrom.

Lösung zu a. Ideale Solarzelle, optimaler Arbeitspunkt

Es wird zunächst der Sättigungsstrom IS aus dem Kurzschlussstrom Ik und


der Leerlaufspannung Ul ermittelt. Aus (5.19) ergibt sich für den Leerlauf
h ⇣ q ⌘ i
I = 0 = Iph IS exp Ul 1 . (5.20)
kT
Da der Fotostrom Iph bei der idealen Solarzelle gleich dem Kurzschlussstrom
Ik ist, erhält man durch Umstellen für den Sättigungsstrom
I 300 mA
IS = ⇣ qk ⌘ = ✓ ◆ = 28, 5 pA . (5.21)
exp Ul 1 0, 6 V
kT exp 1
26 mV
Mit Hilfe von (5.19) können nun der Laststrom I sowie die an die Last abge-
gebene Wirkleistung P = U I in Abhängigkeit von der Spannung U bestimmt
und tabellarisch oder grafisch dargestellt werden (Abb. 5.8).

P I

Ik
I
IMPP

MPP
Pmax

P=U.I

0 0
0 UMPP Ul U
Abb. 5.8. Laststrom I und Wirkleistung P = U I in Abhängigkeit von der Span-
nung U bei einer Bestrahlungsstärke von Ee = 1000 Wm 2

Durch Ablesen erhält man den optimalen Arbeitspunkt für maximale Leis-
tungsabgabe:
5.4
UM P P = 0, 52 V und IM P P = 285 mA . (5.22)
5.4 Solarzelle 95

Die in diesem Arbeitspunkt an die Last abgegebene Leistung beträgt


Pmax = UM P P IM P P = 148 mW . (5.23)

PSpice: 5 Solarzelle Ideal

Alternativ zu dem gezeigten Lösungsweg kann der MPP für die ideale So-
larzelle auch analytisch bestimmt werden. Aus (5.19) folgt für die abgegebene
Leistung in Abhängigkeit von der Spannung
h h ⇣ q ⌘ ii
P (U ) = U I(U ) = U Iph IS exp U 1 . (5.24)
kT
Aus Abb. 5.8 ist ersichtlich, dass die Leistung P (U ) im relevanten Spannungs-
bereich 0  U  Ul genau ein Maximum besitzt. Dieses Maximum erhält man
durch Nullsetzen der ersten Ableitung, d.h. dP (U )/dU = 0. Mit der Tempe-
raturspannung UT = kT /q erhält man nach einigen Rechenschritten
✓ ◆ ✓ ◆
d U U
P (U ) = Iph + IS IS + 1 exp =0. (5.25)
dU UT UT
Dieser Ausdruck kann umgeformt werden in
✓ ◆ ✓ ◆
U U
Iph + IS IS + 1 exp + 1 exp( 1) = 0 . (5.26)
UT UT
Umstellen ergibt
✓ ◆ ✓ ◆
U U Iph + IS
+ 1 exp +1 = . (5.27)
UT UT IS exp( 1)
Wir erhalten somit einen funktionalen Zusammenhang der Form x exp(x) = y.
Auflösen nach x führt auf die Umkehrfunktion x = W (y), wobei W die sog.
Lambertsche W-Funktion darstellt, die nur numerisch berechnet werden kann.
Es ergibt sich ✓ ◆ ✓ ◆
U Iph + IS
+1 =W . (5.28)
UT IS exp( 1)
Durch Umstellen erhalten wir schließlich die gesuchte Spannung für maximale
Leistungsabgabe
 ✓ ◆
Iph + IS
U = UM P P = UT W 1 . (5.29)
IS exp( 1)
Mit UT = kT /q = 26 mV, Iph = Ik = 300 mA und IS = 28, 5 pA ergibt sich
⇥ ⇤
UM P P = 26 mV W 2, 86 ⇥ 1010 1 . (5.30)
Mit W (2, 86 ⇥ 1010 ) ⇡ 21, 03 (iterativ ermittelt) erhalten wir als Endergebnis
den Zahlenwert
UM P P = 0, 52 V (5.31)
in Übereinstimmung mit der ersten Rechnung.
96 5 Optoelektronische Bauelemente

Lösung zu b. Lastwiderstand, Füllfaktor und Wirkungsgrad

Die Leistungsabgabe der Solarzelle an einen Lastwiderstand wird maximal,


wenn der Widerstand so gewählt wird, dass die Solarzelle im MPP betrieben
wird. Daraus folgt direkt die Dimensionierungsvorschrift für den optimalen
Lastwiderstand
UM P P 0, 52 V
RM P P = = (5.32)
IM P P 285 mA
= 1, 82⌦.
Der Füllfaktor F F ist definiert als das Verhältnis der maximal von der So-
larzelle abgebbaren elektrischen Leistung im MPP zu dem Produkt aus Leer-
5.4 laufspannung und Kurzschlussstrom. Man erhält
UM P P IM P P 0, 52 V 285 mA
FF = = (5.33)
Ul Ik 0, 6 V 300 mA
= 82, 3%.
Der Wirkungsgrad ⌘ ist definiert als das Verhältnis der maximal abgebbaren
elektrischen Leistung zu der eingestrahlten optischen Leistung. Man erhält
Pmax UM P P IM P P 0, 52 V 285 mA 148 mW
⌘= = = 2 = (5.34)
e A Ee 10 cm2 0, 1 Wcm 1W
= 14, 8%.

Lösung zu c. Reale Solarzelle

Bei der realen Solarzelle kommt es zu einem Spannungsabfall am Serienwider-


stand Rs , so dass über der Diode eine Spannung von U + I Rs abfällt (vgl.
Ersatzschaltbild in Abb. 5.7). Für den Dunkelstrom durch die Diode erhält
man daher h ⇣ q ⌘ i
I0 = IS exp (U + I Rs ) 1 . (5.35)
kT
Für den Strom Ip durch den Parallelwiderstand Rp gilt
U + I Rs
Ip = . (5.36)
Rp
Somit erhalten wir für den Zusammenhang zwischen Ausgangsspannung U
und Laststrom I die (implizite) Beziehung
I = Iph I0 Ip
h ⇣ q ⌘ i U + I Rs
= Iph IS exp (U + I Rs ) 1 . (5.37)
kT Rp
Gleichung (5.37) ist eine transzendente Gleichung, die nur iterativ gelöst wer-
den kann. Aus diesem Grunde werden die nachfolgenden Teilaufgaben mit
dem Schaltungssimulator PSpice bearbeitet.
5.4 Solarzelle 97

Lösung zu d. Einfluss des Parallelwiderstandes

Um den Einfluss des Parallelwiderstandes Rp auf die Strom-Spannungs-


Kennlinie der realen Solarzelle zu untersuchen, wird eine PSpice-Simulation
der Ersatzschaltung nach Abb. 5.7 durchgeführt. Dabei wird der Serienwi-
derstand Rs kurzgeschlossen und der Parallelwiderstand Rp parametrisch
geändert, so dass er nacheinander Werte von 1 G⌦ (quasi unendlich), 1 k⌦,
100 ⌦ und 10 ⌦ annimmt. Die Ergebnisse der Simulation sind in Abb. 5.9 zu
sehen.

I
100 1k ,
300mA

10

0
0 0,6V U
Abb. 5.9. Strom-Spannungs-Kennlinie der realen Solarzelle für unterschiedliche
Werte des Parallelwiderstandes Rp , bei kurzgeschlossenem Serienwiderstand Rs und
einer Bestrahlungsstärke von Ee = 1000 Wm 2

Es ist zu erkennen, dass die Strom-Spannungs-Kennlinie der Solarzelle für


Rp = 1 k⌦ quasi identisch ist mit dem Verlauf der idealen Solarzelle mit Rp !
1. Auch der Verlauf für Rp = 100 ⌦ weicht nur unwesentlich vom idealen
Verlauf ab. Erst für Rp = 10 ⌦ kommt es zu einem merklichen Abflachen
der Kennlinie und zu einer Verringerung der Fläche unterhalb der Kennlinie.
Dies führt zu einer Reduzierung des Füllfaktors und damit einhergehend zu
einer Reduzierung der von der Solarzelle maximal abgebbaren Leistung und
zu einem geringeren Wirkungsgrad.
Wenn man berücksichtigt, dass bei den gegebenen Abmessungen typische
Werte für den Parallelwiderstand im Bereich von 1 k⌦ liegen, dann wird er-
sichtlich, dass der Parallelwiderstand bei Solarzellen eher eine untergeordnete
Rolle spielt und in der Regel vernachlässigt werden kann.

PSpice: 5 Solarzelle Rp
98 5 Optoelektronische Bauelemente

Lösung zu e. Einfluss des Serienwiderstandes

Um den Einfluss des Serienwiderstandes Rs auf die Strom-Spannungs-Kennlinie


der Solarzelle mit Hilfe von PSpice zu untersuchen, wird der Parallelwider-
stand Rp aus der Ersatzschaltung nach Abb. 5.7 entfernt und der Serienwi-
derstand Rs parametrisch geändert, so dass er nacheinander Werte von 1 n⌦
(quasi null), 10 m⌦, 100 m⌦, 300 m⌦ und 1 ⌦ annimmt. Die Ergebnisse der
Simulation sind in Abb. 5.10 zu sehen.

I
0 , 10m
300mA

100m

300m

0
0 0,6V U
Abb. 5.10. Strom-Spannungs-Kennlinie der realen Solarzelle für unterschiedli-
che Werte des Serienwiderstandes Rs bei einer Bestrahlungsstärke von Ee =
1000 Wm 2

Es ist zu erkennen, dass die Strom-Spannungs-Kennlinie der Solarzelle


nur für sehr geringe Serienwiderstände von Rs = 10 m⌦ quasi identisch ist
mit dem Verlauf der idealen Solarzelle mit Rs = 0 ⌦. Bereits ein für die
gegebenen Abmessungen relativ geringer Serienwiderstand von Rs = 100 m⌦
reicht aus, um die Kennlinie abzuflachen, die Fläche unterhalb der Kennlinie
zu verringern und damit den Füllfaktor, die maximale Leistung sowie den
Wirkungsgrad zu reduzieren.
Serienwiderstände ab etwa 300 m⌦ führen bereits zu einer deutlichen Ver-
schlechterung der betrachteten Solarzelle. Im Sinne eines hohen Wirkungsgra-
des ist es daher unerlässlich, den Serienwiderstand möglichst gering zu halten,
d.h. die Bahnwiderstände zu minimieren und die Kontaktierung der Solarzelle
zu optimieren.

PSpice: 5 Solarzelle Rs
5.4 Solarzelle 99

Lösung zu f. Vergleich zwischen idealer und realer Solarzelle

Um eine reale Solarzelle (Rs = 300 m⌦, Rp = 1 k⌦) mit der idealen Solar-
zelle zu vergleichen, wird eine PSpice-Simulation der Ersatzschaltung nach
Abb. 5.7 mit den entsprechenden Werten für Rs und Rp durchgeführt. Die
Ergebnisse der Simulation sind in Abb. 5.11 gezeigt, wobei die Kennlinien
der realen Solarzelle durchgezogen und zum Vergleich die der idealen Solar-
zelle gestrichelt gezeichnet sind. Aus den Simulationsergebnissen und mittels
der Gln. (5.33) bzw. (5.34) lassen sich zudem die Kenngrößen Ul , Ik , UM P P ,
IM P P , Pmax , F F und ⌘ ermitteln. Diese sind zum Vergleich in Tabelle 5.1
einander gegenübergestellt.

PSpice: 5 Solarzelle Real

P I
I(real)
mW mA
I(ideal)
300
285
275
P(ideal)
148
124

P(real)

0 0 U
0 0,45 0,52 0,6 V
Abb. 5.11. Laststrom I und Wirkleistung P der idealen (gestrichelt) und der realen
Solarzelle (durchgezogen) in Abhängigkeit von der Spannung U bei einer Bestrah-
lungsstärke von Ee = 1000 Wm 2

Die Simulationsergebnisse zeigen, dass Leerlaufspannung Ul und Kurz-


schlussstrom Ik bei der idealen und der realen Solarzelle gleich groß sind. Bei
der realen Solarzelle kommt es jedoch, hauptsächlich bedingt durch den Se-
rienwiderstand Rs , zu einem Abflachen der Strom-Spannungs-Kennlinie und
somit zu einer Reduzierung des Füllfaktors von 82, 3 % auf 68, 8 %. Propor-
tional dazu verringert sich die maximal abgebbare Leistung von 148 mW auf
124 mW, und der Wirkungsgrad sinkt ebenfalls proportional von 14, 8 % auf
12, 4 %.
100 5 Optoelektronische Bauelemente

Tabelle 5.1. Gegenüberstellung der ermittelten Kenngrößen für die ideale und die
reale Solarzelle
ideale Solarzelle reale Solarzelle
Ul 0, 6 V 0, 6 V
Ik 300 mA 300 mA
UM P P 0, 52 V 0, 45 V
IM P P 285 mA 275 mA
Pmax 148 mW 124 mW
FF 82, 3 % 68, 8 %
⌘ 14, 8 % 12, 4 %

5.5 Luminiszenzdiode

Aufgabenstellung

Gegeben sei eine Luminiszenzdiode (LED), die in dem Arbeitspunkt UD =


2, 6 V, ID = 20 mA betrieben werden soll. Die Strom-Spannungs-Kennlinie
ID = f (UD ) der LED ist in Abb. 5.12 durchgezogen gezeichnet.

ID
mA
40

30

AP dUD
20 =15
dID

10

UD
0
0 2,0 2,5 3,0 V
Abb. 5.12. Strom-Spannungs-Kennlinie der LED (durchgezogen) und Approxima-
tion durch Knickkennlinie (gestrichelt).

Zur Vereinfachung der nachfolgenden Rechnungen soll die Kennlinie der


LED durch eine aus zwei Geradenstücken bestehende Knickkennlinie (in
Abb. 5.12 gestrichelt gezeichnet) wie folgt angenähert werden: Für Spannun-
gen kleiner als 2, 3 V sei der Strom ID gleich null. Für Spannungen ab 2, 3 V
soll das zweite Geradenstück eine Steigung aufweisen, die dem di↵erentiellen
Widerstand der LED im Arbeitspunkt von rD = 15 ⌦ entspricht.
5.5 Luminiszenzdiode 101

a. Begründen Sie, warum es in der Praxis ungünstig ist, die LED direkt
an eine Betriebsspannungsquelle mit UB = 2, 6 V anzuschließen, um den
gewünschten Arbeitspunkt einzustellen.

b. Die LED soll nun mit einem Vorwiderstand Rv bei einer Betriebsspan-
nung von UB = 10 V betrieben werden (Abb. 5.13). Dimensionieren Sie
den Vorwiderstand so, dass sich der gewünschte Arbeitspunkt einstellt.
Berechnen Sie die Änderung des Diodenstromes, wenn die Betriebsspan-
nung um ±10 % um ihren Sollwert schwankt? Hinweis: Gehen Sie bei der
Berechnung davon aus, dass die LED durch die Knickkennlinie hinreichend
genau beschrieben ist.
RV

UB UD

Abb. 5.13. Betrieb der LED mit einem Vorwiderstand

c. Die LED soll nun mit einer Konstantstromquelle betrieben werden, die aus
dem selbstleitenden n-Kanal MOSFET T1 und dem Sourcewiderstand RS
besteht (Abb. 5.14). Der MOSFET habe folgende Daten: UT h = 3, 0 V,
kn = 20 µAV 2 und w/l = 500. Dimensionieren Sie die Schaltung so,
dass sich der gewünschte Arbeitspunkt für die LED einstellt. Bestimmen
Sie mit Hilfe von PSpice die Änderung des Diodenstromes, wenn die Be-
triebsspannung um ±10 % um ihren Sollwert von UB = 10 V schwankt.
Beschreiben Sie das Funktionsprinzip der Stromquellenschaltung. Warum
ist der von der Stromquelle gelieferte Strom zwar nahezu, aber nicht voll-
kommen konstant?

T1

UB RS

Abb. 5.14. Betrieb der LED mit einer Konstantstromquelle, bestehend aus
dem MOSFET T1 und dem Widerstand RS
102 5 Optoelektronische Bauelemente

Lösung zu a. Betrieb der LED an einer Spannungsquelle

Die Strom-Spannungs-Charakteristik einer LED wird, wie bei einer herkömm-


lichen pn-Diode, durch eine Exponentialfunktion beschrieben, die im Durch-
lassbereich relativ steil verläuft. Schließt man die LED nun direkt an eine
Betriebsspannungsquelle an, so haben kleine Änderungen der Betriebsspan-
nung eine große Auswirkung auf den Strom durch die LED und somit auf
deren Strahlungsleistung.
Anhand der Kennlinie in Abb. 5.12 sieht man beispielsweise, dass ein An-
stieg der Spannung um 10 % von 2, 6 V auf 2, 86 V einen Anstieg des Stromes
von 20 mA auf etwa 40 mA zur Folge hat, was einer Zunahme um 100 % ent-
spricht.
In der Praxis kann dieser Stromanstieg sogar noch größer ausfallen, weil ein
steigender Strom zu einer höheren Erwärmung der LED führt, was wiederum
einen weiteren Anstieg des Stromes nach sich zieht. Dieser Prozess kann sich
bei konstanter Spannung und ohne Begrenzung des Stromes weiter fortsetzen
und schließlich sogar zur thermischen Zerstörung des Bauelements führen.
Aus den genannten Gründen sollte eine LED stets mit möglichst konstan-
tem Strom betrieben werden. Die einfachste Möglichkeit zur Stromeinspei-
sung besteht darin, einen Vorwiderstand zwischen Betriebsspannungsquelle
und LED zu schalten (siehe Teilaufgabe b).

PSpice: 5 LED ohne Rv

Lösung zu b. Betrieb der LED mit Vorwiderstand

In der Schaltung nach Abb. 5.13 gilt für den Strom durch die LED
UB UD
ID = . (5.38)
Rv
Damit sich der gewünschte Arbeitspunkt bei einer Betriebsspannung von
UB = 10 V einstellt, muss der Vorwiderstand wie folgt gewählt werden
UB UD 10 V 2, 6 V
Rv = =
ID 20 mA
= 370 ⌦ . (5.39)

Gemäß Aufgabenstellung kann angenommen werden, dass die LED durch


die Knickkennlinie nach Abb. 5.12 hinreichend genau charakterisiert ist. Dies
bedeutet, dass die LED für Spannungen ab 2, 3 V allein durch ihren di↵eren-
tiellen Widerstand rD = 15 ⌦ vollständig beschrieben ist. Auf eine grafische
oder iterative Analyse einer nichtlinearen Schaltung kann daher verzichtet
werden, denn für Strom- und Spannungsänderungen verhält sich die Schal-
tung linear, solange nur sichergestellt ist, dass die LED leitet. Wir erhalten
somit das in Abb. 5.15 gezeigte Ersatzschaltbild.
5.5 Luminiszenzdiode 103

RV

ID

UB rD

Abb. 5.15. Lineares Ersatzschaltbild für Spannungs- und Stromänderungen. Die


leitende LED wurde durch ihren di↵erentiellen Widerstand rD ersetzt

Mit Hilfe des ohmschen Gesetzes kann nun auf einfache Weise die Strom-
änderung ID berechnet werden, die sich aufgrund der Schwankung der
Betriebsspannung UB ergibt. Wir erhalten
UB
ID = . (5.40)
Rv + rD
Eine Schwankung der Betriebsspannung um UB = 1 V (10 %) hat demnach
eine Stromänderung von
1V
ID =
370 ⌦ + 15 ⌦
= 2, 6 mA (5.41)

zur Folge, was einer relativen Änderung von 13 % entspricht. Der Strom ist
also wesentlich stabiler als beim Betrieb ohne Vorwiderstand. Diese hier vor-
gestellte einfache Lösung ist für viele Anwendungsbereiche ausreichend. Wenn
höhere Anforderungen an die Stabilität des Stromes bestehen, muss die LED
mittels einer Konstantstromquelle angesteuert werden (siehe Teilaufgabe c).

PSpice: 5 LED mit Rv

Lösung zu c. Betrieb der LED mit Konstantstromquelle

Für den Verstärkungsfaktor des n-Kanal MOSFET T1 erhalten wir mit (4.4)
w 2
n = kn = 10 mAV . (5.42)
l
Da der n-Kanal MOSFET T1 als Stromquelle fungieren soll, muss er in der
Sättigung betrieben werden, denn nur in dieser Betriebsart ist der Drainstrom
IDS durch den Transistor nahezu unabhängig von der Drain-Source-Spannung
UDS . Da der Drainstrom gleich dem Strom durch die LED ist, erhalten wir
mit (4.3) die Bedingung

n 2
IDS = 20 mA = (UGS UT h ) . (5.43)
2
104 5 Optoelektronische Bauelemente

Umstellen nach UGS liefert die für den geforderten Arbeitspunkt notwendige
Gate-Source-Spannung
s r
2IDS 40 mA
UGS = UT h + = 3, 0 V +
n 10 mAV 2
= 1, 0 V . (5.44)

Da die Gate-Source-Spannung am Source-Widerstand RS abfällt, erhalten wir


schließlich
UGS 1, 0 V
RS = =
IDS 20 mA
= 50 ⌦ . (5.45)

Wird die Schaltung mit PSpice simuliert und dabei die Betriebsspan-
nung um UB = 1 V geändert, so ergibt sich eine Stromänderung von
ID ⇡ 95 µA, was einer prozentualen Änderung von weniger als 0, 5% ent-
spricht. Es zeigt sich somit eine deutliche Verbesserung im Gegensatz zu der
Schaltung mit Vorwiderstand.

PSpice: 5 LED mit Stromquelle

Das Funktionsprinzip der Stromquellenschaltung lässt sich anschaulich an-


hand der Übertragungskennlinie des selbstleitenden n-Kanal MOSFET er-
klären, in die zusätzlich noch die Widerstandsgerade des Source-Widerstandes
RS eingezeichnet wurde (Abb. 5.16).

IDS

RS =50

AP
20mA

UGS
-3V -1V 0

Abb. 5.16. Übertragungskennlinie des selbstleitenden n-Kanal MOSFET und Wi-


derstandsgerade des Source-Widerstandes RS

Da der durch den Drainstrom IDS hervorgerufene Spannungsabfall an RS


mit umgekehrtem Vorzeichen auch zwischen Gate und Source des MOSFET
5.5 Luminiszenzdiode 105

anliegt, muss sich der Arbeitspunkt der Schaltung als Schnittpunkt der Über-
tragungskennlinie des MOSFET mit der Widerstandsgeraden von RS ergeben.
Ein höherer Strom als der im eingezeichneten Arbeitspunkt hätte einen
höheren Spannungsabfall an RS und somit eine negativere Gate-Source-
Spannung zur Folge, die zu einer Verringerung des Stromes führen würde,
bis sich der Arbeitspunkt wieder eingestellt hat. Umgekehrt hätte ein gerin-
gerer Strom als der im Arbeitspunkt einen geringeren Spannungsabfall an RS
und damit eine positivere Gate-Source-Spannung zur Folge, was zu einem An-
stieg des Stromes führen würde, bis sich der Arbeitspunkt wieder einstellt. Das
dieser Stabilisierung zugrunde liegende Schaltungskonzept der Gegenkopplung
und wird in späteren Kapiteln dieses Buches näher betrachtet.
Der von der betrachteten Stromquellenschaltung gelieferte Strom ist nicht
vollkommen konstant. Der Grund hierfür ist insbesondere die Kanallängen-
modulation, die dazu führt, dass der Drainstrom in der Sättigung in geringem 4.2.4
Maße auch von der Drain-Source-Spannung abhängt.
Anhand von Abb. 5.16 wird ersichtlich, dass das betrachtete Schaltungs-
prinzip zur Stromstabilisierung nur mit selbstleitenden Transistoren realisiert
werden kann. Zudem sei noch angemerkt, dass in der Praxis, abweichend vom
gezeigten Beispiel, für derartige Schaltungen meist JFET (Junction-FET) an-
stelle von MOSFET verwendet werden.
6
Der Transistor als Verstärker

6.1 Verstärker mit n-Kanal MOSFET


Aufgabenstellung
Gegeben sei die in Abb. 6.1 (links) dargestellte Verstärkerschaltung mit der
Betriebsspannung UB = 15 V und dem Drainwiderstand RD = 20 k⌦. Der n-
Kanal MOSFET habe folgende Daten: UT h = 1 V, n = 1 mAV 2 sowie =
0, 01 V 1 . Das Ausgangskennlinienfeld des MOSFET ist in Abb. 6.1 (rechts)
gezeigt.

PSpice: 6 NMOS-Ausgangskennlinienfeld

UB
IDS
mA UGS = 2.4V

R2 RD 1.00

2.2V
0.75
2.0V
0.50
1.8V
Ua 0.25 1.6V
Ue R1 1.4V
1.2V
0 5 10 15 UDS
V

Abb. 6.1. Verstärkerschaltung mit n-Kanal MOSFET (links) und zugehöriges Aus-
gangskennlinienfeld (rechts)

a. Konstruieren Sie die Übertragungskennlinie Ua = f (Ue ) des Verstärkers


mit Hilfe des gegebenen Ausgangskennlinienfeldes.

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,


DOI 10.1007/978-3-642-21011-2_6, © Springer-Verlag Berlin Heidelberg 2011
108 6 Der Transistor als Verstärker

b. Es gelte nun zunächst R1 = 130 k⌦ und R2 = 680 k⌦. Bestimmen Sie


auf grafischem Wege mit Hilfe des Ausgangskennlinienfeldes den Arbeits-
punkt der Schaltung. In welcher Betriebsart arbeitet der MOSFET?

c. Ist der in Teilaufgabe b. bestimmte Arbeitspunkt für den A-Betrieb


geeignet? (Begründung!). Falls nein: Wählen Sie einen geeigneten Ar-
beitspunkt und dimensionieren Sie den aus den Widerständen R1 und R2
bestehenden Spannungsteiler entsprechend.

d. Bestimmen Sie die Spannungsverstärkung aus der Übertragungskennlinie


für den in Teilaufgabe c. berechneten Arbeitspunkt.

e. Zeichnen Sie das Kleinsignalersatzschaltbild der Verstärkerschaltung für


den Arbeitspunkt nach Teilaufgabe c. und berechnen Sie daraus die
Spannungsverstärkung der Schaltung. Vergleichen Sie das Ergebnis mit
dem Resultat aus Teilaufgabe d.

f. Es sei weiterhin der in Teilaufgabe c. berechnete Arbeitspunkt (A-


Betrieb) eingestellt. An den Eingang der Schaltung werde nun über
einen Koppelkondensator eine Spannungsquelle Ue angeschlossen, die ein
sinusförmiges Signal mit einer Amplitude von 300 mV liefert. Konstru-
ieren Sie grafisch den Zeitverlauf der Ausgangsspannung Ua , wenn diese
ebenfalls über einen Kondensator ausgekoppelt wird. Welchen Zweck
erfüllen die Koppelkondensatoren?

g. Stellen Sie nun den Arbeitspunkt der Schaltung durch geeignete Dimensio-
nierung des Basisspannungsteilers so ein, dass die positive Halbwelle des
Eingangssignals vollständig und die negative Halbwelle nicht übertragen
wird. Wie wird diese Betriebsart genannt? Konstruieren Sie überschlägig
den Verlauf der Ausgangsspannung, wenn die Amplitude des Eingangssi-
gnals 1 V beträgt.

Lösung zu a. Konstruktion der Übertragungskennlinie

Bei der gezeigten Verstärkerschaltung ist die Eingangsspannung Ue gleich


der Gate-Source-Spannung UGS und die Ausgangsspannung gleich der Drain-
Source-Spannung UDS . Die Übertragungskennlinie Ua = f (Ue ) ist in diesem
Fall also durch die Funktion UDS = f (UGS ) gegeben. Zur Konstruktion der
Übertragungskennlinie gehen wir von folgenden Überlegungen aus. Zum einen
6.1.1 ist der Strom IDS durch den Transistor gleich dem Strom durch den Wider-
stand RD . Zum anderen gilt für den Strom durch den Widerstand RD der Zu-
sammenhang IDS = (UB UDS )/RD . Diese lineare Beziehung können wir nun
in das Ausgangskennlinienfeld einzeichnen, wobei zwei Punkte ausreichen, um
6.1 Verstärker mit n-Kanal MOSFET 109

die entsprechende Gerade zu konstruieren. Dazu bestimmen wir beispielsweise


den Strom durch den Widerstand RD für den Fall UDS = 0 bzw. UDS = UB ,
was auf die beiden Werte IDS = UB /RD = 0, 75 mA bzw. IDS = 0 führt.
Die dadurch bestimmte Lastgerade ist in Abb. 6.2 (links) dargestellt. Da der
Strom durch den Widerstand und den Transistor gleich groß ist, liefern die
Schnittpunkte der Lastgeraden mit jeder einzelnen der Ausgangskennlinien
für jeden Wert von UGS den entsprechenden Wert des Stromes IDS sowie der
Spannung UDS . Trägt man nun zu jedem Wert von UGS den dazugehörenden
Wert von UDS in einem Diagramm auf, ergibt sich schließlich die gesuchte
Übertragungskennlinie Ua = f (Ue ), wie in Abb. 6.2 (rechts) gezeigt ist.

IDS UDS
mA UGS = 2.4V V
15 G
1.00
F
A B 2.2V E
0.75 10
C 2.0V D
0.50
D 1.8V 5 C
0.25 E
1.6V
F
G 1.4V
1.2V
B
A

0 5 10 15 UDS 0 5 10 15 UGS
V V

Abb. 6.2. Aus dem Ausgangskennlinienfeld und der Lastgeraden (links) kann die
Übertragungskennlinie des Verstärkers konstruiert werden (rechts)

S.m.i.L.E: 6.1 Übertragungskennlinie PSpice: 6 UebertragungsKL

Lösung zu b. Arbeitspunkt

Zur Arbeitspunktanalyse gehen wir von der in Abb. 6.3 dargestellten Gleich-
stromersatzschaltung der gegebenen Verstärkerschaltung aus.
Daraus lässt sich unmittelbar die Gate-Source-Spannung des MOSFET
bestimmen, da der aus den Widerständen R1 und R2 bestehende Spannungs-
teiler unbelastet ist. Wir erhalten
R1
UGS,A = UB = 2, 4 V . (6.1)
R1 + R2
Der gesuchte Arbeitspunkt der Schaltung ist also durch den Schnittpunkt
der Lastgeraden mit der Transistorkennlinie für UGS = 2, 4 V gegeben (in
Abb. 6.2, links, mit dem Buchstaben A gekennzeichnet). Aus dem Diagramm
können die zugehörigen Zahlenwerte abgelesen werden. Wir erhalten
110 6 Der Transistor als Verstärker

UB

R2 RD

R1

Abb. 6.3. Gleichstromersatzschaltbild der Verstärkerschaltung nach Abb. 6.1

UDS,A ⇡ 0, 7 V und IDS,A ⇡ 0, 7 mA . (6.2)

Aus der Lage des Arbeitspunktes im Ausgangskennlinienfeld erkennt man,


dass der Transistor für UGS = 2, 4 V im Widerstandsbereich arbeitet. Dies
ergibt sich auch aus der Ungleichung UGS,A UT h > UDS,A .

S.m.i.L.E: 6.1 BJT-Verstärker PSpice: 6 Arbeitspunkt

Lösung zu c. Arbeitspunkt für A-Betrieb

Der in Teilaufgabe b. ermittelte Arbeitspunkt (in der Übertragungskennlinie


mit dem Buchstaben A gekennzeichnet) ist für den A-Betrieb ungeeignet, da
er nicht in der Mitte des aussteuerbaren Bereiches der Übertragungskennli-
nie liegt und daher eine gleichmäßige Aussteuerung mit einem Wechselsignal
6.1.2 nicht möglich ist. Zudem ist die Steigung der Übertragungskennlinie in diesem
Punkt sehr gering, so dass sich nur eine geringe Spannungsverstärkung ergibt.
Bei der Wahl eines geeigneten Arbeitspunktes für den A-Betrieb sind meh-
rere Faktoren zu berücksichtigen: Um den Arbeitspunkt herum sollte eine
gleichmäßige und lineare Aussteuerung sowohl für die positive als auch für die
negative Halbwelle des Eingangssignals möglich sein. Weiterhin sollte die Stei-
gung der Übertragungskennlinie im Arbeitspunkt möglichst groß sein, um eine
hohe Verstärkung der Eingangsspannung zu erreichen. Gleichzeitig sollte der
Ruhestrom IDS,A möglichst gering sein, um die Verlustleistung zu minimieren
und somit einen hohen Wirkungsgrad zu gewährleisten.
Unter Berücksichtigung der zuvor genannten Faktoren wählen wir als
Kompromiss den in Abb. 6.2 mit D gekennzeichneten Punkt (UDS,A ⇡ 8 V und
IDS,A ⇡ 0, 35 mA) als neuen Arbeitspunkt. Dem Ausgangskennlinienfeld kann
entnommen werden, dass für diesen Arbeitspunkt eine Gate-Source-Spannung
von
R1
UGS,A = 1, 8 V = UB (6.3)
R1 + R2
6.1 Verstärker mit n-Kanal MOSFET 111

erforderlich ist. Durch Umstellen von (6.3) und Einsetzen der gegebenen Zah-
lenwerte erhalten wir das zur Einstellung dieses Arbeitspunktes erforderliche
Widerstandsverhältnis des Eingangsspannungsteilers. Es ergibt sich ein Wert
von
R1 3
= . (6.4)
R2 22
Da diese Beziehung lediglich das Widerstandsverhältnis festlegt, kann das
Widerstandsniveau des Spannungsteilers prinzipiell beliebig gewählt werden.
Allerdings sollten die Widerstände nicht zu niederohmig sein, da ansonsten
ein sehr großer Querstrom durch den Spannungsteiler fließen würde. Stehen
Widerstände mit Nennwerten aus der Normreihe E24 (s. Tabelle 13.3 im An-
hang) zur Verfügung, so lässt sich das geforderte Widerstandsverhältnis z.B.
durch R1 = 150 k⌦ und R2 = 1, 1 M⌦ einstellen.

S.m.i.L.E: 6.1 Arbeitspunkt

Lösung zu d. Übertragungskennlinie, Spannungsverstärkung

Die Spannungsverstärkung einer Schaltung ist definiert als die Änderung der
Ausgangsspannung bezogen auf die Änderung der Eingangsspannung und ist
damit gleich der Steigung der Übertragungskennlinie. Da die Spannungsände-
rungen um den eingestellten Arbeitspunkt herum erfolgen, muss die Steigung
im entsprechenden Arbeitspunkt bestimmt werden. Mit dem im Aufgaben-
teil c. bestimmten Wert der Gate-Source-Spannung im Arbeitspunkt von
UGS,A = 1, 8 V ergeben sich die in Abb. 6.4 gezeigten Verhältnisse. Ablesen
ergibt eine Verstärkung von
6.1.1
UDS 6V
Au = ⇡
UGS 0, 4 V
= 15 . (6.5)

Dabei bedeutet das negative Vorzeichen, dass bei einer Erhöhung der Ein-
gangsspannung die Ausgangsspannung abnimmt; Ein- und Ausgangssignal
haben also eine Phasendrehung von 180 zueinander.

Lösung zu e. Kleinsignalersatzschaltbild, Spannungsverstärkung

Zur Bestimmung des Kleinsignalersatzschaltbildes der Verstärkerschaltung


bestimmen wir zunächst deren Wechselstromersatzschaltbild durch Kurz-
schließen der Kapazitäten und der Gleichspannungsquelle, was auf die in 6.4.1
Abb. 6.5 gezeigte Schaltung führt.
Die Kleinsignalersatzschaltung ergibt sich dann, indem der MOSFET
durch sein Kleinsignalersatzschaltbild (s. Abb. 4.7) ersetzt wird, so dass sich
112 6 Der Transistor als Verstärker

UDS
V
15
Arbeitspunkt
UGS
10
UDS,A UDS

0 1 2 3 4 5 UGS
UGS,A
V
Abb. 6.4. Die Spannungsverstärkung ist gleich der Steigung der Übertragungskenn-
linie im Arbeitspunkt

Ua
Ue RD
R1 R2

Abb. 6.5. Wechselstromersatzschaltbild der Verstärkerschaltung nach Abb. 6.1

MOSFET

gmuGS
uGS ua
ue R1//R2 r0 RD

Abb. 6.6. Kleinsignalersatzschaltbild der Verstärkerschaltung nach Abb. 6.1

schließlich die in Abb. 6.6 gezeigte Schaltung ergibt. Die parasitären Kapa-
zitäten des MOSFET wurden dabei nicht mit berücksichtigt, weil an dieser
Stelle die Frequenzabhängigkeit der Verstärkung nicht von Interesse ist.
Für die weitere Berechnung benötigen wir die Netzwerkelemente der Klein-
signalersatzschaltung, die im Folgenden für den gegebenen Arbeitspunkt be-
stimmt werden.
Der Ausgangswiderstand r0 des MOSFET ist gleich dem Kehrwert der
Steigung der Ausgangskennlinie im Arbeitspunkt. Da jedoch der Parameter
gegeben ist, kann r0 auch auf einfache Weise mittels (4.11) berechnet werden.
Mit UDS,A = 8 V, IDS,A = 0, 35 mA und = 0, 01 V 1 erhalten wir

UDS,A + 1/
r0 = = 309 k⌦ . (6.6)
IDS,A
6.1 Verstärker mit n-Kanal MOSFET 113

Die Steilheit gm des MOSFET wird mittels (4.10) bestimmt. Mit n =


1 mAV 2 ergibt sich
q
gm = 2IDS,A n (1 + UDS,A ) = 870 µS . (6.7)

Die Spannungsverstärkung der Schaltung kann nun durch Analyse der


Schaltung nach Abb. 6.6 bestimmt werden. Im Ausgangskreis erhalten wir
zunächst die Beziehung

ua = gm uGS (RD //r0 ) , (6.8)

wobei das Formelzeichen // zur Kennzeichnung der Parallelschaltung verwen-


det wurde. Wegen uGS = ue folgt schließlich für die Spannungsverstärkung
der Schaltung
ua
Au = = gm (RD //r0 ) = 870 µS(20 k⌦//309 k⌦)
ue
= 16, 3 , (6.9)

in guter Übereinstimmung mit dem in Teilaufgabe d. auf grafischem Wege


bestimmten Wert.

Lösung zu f. A-Betrieb, Konstruktion der Spannungsverläufe

Durch das Anschließen einer Signalquelle über einen Kondensator an den Ein-
gang der Verstärkerschaltung überlagert sich die Signalspannung Ue mit der
im Arbeitspunkt eingestellten Spannung UGS,A , so dass

UGS = UGS,A + Ue (6.10)

gilt. Der Koppelkondensator dient dabei der gleichstrommäßigen Trennung


der Verstärkerschaltung und der Signalquelle, so dass diese gleichspannungs-
frei sein kann. Durch die Signalquelle erfolgt also eine Änderung der Spannung
UGS um den Arbeitspunkt herum und damit auch eine entsprechende Ände-
rung der Ausgangsspannung, wobei diese ebenfalls über einen Kondensator
ausgekoppelt wird, so dass auch die Ausgangsspannung gleichspannungsfrei
ist. Die Spannungsänderungen können bei gegebenem Verlauf der Eingangs-
spannung Ue (t) auf einfache Weise mit Hilfe der Übertragungskennlinie kon-
struiert werden (Abb. 6.7).
Dazu markieren wir zunächst den Arbeitspunkt (UGS,A ; UDS,A ) auf der 6.1.2
Übertragungskennlinie. Anschließend wird, entsprechend dem Zeitverlauf der
Eingangsspannung, um den Arbeitspunkt herum ausgesteuert. Dabei wird zu
unterschiedlichen Zeitpunkten für den jeweiligen Wert der Eingangsspannung
Ue mittels der Übertragungskennlinie der zugehörige Wert der Ausgangsspan-
nung Ua bestimmt und auf diese Weise der Zeitverlauf der Ausgangsspannung
konstruiert.
114 6 Der Transistor als Verstärker

UDS
V
15 Ua

10 Arbeitspunkt ti 4V
UDS,A t

5 5V

Ua(ti)

0 1 3 4 5 UGS
UGS,A
t V

Ue(ti)
ti
Ue
300mV

Abb. 6.7. Überschlägige Konstruktion des Zeitverlaufes der Ausgangsspannung mit


Hilfe der Übertragungskennlinie (A-Betrieb)

In Abb. 6.7 ist die Phasendrehung von 180 zwischen der Eingangs- und der
Ausgangsspannung deutlich zu erkennen, d.h. eine positive Halbwelle am Ein-
gang führt zu einer negativen Halbwelle am Ausgang und umgekehrt. Eben-
falls ist zu erkennen, dass das Ausgangssignal leicht verzerrt ist. So hat die
negative Halbwelle am Ausgang eine größere Amplitude (5 V) als die positive
(4 V), obwohl beide Halbwellen der Eingangsspannung die gleiche Amplitude
(300 mV) besitzen. Dies ist damit zu erklären, dass die Übertragungskennlinie
im unteren Teil des Aussteuerbereiches insgesamt etwas steiler verläuft als im
oberen, wodurch die beiden Halbwellen des Eingangssignals eine unterschied-
liche Verstärkung erfahren. Für die positive Halbwelle des Eingangssignals
ergibt sich eine Verstärkung von etwa 5 V/ + 300 mV = 16, 7, für die nega-
tive Halbwelle hingegen eine Verstärkung von etwa +4 V/ 300 mV = 13, 3,
so dass sich im Mittel eine Verstärkung von 15 ergibt (in guter Übereinstim-
mung mit den Resultaten der vorangegangenen Teilaufgaben).

S.m.i.L.E: 6.1 Arbeitspunkt PSpice: 6 A-Betrieb

Lösung zu g. AB-Betrieb, Konstruktion der Spannungsverläufe

Wird die Gate-Source-Spannung des MOSFET im Arbeitspunkt gleich der


Einsatzspannung gewählt
R1
UGS,A = UT h = 1, 0 V = UB , (6.11)
R1 + R2
6.1 Verstärker mit n-Kanal MOSFET 115

so wird die positive Halbwelle des Eingangssignals wegen UGS > UT h voll-
ständig und die negative Halbwelle wegen UGS < UT h nicht übertragen. Diese
Betriebsart wird AB-Betrieb genannt. Durch Umstellen von (6.11) und Ein-
setzen der gegebenen Zahlenwerte erhält man das dafür erforderliche Wider- 6.1.2
standsverhältnis
R1 1
= . (6.12)
R2 14
Stehen Widerstände mit Nennwerten aus der Normreihe E24 zur Verfügung,
so lässt sich das Widerstandsverhältnis z.B. durch R1 = 100 k⌦ und R2 =
1, 4 M⌦ einstellen.
Da im AB-Betrieb auch in dem stark nichtlinearen Bereich der Übertra-
gungskennlinie ausgesteuert wird, ergibt sich ein stark verzerrtes Ausgangssi-
gnal, insbesondere für kleine Eingangsspannungen, wie aus Abb. 6.8 ersichtlich
wird.

UDS Ua
V Arbeitspunkt
15 t

10 10V

0 1 2 3 4 5 UGS
t V

Ue
1V 1V

Abb. 6.8. Überschlägige Konstruktion des Zeitverlaufes der Ausgangsspannung mit


Hilfe der Übertragungskennlinie (AB-Betrieb)

PSpice: 6 AB-Betrieb
116 6 Der Transistor als Verstärker

6.2 Arbeitspunkteinstellung mit 4-Widerstandsnetzwerk

Aufgabenstellung

Gegeben sei die in Abb. 6.9 gezeigte Verstärkerschaltung mit 4-Widerstands-


netzwerk. Die Betriebsspannung sei UB = 18 V und die Stromverstärkung des
Transistors betrage BN = 150.
UB

I2 IC,A

R2 R3 U3 C

C
UB’ IB
UCE,A
I1 Ua
Ue
R1 R4 U4

Abb. 6.9. Verstärkerschaltung mit 4-Widerstandsnetzwerk

a. Beschreiben Sie die Funktion der vier Widerstände R1 bis R4 .

b. Dimensionieren Sie die Schaltung so, dass sich ein Arbeitspunkt von
IC,A = 4 mA und UCE,A = 8 V einstellt.

c. Ersetzen Sie die berechneten Widerstandswerte durch geeignete Werte aus


der Normreihe E12 (s. Tabelle 13.2 im Anhang). Welcher Arbeitspunkt
stellt sich nun ein?

Lösung zu a. Funktion der Widerstände R1 bis R4

Die Widerstände R1 und R2 bilden den sog. Basisspannungsteiler, mit dem die
Basisspannung UB 0 eingestellt wird. Sind die Ströme durch die Widerstände
R1 und R2 groß gegenüber dem Basisstrom IB , so kann der Basisspannungs-
6.2.1 teiler als unbelastet und somit die Spannung UB 0 als konstant angenommen
werden.
Der Kollektorwiderstand R3 dient als Lastwiderstand der Schaltung. Wird
am Eingang der Schaltung die Spannung Ue erhöht, so erhöht sich auch die
Basis-Emitter-Spannung des Transistors und damit der Kollektorstrom. Die
Änderung des Kollektorstromes bewirkt dann eine entsprechende Änderung
der Spannung über dem Lastwiderstand R3 und damit der Ausgangsspannung.
6.2 Arbeitspunkteinstellung mit 4-Widerstandsnetzwerk 117

Die Größe des Lastwiderstandes beeinflusst somit gleichzeitig die Ausgangs-


spannung der Schaltung im Arbeitspunkt und die Spannungsverstärkung.
Die Größe des Widerstandes R4 bestimmt die Größe des Kollektorstromes,
da über R4 die mittels der Widerstände R1 und R2 eingestellte Spannung UB 0 ,
vermindert um die Basis-Emitter-Spannung von etwa 0, 7 V, abfällt. Gleich-
zeitig wirkt R4 stabilisierend auf den Arbeitspunkt. Erhöht sich beispielswei-
se der Kollektorstrom IC durch Temperaturerhöhung um den Betrag IC ,
so steigt der Emitterstrom IE näherungsweise um den gleichen Betrag an.
Dadurch kommt es zu einem Anstieg der Spannung U4 über dem Emitter-
widerstand. Da die Spannung UB 0 durch den Basisspannungsteiler konstant
gehalten wird, hat der Anstieg von U4 eine Verringerung der Basis-Emitter-
Spannung des Transistors zur Folge. Dies führt zu einer Verringerung des Ba-
sisstromes, was wiederum dem Anstieg des Kollektorstromes entgegenwirkt.
Das Wegdriften des Arbeitspunktes aufgrund der Temperaturerhöhung wird
durch den beschriebenen Gegenkopplungsmechanismus somit verhindert, der
Arbeitspunkt bleibt weitgehend stabil.
Durch die Gegenkopplung mittels R4 wird jedoch auch die Verstärkung der
Schaltung deutlich verringert. Ist dies nicht erwünscht, kann parallel zu R4
ein Kondensator geschaltet werden, so dass der Widerstand nur für sehr nie-
derfrequente Vorgänge (z.B. Temperaturänderungen) wirksam ist, für höhere 6.4.2
Frequenzen (z.B. Audiosignale) hingegen quasi kurzgeschlossen ist.

Lösung zu b. Schaltungsdimensionierung

Bei der Dimensionierung der Schaltung beginnen wir zweckmäßigerweise mit


dem Widerstand R4 . Da in der Aufgabenstellung keine anderen Angaben ge-
macht sind, wählen wir die über diesem Widerstand abfallende Spannung
gemäß dem Lehrbuch, Abschn. 6.2.1 zu

U4 = 1 V . (6.13)

Aufgrund der großen Stromverstärkung des Transistors ist IE ⇡ IC und


somit ergibt sich aus dem gegebenen Wert des Kollektorstromes im Arbeits-
punkt für den Emitterwiderstand
U4 U4
R4 = ⇡
IE,A IC,A
= 250 ⌦ . (6.14)

Mit dem ebenfalls gegebenen Wert der Kollektor-Emitter-Spannung im Ar-


beitspunkt ergibt sich damit für die Spannung über dem Kollektorwiderstand

U3 = UB U4 UCE,A = 18 V 1V 8V = 9V . (6.15)

Damit können wir den Kollektorwiderstand berechnen und erhalten


118 6 Der Transistor als Verstärker

U3
R3 =
IC,A
= 2, 25 k⌦ . (6.16)

Zur Dimensionierung des Basisspannungsteilers wenden wir die Regel an, dass
die Ströme I1 und I2 etwa um den Faktor 10 größer sein sollen als der
Basisstrom, damit der Spannungsteiler näherungsweise unbelastet ist. Mit
IB,A = IC,A /BN = 26, 7 µA erhalten wir somit für die Ströme durch die
Widerstände R1 und R2

I1 = I2 = 10IB,A = 267 µA . (6.17)

Der Spannungsabfall über dem Widerstand R1 ergibt sich aus dem bereits
festgelegten Wert von U4 und der Basis-Emitter-Spannung des Transistors,
die wir mit UBE,A ⇡ 0, 7 V annähern. Die Masche im Basis-Emitter-Kreis
liefert dann
UBE,A + U4
R1 =
I1
= 6, 37 k⌦ . (6.18)

Für den Widerstand R2 erhalten wir unter Vernachlässigung des Basisstromes


mit I2 = UB /(R1 + R2 )
UB
R2 = R1
I2
= 61 k⌦ . (6.19)

Lösung zu c. Arbeitspunktberechnung

Die in Teilaufgabe b. berechneten Widerstandswerte werden durch geeignete


Werte aus der Normreihe E12 ersetzt: R1 = 6, 8 k⌦, R2 = 56 k⌦, R3 = 2, 2 k⌦
und R4 = 270 ⌦. Bei Vernachlässigung des Basisstromes gilt dann
R1 6, 8 k⌦
UB 0 = UB = 18 V = 1, 95 V . (6.20)
R1 + R2 6, 8 k⌦ + 56 k⌦
Mit UBE,A ⇡ 0, 7 V ergibt sich für die Spannung über dem Emitterwiderstand

U 4 = UB 0 UBE,A = 1, 25 V . (6.21)

Daraus folgt schließlich für den Kollektorstrom im Arbeitspunkt


U4 1, 25 V
IC,A ⇡ IE,A = =
R4 270 ⌦
= 4, 63 mA . (6.22)

Für die Kollektor-Emitter-Spannung erhalten wir


6.3 Stromspiegel mit npn-Bipolartransistoren 119

UCE,A = UB IC,A R3 + IE,A R4 ⇡ UB IC,A (R3 + R4 )


= 6, 56 V . (6.23)

Der sich durch die Verwendung von Widerstandswerten aus der Normreihe
E12 ergebende Arbeitspunkt weicht somit nicht unwesentlich von den in der
Aufgabenstellung geforderten Werten (IC,A = 4, 0 mA, UCE,A = 8, 0 V) ab.

PSpice: 6 4-Widerstandsnetzwerk

In Tabelle 6.1 sind die Ergebnisse der Arbeitspunktberechnung und der


PSpice-Simulation einander gegenübergestellt. Die Unterschiede sind in erster
Linie darauf zurückzuführen, dass bei der Berechnung von einem unbelasteten
Basisspannungsteiler ausgegangen wurde, während bei der Simulation die Be-
lastung des Spannungsteilers durch den Basisstrom mit berücksichtigt wurde,
was zu geringeren Spannungen UB 0 und U4 , und somit auch zu einem geringe-
ren Kollektorstrom IC,A und zu einer größeren Kollektor-Emitter-Spannung
UCE,A führt.

Tabelle 6.1. Gegenüberstellung der Ergebnisse aus Simulation und Berechnung


PSpice-Simulation Berechnung
UB 0 1, 80 V 1, 95 V
U4 1, 10 V 1, 25 V
IC,A 4, 06 mA 4, 63 mA
UCE,A 7, 98 V 6, 56 V

6.3 Stromspiegel mit npn-Bipolartransistoren

Aufgabenstellung

Gegeben sei die in Abb. 6.10 gezeigte Stromspiegelschaltung, mit der ein na-
hezu konstanter Strom I0 durch den Transistor T2 eingestellt werden kann.
Beide Transistoren weisen die gleiche Early-Spannung UAN und die gleiche
Stromverstärkung BN auf. Die Transfersättigungsströme IS1 und IS2 der bei-
den Transistoren seien zunächst beliebig. Die Spannung UB sei gleich 10 V.
120 6 Der Transistor als Verstärker

U0
ref

T1 T2
UBE

UB-
Abb. 6.10. Stromspiegelschaltung mit npn-Bipolartransistoren

a. Bestimmen Sie aus der Schaltung und den Transistorgleichungen die


Beziehung zwischen dem Strom I0 und dem Referenzstrom Iref in
Abhängigkeit von IS1 und IS2 , BN , UAN sowie der Basis-Kollektor-
Spannung UBC,2 , wenn die Spannung U0 so groß ist, dass der Transistor
T2 im normalen Verstärkerbetrieb arbeitet. Berücksichtigen Sie hierbei,
dass in diesem Fall die Basisströme der beiden Transistoren nicht
vernachlässigt werden dürfen und dass für die Basis-Emitter-Spannungen
auch nicht die Näherung UBE ⇡ 0, 7 V verwendet werden darf.

b. Wie vereinfacht sich die in Teilaufgabe a. gefundene Beziehung für sehr


große Werte von BN ?

c. Stellen Sie mit Hilfe der in Teilaufgabe b. ermittelten Beziehung den


Strom I0 in Abhängigkeit von der Spannung U0 dar. Vernachlässigen Sie
hierbei die Basis-Emitter-Spannung UBE gegenüber der betragsmäßig
großen Spannung UB .

d. Skizzieren Sie den Verlauf I0 = f (U0 ) für Iref = 1 mA, UAN = 75 V und
IS1 = IS2 .

e. Welche Vorteile bringt die Verwendung eines Stromspiegels bei der Ar-
beitspunkteinstellung gegenüber einem Widerstandsnetzwerk?

Lösung zu a. Berechnung des Stromes I0

Aus der Schaltung in Abb. 6.10 ergibt sich, dass der Transistor T1 stets im
normalen Verstärkerbetrieb arbeitet, da der Basis-Kollektor-Übergang wegen
UBC = 0 V nicht in Durchlassrichtung gelangen kann. Da der Strom Iref in
den linken Zweig der Schaltung eingeprägt ist, stellt sich damit eine Basis-
Emitter-Spannung UBE ein, die gleichzeitig an dem Transistor T2 anliegt.
6.3 Stromspiegel mit npn-Bipolartransistoren 121

Dieser arbeitet ebenfalls im normalen Verstärkerbetrieb, da gemäß Aufgaben-


stellung die Spannung U0 zunächst hinreichend groß ist.
Zur Bestimmung des Stromes in dem rechten Zweig der Schaltung ergibt
sich zunächst aus der Knotengleichung
IC,1 IC,2
Iref = IC,1 + IB,1 + IB,2 = IC,1 + + . (6.24)
BN BN
Unter Berücksichtigung des Early-E↵ektes lässt sich der Kollektorstrom von
T2 mit Hilfe von (3.3) berechnen und wir erhalten
h ⇣ q ⌘ i✓ ◆ 6.3.1
UBC,2 3.2.5
IC,2 = IS2 exp UBE 1 1 . (6.25)
kT UAN

Durch Umstellen und mit IC,2 = I0 erhält man den Ausdruck


⇣ q ⌘ ✓ ◆ 1
I0 UBC,2
exp UBE 1= 1 . (6.26)
kT IS2 UAN

Der Kollektorstrom von T1 berechnet sich auf die gleiche Weise wie IC,2 .
Wegen UBC,1 = 0 tritt der Early-E↵ekt jedoch nicht auf und wir erhalten den
vereinfachten Ausdruck
h ⇣ q ⌘ i
IC,1 = IS1 exp UBE 1 . (6.27)
kT
Durch Einsetzen von (6.25) und (6.27) in (6.24) ergibt sich
h ⇣ q ⌘ i ✓
1

IS2

UBC,2

Iref = exp UBE 1 IS1 1 + + 1 . (6.28)
kT BN BN UAN

Mit (6.26) erhalten wir daraus schließlich nach einigen Umformungen die ge-
suchte Beziehung
✓ ◆
UBC,2
IS2 1
UAN
I0 = Iref ✓ ◆ ✓ ◆. (6.29)
1 IS2 UBC,2
IS1 1 + + 1
BN BN UAN

Lösung zu b. Näherung für sehr große Werte von BN

Für BN ! 1 vereinfacht sich die abgeleitete Beziehung (6.29) zu


✓ ◆
IS2 UBC,2
I0 = Iref 1 . (6.30)
IS1 UAN

Sind also die Stromverstärkungen der Transistoren hinreichend groß, so hängt


das Verhältnis der Ströme durch die beiden Zweige der Schaltung lediglich
122 6 Der Transistor als Verstärker

von dem Verhältnis der Transfersättigungsströme der Transistoren und der


am Transistor T2 anliegenden Basis-Kollektor-Spannung ab. Letztere bewirkt
dabei den Early-E↵ekt, der mit zunehmender Basis-Kollektor Sperrspannung
von T2 zu einem größer werdendem Strom I0 führt. Vernachlässigt man die-
sen Einfluss, ergibt sich zwischen den Stromen Iref und I0 der sehr einfache
Zusammenhang
IS2
I0 = Iref . (6.31)
IS1

Lösung zu c. Abhängigkeit des Stromes I0 von der Spannung U0

Die Abhängigkeit des Stromes I0 von der Spannung U0 erhalten wir, wenn wir
in der abgeleiteten Beziehung (6.30) die Spannung UBC durch U0 ausdrücken.
Der entsprechende Zusammenhang ergibt sich direkt aus der Schaltung in
Abb. 6.10. Wir erhalten

UBC,2 = UBE + UB U0 . (6.32)

Unter der Voraussetzung, dass U0 deutlich größer ist als UB , können wir die
Basis-Emitter-Spannung in dem Ausdruck vernachlässigen, d.h. es gilt

UBC,2 ⇡ UB U0 . (6.33)

Durch Einsetzen von (6.33) in (6.30) erhalten wir schließlich


✓ ◆
IS2 U 0 UB
I0 = Iref 1+ (6.34)
IS1 UAN

in Analogie zu dem Lehrbuch, Abschn. 6.3.1. Diese Beziehung gilt nach den
getro↵enen Annahmen unter der Voraussetzung, dass die Spannung U0 groß
genug ist, damit der Transistor T2 im normalen Verstärkerbetrieb arbeitet.

Lösung zu d. Skizze des Verlaufes I0 = f (U0 )

Mit Iref = 1 mA, UAN = 75 V und IS1 = IS2 sowie UB = 10 V erhalten


wir aus (6.34) die Beziehung
✓ ◆
U0 + 10 V U0
I0 = 1 mA 1 + = 1, 133 mA + . (6.35)
75 V 75 k⌦

Diese Gleichung beschreibt eine Gerade mit der Steigung


dI0 1 1
= = , (6.36)
dU0 r0 75 k⌦
wobei der di↵erentielle Widerstand r0 der Ausgangswiderstand des Transistors
T2 ist. Nähert sich die Spannung U0 jedoch der Spannung UB = 10 V, so
6.3 Stromspiegel mit npn-Bipolartransistoren 123

gelangt der Basis-Kollektor-Übergang von T2 in Durchlasspolung und T2 geht


in den Sättigungsbetrieb. Dies tritt etwa bei der Spannung U0 = UB + UBE
auf, d.h. bei einer Spannung von etwa U0 = 9, 3 V. Für kleinere Spannungen
fällt der Strom I0 dann stark ab und die abgeleitete Beziehung (6.35) verliert
ihre Gültigkeit. An der Stelle U0 = 10 V ist die Kollektor-Emitter-Spannung
über dem Transistor T2 dann null und der Strom durch den Transistor ver-
schwindet ganz. Trägt man den Strom I0 über der Spannung U0 auf, so ergibt
sich der in Abb. 6.11 gezeigte Verlauf.

0 Steigung 1/r0

d 0
1mA dU0

-10V 0V U0
Abb. 6.11. Ausgangskennlinie des Stromspiegels nach Abb. 6.10

PSpice: 6 npn-Stromspiegel

Lösung zu e. Stromspiegel vs. Widerstandsnetzwerk

Da Stromspiegel aus Transistoren aufgebaut sind, kann bei der Verwendung


von Stromspiegeln zur Arbeitspunkteinstellung auf Widerstände verzichtet
werden. Dies ist insbesondere bei integrierten Schaltungen von Bedeutung,
da sich Widerstände in integrierten Schaltungen nur ungenau dimensionieren
lassen und zudem viel Platz beanspruchen.
Ein weiterer Vorteil ist, dass sich durch den Einsatz von Stromspiegeln
zur Arbeitspunkteinstellung höhere Verstärkungen erreichen lassen als bei der
Verwendung eines Widerstandsnetzwerkes. Dies liegt darin begründet, dass
die Spannungsverstärkung bei einer Emitterschaltung näherungsweise gleich
dem Produkt aus der Steilheit und der Last des Transistors ist (vgl. Lehr-
buch, Abschn. 6.4.2). Dieses Produkt kann jedoch nicht beliebig groß werden,
da eine größere Steilheit des Transistors einen höheren Kollektorruhestrom
bedingt und das Produkt aus Kollektorruhestrom und Kollektorwiderstand,
d.h. der Spannungsabfall über dem Kollektorwiderstand, nicht größer werden
kann als die Betriebsspannung. Mit einem Stromspiegel hingegen kann der
Ruhestrom durch eine Verstärkerschaltung praktisch beliebig eingestellt wer-
den; gleichzeitig besitzt der Stromspiegel einen hohen Ausgangswiderstand,
der bei der Schaltung nach Abb. 6.10 allein durch den Ausgangswiderstand 6.4.4
des Transistors T2 gegeben ist.
124 6 Der Transistor als Verstärker

6.4 Verstärker mit npn-Bipolartransistor

Aufgabenstellung

Gegeben sei die in Abb. 6.12 gezeigte Verstärkerschaltung mit den Betriebs-
spannungen UB+ = 5 V und UB = 5 V. Folgende Daten seien bekannt:
• Transistor: N = 130, UAN = 75 V.
• Widerstände: Re = 330 ⌦, R1 = 240 k⌦, R2 = 10 k⌦, R3 = 16 k⌦ sowie
Ra = 220 k⌦.
• Die Kapazitäten C1 = C2 = C3 seien hinreichend groß, so dass ihre Wir-
kung auf das Übertragungsverhalten vernachlässigt werden kann.
• Die parasitären Kapazitäten des Transistors seien vernachlässigbar.

UB+

R2 C
2

Re C1
T1 Ra Ua
C3
Ue R1
R3

UB-

Abb. 6.12. Verstärkerschaltung mit npn-Bipolartransistor

a. Zeichnen Sie die Gleichstromersatzschaltung der Verstärkerschaltung


und berechnen Sie den Arbeitspunkt unter Vernachlässigung des Early-
E↵ektes.

b. Geben Sie das Kleinsignalersatzschaltbild der Verstärkerschaltung an


und berechnen Sie die Spannungsverstärkung.

c. Bestimmen Sie den Ein- und Ausgangswiderstand der Schaltung.

Lösung zu a. Gleichstromersatzschaltung, Arbeitspunkt

Die Gleichstromersatzschaltung ergibt sich aus der Betrachtung der Schaltung


nach Abb. 6.12 für den Gleichstromfall. Die Kapazitäten können in diesem
Fall durch Leerläufe ersetzt werden und wir erhalten die in Abb. 6.13 gezeigte
6.4 Verstärker mit npn-Bipolartransistor 125

UB+

R2

R1
T1

R3

UB-

Abb. 6.13. Gleichstromersatzschaltbild der Verstärkerschaltung nach Abb. 6.12

Schaltung. Aus der Masche im Eingangskreis der Gleichstromersatzschaltung


ergibt sich
IB,A R1 + UBE,A IE,A R3 + UB = 0 . (6.37)
Daraus erhalten wir mit IE = (BN + 1)IB
UB + UBE,A
IB,A = . (6.38)
R1 + (BN + 1)R3

Wegen (3.10) ist BN ⇡ N = 130 und mit UBE,A ⇡ 0, 7 V ergibt sich schließ-
lich
5 V + 0, 7 V
IB,A =
240 k⌦ + (130 + 1)16 k⌦
= 1, 84 µA (6.39)

und

IC,A = BN IB,A
= 239 µA . (6.40)

Mit dem Emitterstrom IE,A = (BN +1)IB,A = 241 µA lässt sich schließlich
die Kollektor-Emitter-Spannung der Schaltung im Arbeitspunkt berechnen.
Aus der Masche im Ausgangskreis der Schaltung nach Abb. 6.13 ergibt sich

UCE,A = UB+ IC,A R2 + IE,A R3 UB


= 3, 75 V . (6.41)

Lösung zu b. Kleinsignalersatzschaltung, Spannungsverstärkung

Die Kleinsignalersatzschaltung erhalten wir, indem wir die Kapazitäten und


die Gleichspannungsquellen kurzschließen und anschließend den Transistor
durch dessen Kleinsignalersatzschaltbild (s. Abb. 3.10) ersetzen. Für die ge- 6.4.1
gebene Schaltung führt dies auf die in Abb. 6.14 dargestellte Ersatzschaltung.
126 6 Der Transistor als Verstärker

Bipolartransistor T1
Re
gm uBE
R1 r uBE r0 ua
ue R2 Ra

Rein Raus

Abb. 6.14. Kleinsignalersatzschaltbild der Verstärkerschaltung nach Abb. 6.12

Da bei den hier durchgeführten Betrachtungen das Frequenzverhalten nicht


von Interesse ist, können die parasitären Kapazitäten des Transistors ver-
nachlässigt werden.
Aus dieser Schaltung können nun die Übertragungseigenschaften im Ar-
beitspunkt, wie z.B. die Spannungsverstärkung, bestimmt werden. Dazu bil-
den wir zunächst die Masche im Ausgangskreis und erhalten

ua = gm uBE (r0 //R2 //Ra ) . (6.42)

Mit
R1 //r⇡
uBE = ue (6.43)
Re + (R1 //r⇡ )
ergibt sich daraus für die Spannungsverstärkung der Schaltung der Ausdruck

ua R1 //r⇡
Au = = gm (r0 //R2 //Ra ) . (6.44)
ue Re + (R1 //r⇡ )

Mit Hilfe von (3.9), (3.11) und (3.12) können wir nun die Kleinsignalparameter
des Transistors bestimmen. Dies führt auf
q IC,A 239 µA
gm = IC,A = = = 9, 2 mS (6.45)
kT UT 26 mV
sowie
N 130
r⇡ = = = 14, 1 k⌦ (6.46)
gm 9, 2 mS
und
UAN + UCE,A 75 V + 3, 75 V
r0 = = = 330 k⌦ . (6.47)
IC,A 239 µA
Einsetzen der Zahlenwerte in (6.44) ergibt schließlich eine Spannungsverstär-
kung von
Au = 83 (6.48)
in guter Übereinstimmung mit dem Ergebnis der PSpice-Simulation.

PSpice: 6 Verstaerkerschaltung
6.4 Verstärker mit npn-Bipolartransistor 127

Lösung zu c. Ein- und Ausgangswiderstand

Der Ein- und Ausgangswiderstand der Verstärkerschaltung kann direkt aus


dem Kleinsignalersatzschaltbild (Abb. 6.14) abgelesen werden. Wir erhalten
6.4.2
Rein = R1 //r⇡
= 13, 3 k⌦ (6.49)

und

Raus = R2 //r0
= 9, 7 k⌦ . (6.50)
7
Transistorgrundschaltungen

7.1 Einstufiger Verstärker mit MOSFET

Aufgabenstellung

Gegeben sei die in Abb. 7.1 gezeigte, einstufige Verstärkerschaltung mit Re =


50 ⌦, R1 = 100 k⌦, R2 = 390 k⌦, R3 = 15 k⌦, Rk = 2 k⌦ sowie RL = 100 k⌦.
Die Kapazitäten C1 seien unendlich groß. Für die Kleinsignalparameter des
MOSFET im Arbeitspunkt gelte gm = 1, 06 mS und r0 = 200 k⌦.
UB

R2 R3
C
Re C

RL Ua
Ue R1 Rk

Abb. 7.1. Einstufige Verstärkerschaltung mit n-Kanal MOSFET

a. Welche Transistorgrundschaltung liegt vor?

b. Bestimmen Sie die Spannungsverstärkung Au der Schaltung. Ver-


nachlässigen Sie hierbei den Ausgangswiderstand r0 sowie die parasitären
Kapazitäten des MOSFET.

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,


DOI 10.1007/978-3-642-21011-2_7, © Springer-Verlag Berlin Heidelberg 2011
130 7 Transistorgrundschaltungen

c. Berechnen Sie den Eingangswiderstand Rein und den Ausgangswider-


stand Raus der Schaltung.

d. Welcher Wert ergibt sich für die Spannungsverstärkung Au , wenn der


Widerstand Rk wechselstrommäßig kurzgeschlossen wird?

e. Dimensionieren Sie die Schaltung so, dass sich eine Spannungsverstärkung


von Au = 8 ergibt, ohne dass sich der Arbeitspunkt des Transistors
ändert.

Lösung zu a. Transistorgrundschaltung

Es liegt eine Sourceschaltung vor, da der Sourceanschluss des MOSFET der


gemeinsame Anschlusspunkt von Ein- und Ausgangskreis der Verstärkerschal-
tung ist.

Lösung zu b. Spannungsverstärkung

Die Bestimmung der Spannungsverstärkung erfolgt aus der Kleinsignalersatz-


schaltung des Verstärkers. Diese erhalten wir aus der ursprünglichen Schaltung
durch Kurzschließen der Koppelkapazitäten und der Gleichspannungsquellen
7.1.2 und durch Ersetzen des MOSFET durch dessen Kleinsignalersatzschaltbild
nach Abb. 4.7, was auf die in Abb. 7.2 gezeigte Schaltung führt. Aus die-

Re
gmuGS
uGS
r0
R1//R2
ue u’e R3 RL ua

Rk

Rein Raus
Abb. 7.2. Kleinsignalersatzschaltbild der Schaltung nach Abb. 7.1

ser Schaltung kann nun die Ausgangsspannung abhängig von der Eingangs-
spannung berechnet werden. Zunächst erhalten wir im Ausgangskreis unter
Vernachlässigung von r0 die Beziehung

ua = gm uGS (R3 //RL ) . (7.1)


7.1 Einstufiger Verstärker mit MOSFET 131

Im Eingangskreis gilt für die über dem Widerstand R1 //R2 abfallende Span-
nung u0e
R1 //R2
u0e = ue = uGS + gm uGS Rk . (7.2)
(R1 //R2 ) + Re
Damit ergibt sich für die Spannungsverstärkung

ua gm (R3 //RL ) R1 //R2


Au = = . (7.3)
ue 1 + gm Rk (R1 //R2 ) + Re

Da gemäß Aufgabenstellung Re ⌧ (R1 //R2 ) ist, ist der rechte Quotient


in (7.3) in guter Näherung gleich eins und wir erhalten für die Spannungs-
verstärkung der Schaltung

gm (R3 //RL )
Au =
1 + gm Rk
= 4, 4 . (7.4)

PSpice: 7 Einstufiger Verstaerker Au

Lösung zu c. Ein- und Ausgangswiderstand

Der Eingangswiderstand lässt sich direkt aus der Kleinsignalersatzschaltung


nach Abb. 7.2 ablesen, da der Ausgangskreis der Schaltung keine Rückwirkung
auf den Eingangskreis hat. Wir erhalten
7.1.3
Rein = R1 //R2
⇡ 80 k⌦ . (7.5)

PSpice: 7 Einstufiger Verstaerker Rein

Bei der Bestimmung des Ausgangswiderstandes muss der Einfluss der ge-
steuerten Stromquelle berücksichtigt werden, die im Ausgangskreis liegt. Für
die Berechnung setzen wir die Eingangssignalquelle ue zu null und schließen
eine Testquelle ux an den Ausgang an (Abb. 7.3). Der Ausgangswiderstand 7.1.4
Raus ist dann gleich dem Quotienten aus ux und dem in die Schaltung hinein
fließenden Strom ix .
Zur Vereinfachung der Rechnung wird zunächst der Ausgangswiderstand
0
Raus = ux /iy ohne Berücksichtigung des Widerstandes R3 bestimmt. Im Aus-
gangskreis gilt
ux = ux1 + ux2 (7.6)
mit
ux1 = r0 (iy gm uGS ) (7.7)
132 7 Transistorgrundschaltungen

iy ix
gmuGS
uGS
r0 ux1
Re//R1//R2 R3 ux

Rk ux2

R’aus Raus
Abb. 7.3. Schaltung zur Bestimmung des Ausgangswiderstandes. Die Signalquelle
am Eingang wird kurzgeschlossen und am Ausgang der Schaltung wird eine Test-
quelle angeschlossen

und
ux2 = Rk iy . (7.8)
Da der Strom durch den Widerstand Re //R1 //R2 gleich null ist, ist die
darüber abfallende Spannung ebenfalls gleich null und es gilt

ux2 = uGS . (7.9)

Damit ergibt sich


ux = r0 (iy + gm Rk iy ) + Rk iy (7.10)
und
ux
0
Raus = = r0 (1 + gm Rk ) + Rk . (7.11)
iy
Da gemäß Aufgabenstellung r0 Rk ist, vereinfacht sich dieser Ausdruck zu
0
Raus = r0 (1 + gm Rk ) = 624 k⌦ . (7.12)

Für den Ausgangswiderstand Raus unter Berücksichtigung von R3 ergibt sich


damit schließlich

Raus = Raus
0
//R3
= 14, 6 k⌦ . (7.13)

PSpice: 7 Einstufiger Verstaerker Raus

Lösung zu d. Wechselstrommäßiger Kurzschluss von Rk

Wird der Gegenkopplungswiderstand Rk wechselstrommäßig kurzgeschlossen,


so ergibt sich aus (7.4) mit Rk = 0 für die Spannungsverstärkung
7.1 Einstufiger Verstärker mit MOSFET 133

Au = gm (R3 //RL )
= 13, 8 . (7.14)

Der Gegenkopplungswiderstand beeinflusst also die Spannungsverstärkung,


wobei ein größerer Wert des Widerstandes zu einer kleineren Spannungs-
verstärkung führt.

PSpice: 7 Einstufiger Verstaerker Au 2

Lösung zu e. Dimensionierung für Au = 8

Umstellen von (7.4) nach Rk ergibt mit Au = 8


gm (R3 //RL ) + Au
Rk =
gm Au
⇡ 680 ⌦ . (7.15)

Für eine Spannungsverstärkung von Au = 8 ist also ein Gegenkopplungs-


widerstand von Rk ⇡ 680 ⌦ erforderlich. Damit sich durch diese Maßnahme
der Arbeitspunkt des MOSFET nicht ändert, muss sichergestellt sein, dass
gleichstrommäßig zwischen Source und Masse weiterhin ein Widerstand von
2 k⌦ (der ursprüngliche Wert von Rk ) wirksam ist. Dies erreicht man z.B.,
indem in Serie zu Rk ein wechselstrommäßig kurzgeschlossener Widerstand

R4 = 2 k⌦ Rk
⇡ 1, 3 k⌦ (7.16)

geschaltet wird. Der Widerstand Rk in Abb. 7.1 ist also durch das in Abb. 7.4
gezeigte Netzwerk mit den in (7.15) und (7.16) berechneten Widerstandswer-
ten zu ersetzen.

Source-Anschluss

Rk

R4 C

Abb. 7.4. Die gewünschte Spannungsverstärkung von Au = 8 lässt sich einstellen,


indem man den Widerstand Rk in Abb. 7.1 durch das gezeigte Netzwerk mit Rk =
680 ⌦ und R4 = 1, 3 k⌦ ersetzt

PSpice: 7 Einstufiger Verstaerker Au 3


134 7 Transistorgrundschaltungen

7.2 Zweistufiger Verstärker

Aufgabenstellung

Gegeben sei die in Abb. 7.5 gezeigte, zweistufige Verstärkerschaltung mit


UB = 10 V, R1 = 9, 1 k⌦, R2 = 2 k⌦ und RL = 10 k⌦. Von den Transis-
toren seien folgende Daten bekannt:
• npn-Transistor: BN = 170, UAN = 75 V,
• pnp-Transistoren: BN = 230, UAN = 115 V.
Die Eigenschaften der pnp-Transistoren T2 bis T4 seien identisch. Zur Verein-
fachung der Berechnungen soll zunächst angenommen werden, dass das Kol-
lektorpotenzial UC,1 des Transistors T1 mit Hilfe der Gleichspannungsquelle
UBE,A auf die Mitte des aussteuerbaren Bereiches eingestellt und konstant
gehalten wird, d.h. es sei UC,1 = UB /2 = 5 V.
UB

T3 T4
R2
C

R1 UC,1
T2

T1
Ue RL

UBE,A

Abb. 7.5. Zweistufige Verstärkerschaltung

a. Erklären Sie die Funktion der einzelnen Bauelemente der Schaltung.


In welcher Transistorgrundschaltung arbeiten die Transistoren T1 und T2 ?

b. Berechnen Sie überschlägig und unter Vernachlässigung der Basisströme


die Kollektorströme sowie die Kollektor-Emitter-Spannungen der vier
Transistoren im Arbeitspunkt.

c. Ermitteln Sie die Kleinsignalparameter der Transistoren im Arbeitspunkt.

d. Bestimmen Sie die Spannungsverstärkung der beiden Verstärkerstufen


sowie der Gesamtschaltung. Nehmen Sie zu diesem Zweck sinnvolle
Vereinfachungen vor.
7.2 Zweistufiger Verstärker 135

e. Berechnen Sie den Eingangs- und den Ausgangswiderstand der beiden


Stufen. Nehmen Sie auch hier sinnvolle Vereinfachungen vor.

f. Bei einer realen Schaltung wäre das Kollektorpotenzial des Transistors T1


aufgrund der hohen Spannungsverstärkung der ersten Stufe äußerst in-
stabil, d.h. es würde sehr stark auf Temperaturänderungen und geringste
Änderungen der Spannung UBE,A reagieren. Eine Möglichkeit, den Ar-
beitspunkt der Schaltung einzustellen und zu stabilisieren, ist in Abb. 7.6
gezeigt. Dimensionieren Sie die Widerstände R3 und R4 so, dass sich ein
Kollektorpotenzial von UC,1 = 5 V ergibt. Beschreiben sie die Funktions-
weise der Stabilisierung.

UB

T3 T4

R1

R3 UC,1

C
T1

Ue R4

Abb. 7.6. Schaltung zur Arbeitspunkteinstellung und -stabilisierung

Lösung zu a. Funktionsbeschreibung der Bauelemente

Der Transistor T1 bildet die erste Verstärkerstufe der in Abb. 7.5 gezeigten,
zweistufigen Verstärkerschaltung. Da der Emitter von T1 der gemeinsame An-
schlusspunkt von Ein- und Ausgangskreis der Verstärkerstufe ist, arbeitet die-
ser Transistor in Emitterschaltung. Der Kollektorstrom von T1 wird mit Hilfe
des aus den Transistoren T3 und T4 sowie dem Widerstand R1 bestehenden 7.1
Stromspiegels eingestellt.
Der Transistor T2 bildet die zweite Stufe der Verstärkerschaltung. Dieser
Transistor arbeitet in Kollektorschaltung. Der Widerstand R2 ist der Arbeits-
widerstand von T2 , d.h. durch R2 werden Änderungen des Emitterstromes von
T2 in Änderungen der Ausgangsspannung umgesetzt. Der Koppelkondensator 7.2
C1 sperrt den am Emitter von T2 liegenden Gleichspannungsanteil des Aus-
gangssignals, so dass am Lastwiderstand RL ein reines Wechselsignal abfällt.
136 7 Transistorgrundschaltungen

Lösung zu b. Arbeitspunkte der Transistoren

Wir betrachten zunächst den Stromspiegel T3 , T4 . Da die beiden Transistoren


baugleich sind, sind unter Vernachlässigung des Ausgangswiderstandes von
T4 auch die Kollektorströme IC,3 und IC,4 gleich groß, wobei der Kollektor-
strom durch T3 bei Vernachlässigung der Basisströme dem Strom durch den
Widerstand R1 entspricht. Mit der Näherung UBE = 0, 7 V für die Basis-
6.3.1 Emitter-Spannung des pnp-Transistors T3 ergibt sich für die Spannung über
dem Widerstand R1 ein Wert von UB + UBE,3 und die Kollektorströme durch
T3 und T4 werden schließlich
UB + UBE,3 10 V 0, 7 V
IC,4 = IC,3 = =
R1 9, 1 k⌦
= 1 mA . (7.17)

Unter Vernachlässigung des Basisstromes von T2 ist der Kollektorstrom von


T1 vom Betrage her gleich dem Kollektorstrom von T4 und wir erhalten

IC,1 = IC,4 = IC,3 = 1 mA . (7.18)

Das Emitterpotenzial von T2 ist durch das Kollektorpotenzial UC,1 von T1


festgelegt. Mit dem in der Aufgabenstellung vorgegebenen Wert von UC,1 =
5 V und der Näherung UBE = 0, 7 V für die Basis-Emitter-Spannung des
pnp-Transistors T2 wird

UE,2 = UC,1 UBE,2 = 5 V + 0, 7 V = 5, 7 V . (7.19)

Der Kollektorstrom IC,2 ist unter Vernachlässigung des Basisstromes von T2


gleich dem durch den Widerstand R2 fließenden Strom und wir erhalten
UB UE,2 10 V 5, 7 V
IC,2 = =
R2 2 k⌦
= 2, 15 mA . (7.20)

Da die Potenziale UC,1 und UE,2 bekannt sind, lassen sich die Kollektor-
Emitter-Spannungen der Transistoren auf einfache Weise bestimmen, was auf
die folgenden Ergebnisse führt:

UCE,1 = UC,1 = 5 V , (7.21)


UCE,2 = UE,2 = 5, 7 V , (7.22)
UCE,3 = UBE,3 = 0, 7 V , (7.23)
UCE,4 = UC,1 UB = 5 V . (7.24)

PSpice: 7 Zweistufiger Verstaerker AP


7.2 Zweistufiger Verstärker 137

Lösung zu c. Kleinsignalparameter der Transistoren

Die Kleinsignalparameter der Transistoren lassen sich auf einfache Weise mit
Hilfe von (3.9) bis (3.12) und den Ergebnissen aus Teilaufgabe b. berechnen
(vgl. Abschnitte 3.3 und 6.4). Die Ergebnisse der Berechnungen sind in Ta-
belle 7.1 zusammengefasst. Es zeigt sich eine gute Übereinstimmung mit den
Ergebnissen der PSpice-Simulation

PSpice: 7 Zweistufiger Verstaerker AP .

Nach Durchführung der Simulation werden die Kleinsignalparameter der


Transistoren im Abschnitt Operating Point Information in der Ausgabeda-
tei (Dateiendung .out) aufgelistet.

Tabelle 7.1. Kleinsignalparameter der Transistoren


T1 T2 T3 T4
gm 38, 5 mS 82, 7 mS 38, 5 mS 38, 5 mS
N 170 230 230 230
r⇡ 4, 4 k⌦ 2, 8 k⌦ 6 k⌦ 6 k⌦
r0 80 k⌦ 56 k⌦ 116 k⌦ 120 k⌦

Lösung zu d. Spannungsverstärkung

Zur Berechnung der Spannungsverstärkung wird zunächst die Kleinsignaler-


satzschaltung (Abb. 7.7) des zweistufigen Verstärkers ermittelt. Dazu schlie-
ßen wir die Kapazität und die Gleichspannungsquellen der ursprünglichen
Schaltung kurz und ersetzen die Transistoren T1 und T2 durch ihr Klein- 6.4.1
signalersatzschaltbild (s. Abb. 3.10). Gemäß dem Lehrbuch, Abschn. 6.3.1 6.4.5
kann dabei der Stromspiegel T3 , T4 im Kleinsignalersatzschaltbild durch den
Ausgangswiderstand r0,4 des Transistors T4 berücksichtigt werden.
Die Spannungsverstärkung der Gesamtschaltung setzt sich aus den Span-
nungsverstärkungen der beiden einzelnen Verstärkerstufen zusammen, die
wir im Folgenden getrennt berechnen. Bei der Berechnung der Spannungs-
verstärkung der ersten Stufe ist zu beachten, dass diese durch die zweite Stu-
fe belastet wird. Es muss daher zunächst der Eingangswiderstand Rein,2 der
zweiten Stufe (vgl. Abb. 7.7) bestimmt werden. Dazu bilden wir die Maschen- 7.1.2
gleichung am Eingang der zweiten Stufe und erhalten 7.2.3

u1 = uBE,2 + ua . (7.25)

Dabei gilt für die Ausgangsspannung ua

ua = (ix + gm2 uBE,2 )(R2 //RL ) , (7.26)


138 7 Transistorgrundschaltungen

Stufe I Stufe II

T1 T2
ix
gm1 uBE,1 gm2 uBE,2
r 1 uBE,1 r0,1 r 2 uBE,2 r0,2
ue r0,4 u1

R2//RL ua
Rein,2

Abb. 7.7. Kleinsignalersatzschaltbild des zweistufigen Verstärkers nach Abb. 7.5

wenn man den Ausgangswiderstand r0,2 des Transistors T2 zur Vereinfachung


der Rechnung vernachlässigt. Für den Strom ix , der in die zweite Stufe fließt,
ergibt sich mit (3.11)
uBE,2 gm2 uBE,2
ix = = . (7.27)
r⇡2 N,2

Wegen N,2 1 kann der Basisstrom ix gegenüber dem Kollektorstrom


gm2 uBE,2 vernachlässigt werden und wir erhalten in guter Näherung

ua = gm2 uBE,2 (R2 //RL ) . (7.28)

Mit (7.25) ergibt sich für die am Eingang der zweiten Stufe anliegenden Span-
nung

u1 = uBE,2 (1 + gm2 (R2 //RL )) = r⇡2 ix (1 + gm2 (R2 //RL )) . (7.29)

Für den Eingangswiderstand der zweiten Stufe erhalten wir schließlich


u1
Rein,2 = = r⇡2 (1 + gm2 (R2 //RL )) ⇡ 390 k⌦ (7.30)
ix
mit R2 //RL = 1, 67 k⌦ sowie mit r⇡2 = 2, 8 k⌦ und gm2 = 82, 7 mS gemäß
Tabelle 7.1.
Zur Bestimmung der Verstärkung der ersten Stufe können wir daher das
in Abb. 7.8 gezeigte, vereinfachte Kleinsignalersatzschaltbild verwenden, in
welchem die zweite Verstärkerstufe durch deren Eingangswiderstand Rein,2
berücksichtigt ist.
Die Ausgangsspannung u1 der ersten Stufe lässt sich dann direkt aus der
Ersatzschaltung bestimmen, was auf

u1 = gm1 uBE,1 (r0,1 //r0,4 //Rein,2 ) (7.31)

führt. Mit uBE,1 = ue und den Ergebnissen aus Tabelle 7.1 erhalten wir
schließlich für die Spannungsverstärkung der ersten Verstärkerstufe
7.2 Zweistufiger Verstärker 139

ie
gm1 uBE,1
r 1 uBE,1
ue r0,1 r0,4 Rein,2 u1

Rein,1

Abb. 7.8. Kleinsignalersatzschaltbild der ersten Verstärkerstufe. Die zweite Stufe


wird durch deren Eingangswiderstand Rein,2 berücksichtigt

u1
Au,I = = gm1 (r0,1 //r0,4 //Rein,2 ) = 38, 5 mS ⇥ 42, 7 k⌦
ue
= 1645 . (7.32)

Zur Berechnung der Spannungsverstärkung der zweiten Verstärkerstufe ver-


wenden wir die Schaltung aus Abb. 7.7. Mit (7.28) und (7.29) ergibt sich
7.2.2
ua gm2 (R2 //RL )
Au,II = =
u1 1 + gm2 (R2 //RL )
= 0, 993 . (7.33)

Die Spannungsverstärkung der Gesamtschaltung ist das Produkt aus den


Verstärkungen der beiden Stufen, d.h.
ua
Au = = Au,I Au,II
ue
⇡ 1630 . (7.34)

PSpice: 7 Zweistufiger Verstaerker Au

Die Verstärkung der Schaltung wird also im Wesentlichen durch die erste
Verstärkerstufe erzielt, während die zweite Stufe eine Verstärkung von etwa
eins hat und somit praktisch nicht zur Verstärkung beiträgt. Die Aufgabe der
zweiten Stufe wird in Teilaufgabe e. untersucht.

Lösung zu e. Ein- und Ausgangswiderstand

Der Eingangswiderstand Rein,1 der ersten Verstärkerstufe kann direkt aus


Abb. 7.8 abgelesen werden. Wir erhalten
7.1.3
ue
Rein,1 = = r⇡1
ie
= 4, 4 k⌦ . (7.35)
140 7 Transistorgrundschaltungen

Zur Bestimmung des Ausgangswiderstandes Raus,1 der ersten Stufe wird


zunächst die Spannungsquelle ue am Eingang der Schaltung auf null gesetzt
und dann eine Spannungsquelle ux an die Ausgangsklemmen der ersten Stufe
angeschlossen, so dass sich die in Abb. 7.9 gezeigte Anordnung ergibt.
7.1.4
ix
gm1 uBE,1
r 1 uBE,1 r0,1 r0,4 ux

Raus,1
Abb. 7.9. Schaltung zur Bestimmung des Ausgangswiderstandes der ersten
Verstärkerstufe

Für die Spannung ux gilt dann

ux = (ix gm1 uBE,1 )(r0,1 //r0,4 ) . (7.36)

Wegen ue = 0 ist auch uBE,1 = 0 und somit erhalten wir für den Ausgangs-
widerstand der ersten Stufe
ux
Raus,1 = = (r0,1 //r0,4 )
ix
= 48 k⌦ . (7.37)

PSpice: 7 Stufe1 Rein und 7 Stufe1 Raus


Der Eingangswiderstand der zweiten Verstärkerstufe wurde bereits mittels
(7.30) in Teilaufgabe d. zu

Rein,2 ⇡ 390 k⌦ (7.38)

berechnet.
Zur Bestimmung des Ausgangswiderstandes Raus,2 der zweiten Stufe, und
damit der Gesamtschaltung, wird die Eingangssignalquelle ue der Schaltung
nach Abb. 7.7 auf Masse gelegt und eine Spannungsquelle ux an die Ausgangs-
klemmen der zweiten Stufe angeschlossen. Wegen uBE,1 = ue = 0 wird auch
7.2.4 der Strom gm uBE,1 = 0, so dass wir die in Abb. 7.10 dargestellte Anordnung
erhalten. Durch Umzeichnen ergibt sich die in Abb. 7.11 gezeigte, äquivalente
Schaltung. Für den in die Schaltung hinein fließenden Strom ix ergibt sich
ux ux
ix = + gm,2 uBE,2 . (7.39)
R2 //r0,2 r⇡2 + (r0,1 //r0,4 )
7.2 Zweistufiger Verstärker 141

gm2 uBE,2
r 2 uBE,2 r0,2
ix
r0,1 r0,4

R2 ux

Raus,2

Abb. 7.10. Schaltung zur Bestimmung des Ausgangswiderstandes der zweiten


Verstärkerstufe
uBE,2
ix
r 2
r0,1//r0,4 ux
R2//r0,2
gm2 uBE,2
Raus,2

Abb. 7.11. Äquivalente Schaltung zu Abb. 7.10

Mit
r⇡2
uBE,2 = ux (7.40)
r⇡2 + (r0,1 //r0,4 )
erhält man
ux ux (1 + gm,2 r⇡2 )
ix = + . (7.41)
R2 //r0,2 r⇡2 + (r0,1 //r0,4 )
Damit ergibt sich für den Ausgangsleitwert der zweiten Stufe
1 ix 1 1 + gm,2 r⇡2
Gaus,2 = = = + . (7.42)
Raus,2 ux R2 //r0,2 r⇡2 + (r0,1 //r0,4 )
Zieht man die Ergebnisse aus Tabelle 6.1 heran, so erhält man schließlich für
den Ausgangswiderstand
1
Raus,2 = ⇡ 196 ⌦ . (7.43)
Gaus,2

PSpice: 7 Stufe2 Rein und 7 Stufe2 Raus

Mit der ersten Stufe des Verstärkers wird eine hohe Spannungsverstärkung
realisiert. Die zweite Stufe, die nur eine Verstärkung von etwa eins hat, verrin-
gert den Ausgangswiderstand der Schaltung, so dass diese auch niederohmige
Lasten treiben kann, ohne dass die Ausgangsspannung signifikant abnimmt.
142 7 Transistorgrundschaltungen

Lösung zu f. Einstellung und Stabilisierung des Arbeitspunktes

Die Funktionsweise der in Abb. 7.6 gezeigten Arbeitspunktstabilisierung lässt


sich wie folgt erklären: Kommt es zu einem geringfügigen Anstieg des Kol-
lektorstromes von T1 , beispielsweise durch Temperaturerhöhung, so hat dies
aufgrund des hohen Ausgangswiderstandes des Stromspiegels T3 , T4 bereits
ein deutliches Absinken des Kollektorpotenzials UC,1 zur Folge. Bedingt durch
den Spannungsteiler R3 , R4 sinkt dadurch die Basis-Emitter-Spannung von T1
ebenfalls ab, was wiederum dem Anstieg des Kollektorstromes entgegenwirkt.
Das Wegdriften des Arbeitspunktes aufgrund der Temperaturerhöhung wird
somit verhindert, der Arbeitspunkt bleibt weitgehend stabil.
Ist der Spannungsteiler R3 , R4 in Abb. 7.6 ausreichend niederohmig, so
kann der Basisstrom von T1 gegenüber dem durch die Widerstände fließen-
den Strom vernachlässigt werden und es kann somit von einem unbelasteten
Spannungsteiler ausgegangen werden. Das Kollektorpotenzial UC,1 und die
Basis-Emitter-Spannung von T1 stehen also wie folgt miteinander in Bezie-
hung
R4
UBE,1 = UC,1 . (7.44)
R3 + R4
Durch Umstellen erhält man mit UC,1 = 5 V und UBE,1 = 0, 7 V

R3 UC,1
= 1
R4 UBE,1
= 6, 14 . (7.45)

Stehen Widerstände aus der Normreihe E-24 zur Verfügung, so lässt sich dieses
Widerstandsverhältnis z.B. durch R3 = 62 k⌦ und R4 = 10 k⌦ näherungswei-
se realisieren.

PSpice: 7 Zweistufiger Verstaerker AP-Stabil

7.3 Gateschaltung

Aufgabenstellung

Es ist ein Verstärker in Gateschaltung mit 4-Widerstandsnetzwerk und einer


Betriebsspannung von UB = 15 V so zu dimensionieren, dass sich ein Ein-
gangswiderstand von 50 ⌦ ergibt. Zu diesem Zweck stehen zwei MOSFET-
Typen mit UT h = 1 V zur Verfügung:
• Typ 1: n = 1 mAV 2 ,
• Typ 2: n = 100 mAV 2 .
7.3 Gateschaltung 143

Um eine ausreichende Stabilität des Arbeitspunktes zu gewährleisten, soll


über dem Sourcewiderstand eine Gleichspannung von etwa 1 V abfallen. Die
an die Verstärkerschaltung angeschlossene Last betrage 10 k⌦. Der E↵ekt der
Kanallängenmodulation ist zu vernachlässigen.
a. Zeichnen Sie das Schaltbild des Verstärkers.

b. Zeichnen Sie das zugehörige Kleinsignalersatzschaltbild. Vernachlässigen


Sie dabei den Einfluss der parasitären und der Koppelkapazitäten.

c. Dimensionieren Sie die Schaltung so, dass sich der geforderte Eingangs-
widerstand von 50 ⌦ ergibt. Welcher der beiden zur Verfügung stehenden
MOSFET-Typen ist für diesen Zweck der Geeignetere? Verwenden Sie
Bauelemente mit Nennwerten aus der Normreihe E-24 (s. Tabelle 13.3 im
Anhang).

d. Berechnen Sie die Spannungsverstärkung der Schaltung, wenn der


Innenwiderstand der Eingangssignalquelle Re = 50 ⌦ beträgt.

e. Diskutieren Sie Möglichkeiten zur Erhöhung der Spannungsverstärkung,


ohne dass sich der Eingangswiderstand ändert.

Lösung zu a. Schaltbild

Das Schaltbild des Verstärkers in Gateschaltung mit 4-Widerstandsnetzwerk


ist in Abb. 7.12 gezeigt. Mit Hilfe der drei Kapazitäten C1 wird das Ein-
gangssignal Ue eingekoppelt, das Ausgangssignal Ua ausgekoppelt und der 7.3
Gateanschluss des MOSFET wechselstrommäßig auf Masse gelegt. Der Last-
widerstand RL repräsentiert die an den Verstärker angeschlossene Last.

UB

R3 C
R2

C RL Ua
Re

C R1
R4 Ue

Abb. 7.12. Verstärker in Gateschaltung


144 7 Transistorgrundschaltungen

Lösung zu b. Kleinsignalersatzschaltbild

Das Kleinsignalersatzschaltbild (Abb. 7.13) der Verstärkerschaltung erhalten


wir durch Kurzschließen der Koppelkapazitäten und der Gleichspannungsquel-
le sowie durch Ersetzen des MOSFET durch dessen Kleinsignalersatzschalt-
6.4.1 bild (s. Abb. 4.7). Die parasitären Kapazitäten des Transistors sind dabei
nicht berücksichtigt.

Re r0

gmuGS
ue R4 R3//RL ua
uGS

Rein
Abb. 7.13. Kleinsignalersatzschaltbild der Verstärkerschaltung nach Abb. 7.12

Lösung zu c. Schaltungsdimensionierung

Da die Dimensionierung unter der Bedingung erfolgen soll, dass der Eingangs-
widerstand Rein = 50 ⌦ beträgt, leiten wir zunächst die Beziehung für den
Eingangswiderstand der Schaltung ab. Zu diesem Zweck wird die Eingangssi-
gnalquelle ue und deren Innenwiderstand Re von dem Kleinsignalersatzschalt-
bild (Abb. 7.13) abgetrennt und statt dessen eine Testquelle ux angeschlos-
7.3.2 sen. Vernachlässigt man die Kanallängenmodulation des MOSFET, so gilt
r0 ! 1, und es ergibt sich die in Abb. 7.14 gezeigte Anordnung.

ix iy
gmuGS
ux R4 R3//RL ua
uGS

Rein Rein'
Abb. 7.14. Schaltung zur Bestimmung des Eingangswiderstandes Rein
7.3 Gateschaltung 145

Wir bestimmen zunächst den Eingangswiderstand


ux
Rein0 = (7.46)
iy

ohne den Widerstand R4 , den wir nachträglich durch Parallelschaltung zu


Rein0 berücksichtigen können. Mit ux = uGS und iy = gm uGS ergibt sich

1
Rein0 = (7.47)
gm

in Übereinstimmung mit dem Lehrbuch, Abschn. 7.3.2. Unter Berücksichti-


gung des Widerstandes R4 ergibt sich dann für den Eingangswiderstand der
Gesamtschaltung
ux 1 R4
Rein = = R4 // = . (7.48)
ix gm 1 + gm R 4
Die Parameter, die wir bei der Dimensionierung ändern können, sind also der
Widerstand R4 und die Steilheit gm . Dabei ist der Sourcewiderstand R4 durch
die an ihm abfallende Gleichspannung, die laut Aufgabenstellung UR4 ⇡ 1 V
betragen soll, und den Drain-Source-Strom IDS,A des MOSFET im Arbeits-
punkt gegeben. Damit gilt
UR4
R4 = . (7.49)
IDS,A
Die Steilheit gm des MOSFET berechnet sich nach (4.10). Da die E↵ekte der
Kanallängenmodulation vernachlässigt werden können (d.h. = 0), verein-
facht sich dieser Ausdruck zu
p
gm = 2 IDS,A n . (7.50)

Durch Einsetzen von (7.49) und (7.50) in (7.48) erhalten wir nach einigen
Umformungen
⇣ p ⌘
Rein IDS,A + UR4 2 IDS,A n = UR4 (7.51)

mit IDS,A als einzige Unbekannte. Diesen Ausdruck können wir in die Form
einer quadratischen Gleichung bringen und anschließend den zur Einstellung
des gewünschten Eingangswiderstandes nötigen Wert von IDS,A bestimmen.
Umstellen und anschließendes Quadrieren führt zunächst auf
p 1 IDS,A
2 IDS,A n = gm = (7.52)
Rein UR4
bzw. ✓ ◆2
2 1 IDS,A
2 IDS,A n = gm = . (7.53)
Rein UR4
146 7 Transistorgrundschaltungen

An dieser Stelle ist zu erkennen, dass eine Lösung IDS,A der quadratischen
Gleichung nur dann gültig ist, wenn die Bedingung
1 IDS,A
= gm > 0 (7.54)
Rein UR4
erfüllt ist, da nur positive Werte für die Steilheit gm sinnvoll sind.
Durch Umstellen von (7.53) erhalten wir schließlich die quadratische Glei-
chung ✓ ◆
2 2 UR4 U2
IDS,A 2 IDS,A UR4 n + + 2R4 = 0 . (7.55)
Rein Rein
2
Mit dem MOSFET vom Typ 1 ( n = 1 mAV ) sowie mit UR4 = 1 V und
Rein = 50 ⌦ wird daraus
2
IDS,A IDS,A ⇥ 42 mA + (20 mA)2 = 0 . (7.56)

Von den beiden Lösungen der quadratischen Gleichung ist dabei nur die
Lösung
IDS,A = 14, 6 mA (7.57)
sinnvoll, da nur sie die Bedingung (7.54) erfüllt.
2
Mit dem MOSFET vom Typ 2 ( n = 100 mAV ) und (7.55) erhält man
2
IDS,A IDS,A ⇥ 240 mA + (20 mA)2 = 0 . (7.58)

Von den beiden Lösungen dieser Gleichung ist nur die Lösung

IDS,A = 1, 68 mA (7.59)

sinnvoll, da nur sie die Bedingung (7.54) erfüllt. Bei Verwendung des MOS-
FET vom Typ 2 ist also ein geringerer Drain-Source-Strom IDS,A nötig als
bei Verwendung von Typ 1, d.h. die Verlustleistung der Schaltung wird ge-
ringer und der Wirkungsgrad höher sein. Aus diesem Grund wählen wir den
MOSFET vom Typ 2 für den Aufbau der Schaltung.
Aus (7.49) ergibt sich damit der Wert für den Widerstand R4 zu
UR4 1V
R4 = = = 595 ⌦ . (7.60)
IDS,A 1, 68 mA
Zur Realisierung mit Widerständen aus der Normreihe E-24 wählen wir

R4 = 620 ⌦ . (7.61)

Damit ergibt sich die tatsächlich über R4 abfallende Spannung

UR4 = R4 IDS,A = 1, 04 V . (7.62)

Der MOSFET soll im Sättigungsbereich betrieben werden, d.h. Drain-Source-


Strom und Gate-Source-Spannung des MOSFET stehen über (4.3) miteinan-
der in Beziehung. Durch Umstellen dieser Gleichung erhält man
7.3 Gateschaltung 147
s r
2IDS,A 2 ⇥ 1, 68 mA
UGS,A = + UT h = + 1 V = 1, 18 V . (7.63)
n 100 mAV 2

Die Spannung über dem Widerstand R1 muss also


R1
UR1 = UR4 + UGS,A = 2, 22 V = UB (7.64)
R1 + R2
betragen, um den gewünschten Strom IDS,A einzustellen. Durch Umstellen
erhält man für das Widerstandsverhältnis
R2 UB UR1
= = 5, 76 . (7.65)
R1 UR1
Dieses Widerstandsverhältnis lässt sich z.B. durch

R2 = 750 k⌦ und R1 = 130 k⌦ (7.66)

einstellen. Wird die Drain-Source-Spannung des MOSFET gleich der halben


Betriebsspannung gewählt, so gilt
UB
UDS,A = UB IDS,A (R3 + R4 ) = . (7.67)
2
Durch Umstellen erhält man
UB
R3 = R4 = 3, 84 k⌦ . (7.68)
2IDS,A
Aus der E-24-Reihe wählen wir den Widerstandswert

R3 = 3, 9 k⌦ . (7.69)

Die Richtigkeit der durchgeführten Berechnungen wird durch die Simulation


der unten angegebenen PSpice-Datei bestätigt.

PSpice: 7 Gateschaltung Rein

Lösung zu d. Spannungsverstärkung

Die Spannungsverstärkung wird mit Hilfe des Kleinsignalersatzschaltbildes


(Abb. 7.13) bestimmt. Da der Ausgangswiderstand r0 des MOSFET ver-
nachlässigt werden soll, gilt für die Ausgangsspannung 7.3.1

ua = gm uGS (R3 //RL ) . (7.70)

Im Eingangskreis führt die Knotengleichung auf


ue + uGS uGS
+ + gm uGS = 0 . (7.71)
Re R4
148 7 Transistorgrundschaltungen

Auflösen von (7.71) nach uGS ergibt nach einigen Umformungen

R4 1
uGS = ue . (7.72)
Re + R4 1 + gm (Re //R4 )

Aus (7.70) und (7.72) erhalten wir schließlich für die Spannungsverstärkung
den Ausdruck
ua R4 gm (R3 //RL )
Au = = . (7.73)
ue Re + R4 1 + gm (Re //R4 )
Mit IDS,A = 1, 68 mA und n = 100 mAV 2 ergibt sich für die Steilheit des
MOSFET p
gm = 2 IDS,A n = 18, 3 mS . (7.74)
Mit Re = 50 ⌦, R3 = 3, 9 k⌦, R4 = 620 ⌦ und RL = 10 k⌦ ergibt sich für die
Spannungsverstärkung der Zahlenwert

Au ⇡ 26 . (7.75)

in guter Übereinstimmung mit dem Ergebnis der PSpice-Simulation.

PSpice: 7 Gateschaltung Au

Lösung zu e. Erhöhung der Spannungsverstärkung

Die Möglichkeiten zur Erhöhung der Spannungsverstärkung werden im Fol-


genden anhand von (7.73)

R4 gm (R3 //RL )
Au = (7.76)
Re + R4 1 + gm (Re //R4 )

diskutiert. Die Widerstände Re und RL sind durch die äußere Beschaltung


des Verstärkers vorgegeben und daher nicht veränderbar. Der Widerstand R4
ist durch (7.60) festgelegt. Er kann nicht, wie bei der Emitter- bzw. Source-
schaltung, wechselstrommäßig kurzgeschlossen werden, um die Spannungs-
verstärkung zu erhöhen, weil hierdurch das Eingangssignal ebenfalls kurzge-
schlossen würde. Somit bleiben nur der Drainwiderstand R3 und die Steilheit
gm des MOSFET, um Au zu beeinflussen.
Erhöht man R3 , so hat dies eine Absenkung des Drainpotenzials und daher
eine Verringerung des zur Verfügung stehenden, symmetrischen Aussteuerbe-
reiches zur Folge. Wird R3 beispielsweise von 3, 9 k⌦ auf 7, 5 k⌦ erhöht, so
sinkt das Drainpotenzial von 8, 4 V auf 2, 4 V ab, wenn der Drain-Source-
Strom näherungsweise als konstant angenommen wird. Aus (7.76) ergibt sich
dann eine Spannungsverstärkung von Au ⇡ 39. Eine weitere Erhöhung von R3
würde das Drainpotenzial weiter absenken, so dass der MOSFET allmählich
in den Widerstandsbereich übergeht und die Spannungsverstärkung dadurch
sehr kleine Werte annimmt.
7.3 Gateschaltung 149

Der Versuch, die Spannungsverstärkung über die Steilheit gm zu vergrößern,


erfordert die Verwendung eines MOSFET mit einem höheren Verstärkungs-
faktor n und eine Neudimensionierung der Schaltung, die hier für n =
500 mAV 2 in Kurzform analog zu Teilaufgabe c. durchgeführt wird. Aus
(7.55) ergibt sich die quadratische Gleichung
2
IDS,A IDS,A ⇥ 1, 04 A + (20 mA)2 = 0 (7.77)

mit der einzig sinnvollen Lösung

IDS,A = 0, 385 mA . (7.78)

Weiterhin erhält man


UR4 1V
R4 = = = 2, 6 k⌦ (7.79)
IDS,A 0, 385 mA

und s
2IDS,A
UGS,A = + UT h = 1, 04 V (7.80)
n

sowie
UR1 = UR4 + UGS,A = 2, 04 V . (7.81)
Für das Widerstandsverhältnis R2 /R1 ergibt sich

R2 UB UR1
= = 6, 35 . (7.82)
R1 UR1
Für den Drainwiderstand gilt
UB
R3 = R4 = 16, 9 k⌦ . (7.83)
2IDS,A

Die Steilheit des MOSFET beträgt


p
gm = 2 IDS,A n = 19, 6 mS . (7.84)

Damit erhält man mit (7.76) eine Spannungsverstärkung von

Au ⇡ 62 (7.85)

und mit (7.48) den geforderten Eingangswiderstand von 50 ⌦.


150 7 Transistorgrundschaltungen

7.4 Push-Pull Ausgangsstufe

Aufgabenstellung

Die in Abb. 7.15 gezeigte Schaltung stellt die Ausgangsstufe eines Verstärkers
dar, welche durch die Spannungsquelle Ua0 und den Ausgangswiderstand Raus
beschrieben wird. Die Spannungsquelle Ua0 liefere ein sinusförmiges Wech-
selsignal mit konstanter Amplitude. Belastet wird der Verstärker durch den
Widerstand RL .

Raus

Uao R L Ua

Abb. 7.15. Die Ausgangsstufe eines Verstärkers wird durch die ideale Spannungs-
quelle Ua0 und den Ausgangswiderstand Raus modelliert. Belastet wird die Stufe
durch den Widerstand RL

a. Die in Abb. 7.15 gezeigte Schaltung wird mit PSpice simuliert. Bei einer
Belastung mit RL = 1 k⌦ ergibt die Transienten-Analyse eine Ausgangs-
spannung mit einer Amplitude von Ûa = 3, 28 V. Wird der Lastwiderstand
auf RL = 100 ⌦ reduziert, so bricht die Amplitude der Ausgangsspannung
auf Ûa = 1, 25 V zusammen. Wie groß ist der Ausgangswiderstand Raus
des Verstärkers?

PSpice: 7 Verstaerkermodell TR-Analyse

Um das Zusammenbrechen der Ausgangsspannung bei höherer Belastung zu


verhindern, wird der Verstärkerschaltung eine Push-Pull Ausgangsstufe nach-
geschaltet, so dass sich die in Abb. 7.16 gezeigte Anordnung ergibt.
UB+

Raus

Uao U1 RL Ua

UB-

Abb. 7.16. Zur Verringerung des Ausgangswiderstandes wird dem Verstärkermodell


eine Push-Pull Ausgangsstufe nachgeschaltet
7.4 Push-Pull Ausgangsstufe 151

b. Die Schaltung aus Abb. 7.16 wird mit PSpice simuliert. Das Ergebnis
der Transienten-Analyse ist qualitativ in Abb. 7.17 dargestellt. Zu
erkennen sind nichtlineare Verzerrungen des Ausgangssignals Ua im
Übergangsbereich zwischen positiver und negativer Halbwelle. Nennen
Sie die Ursache für diese Verzerrungen.

PSpice: 7 Push-Pull TR-Analyse

c. Für RL = 1 k⌦ ergibt die in Teilaufgabe b. durchgeführte Transienten-


Analyse eine Ausgangsspannung von Ûa = 3, 32 V. Bei Verringerung
des Lastwiderstandes auf RL = 100 ⌦ sinkt die Ausgangsspannung nur
geringfügig auf Ûa = 3, 22 V ab. Wie groß ist der Ausgangswiderstand
der Push-Pull Ausgangsstufe. Hinweis: Vernachlässigen Sie das Absinken
der Spannung U1 durch die Belastung des Verstärkers mit der Push-Pull
Ausgangsstufe.

d. Zur Bestimmung der Spannungsverstärkung ua /u1 der Push-Pull Aus-


gangsstufe wird mit PSpice eine Wechselstrom-Kleinsignalanalyse (AC-
Analyse) durchgeführt. Die Simulation ergibt eine Spannungsverstärkung
von null, was im Widerspruch zu dem Ergebnis der Transienten-Analyse
(Abb. 7.17) steht. Erklären Sie die Ursache für dieses Phänomen.

PSpice: 7 Push-Pull AC-Analyse

e. Wie können die nichtlinearen Verzerrungen im Ausgangssignal der Push-


Pull Ausgangsstufe prinzipiell vermieden werden?

U(t)
U1
Ua

Abb. 7.17. Ergebnis der Transienten-Analyse der Schaltung aus Abb. 7.16

Lösung zu a. Ausgangswiderstand des Verstärkermodells

Abbildung 7.15 kann entnommen werden, dass der Lastwiderstand RL,1 =


1 k⌦ und die Ausgangsspannung Ûa,1 = 3, 28 V wie folgt miteinander in Be-
ziehung stehen:
RL,1
Ûa,1 = Ûa0 . (7.86)
Raus + RL,1
152 7 Transistorgrundschaltungen

Analog ergibt sich für RL,2 = 100 ⌦ und Ûa,2 = 1, 25 V


RL,2
Ûa,2 = Ûa0 . (7.87)
Raus + RL,2

Durch Umstellen beider Gleichungen nach Ûa0 und anschließendes Gleichset-


zen erhält man
Raus + RL,1 Raus + RL,2
Ûa0 = Ûa,1 = Ûa,2 . (7.88)
RL,1 RL,2
Auflösen nach Raus ergibt nach einigen mathematischen Umformungen

Ûa,1 Ûa,2
Raus =
Ûa,1 Ûa,2
RL,1 RL,2
= 220 ⌦ . (7.89)

Lösung zu b. Ursache der Übernahmeverzerrungen

Die in Abb. 7.16 dargestellte Push-Pull Stufe arbeitet im B-Betrieb, d.h. bei-
de Transistoren werden ohne Vorspannung betrieben. Dadurch sperren beide
Transistoren für Eingangsspannungen, die betragsmäßig kleiner sind als etwa
7.4 0, 7 V, was zu den in Abb. 7.17 erkennbaren, so genannten Übernahmeverzer-
rungen führt.

Lösung zu c. Ausgangswiderstand der Push-Pull Stufe

Aus (7.89) mit RL,1 = 1 k⌦, Ûa,1 = 3, 32 V, RL,2 = 100 ⌦ und Ûa,2 = 3, 22 V
ergibt sich
Raus ⇡ 3, 5 ⌦ . (7.90)
Der Ausgangswiderstand der Push-Pull Stufe ist also deutlich geringer als der
Ausgangswiderstand des Verstärkers. Dadurch wird ein starkes Absinken der
Ausgangsspannung bei einer Erhöhung der Belastung vermieden.

Lösung zu d. AC-Analyse vs. Transienten-Analyse

Um die unterschiedlichen Resultate der AC- und der Transienten-Analyse er-


klären zu können, wird zunächst die Übertragungskennlinie der Push-Pull Stu-
fe betrachtet (Abb. 7.18). Da beide Transistoren als Emitterfolger geschaltet
sind, liegt die Spannungsverstärkung bei etwa Au = 1, d.h. die Übertragungs-
kennlinie hat innerhalb des Aussteuerbereiches eine Steigung von etwa eins.
Für kleine Eingangsspannungen |Ue | < 0, 7 V hat die Übertragungskennlinie
jedoch ein Plateau, weil in diesem Bereich beide Transistoren sperren.
Bei der AC-Analyse von PSpice wird zuerst der Arbeitspunkt der zu si-
mulierenden Schaltung bestimmt und anschließend die Schaltung um diesen
7.4 Push-Pull Ausgangsstufe 153

Ua

UB+

Steigung ~1

-0,7V 0,7V

Ue
Arbeitspunkt

UB-

Abb. 7.18. Übertragungskennlinie der Push-Pull Stufe (B-Betrieb)

Arbeitspunkt herum linearisiert. Bei der betrachteten Push-Pull Stufe liegt


der Arbeitspunkt bei Ue = 0 V und somit auf dem Plateau der Übertragungs-
kennlinie. Da die Steigung der Übertragungskennlinie an dieser Stelle gleich
null ist, ergibt die AC-Analyse eine Spannungsverstärkung von null.
Bei der Transienten-Analyse hingegen wird die zu simulierende Schaltung
nicht linearisiert, so dass die nichtlinearen Eigenschaften der Bauelemente bei
der Berechnung mit berücksichtigt werden und sich somit die in Abb. 7.17
gezeigten Spannungsverläufe ergeben.

Lösung zu e. Vermeidung von Übernahmeverzerrungen

Die Übernahmeverzerrungen können prinzipiell vermieden werden, indem man


die Basis-Emitter-Übergänge der beiden Transistoren in geeigneter Weise vor-
spannt, d.h. die Spannung zwischen den beiden Basis-Anschlüssen muss etwa 7.4
1, 4 V betragen. Die Schaltung arbeitet dann im AB-Betrieb.
8
Operationsverstärker

8.1 Übertragungsverhalten im Frequenzbereich

Aufgabenstellung

Bestimmen Sie die Übertragungsfunktion Au (!) der in Abb. 8.1 gezeigten


Filterschaltung mit idealem Operationsverstärker.
IR2 R2

C
Ie R1 R3
-
A
Ue
+ Ua

Abb. 8.1. Filterschaltung mit idealem Operationsverstärker

Lösung

Da die Spannungsverstärkung des idealen Operationsverstärkers (kurz: OP)


unendlich ist, muss die Spannungsdi↵erenz zwischen seinen Eingangsklem-
men gleich null sein, wenn er in einer rückgekoppelten Anordnung betrieben
wird. Weil in der gezeigten Schaltung der nicht invertierende Eingang (+)
auf Masse liegt, liegt also auch das Potenzial des invertierenden Eingangs (-) 8.2.4
auf Masse. Da allerdings keine leitende Verbindung zwischen den Eingangs-
klemmen besteht, spricht man von einer so genannten virtuellen Masse. Da
der Eingangswiderstand des OP unendlich ist, fließt kein Strom in seine Ein-
gangsklemmen hinein. Damit ist der Strom durch den Widerstand R3 , und
somit auch die Spannung über diesem Widerstand, gleich null. Dies hat zur

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,


DOI 10.1007/978-3-642-21011-2_8, © Springer-Verlag Berlin Heidelberg 2011
156 8 Operationsverstärker

Folge, dass einerseits der Schaltungsknoten A ebenfalls auf Massepotenzial lie-


gen muss und andererseits der Eingangsstrom Ie gleich dem Strom IR2 durch
den Widerstand R2 ist. Für die Ausgangsspannung erhält man daher

Ua = IR2 R2 . (8.1)

Für die Eingangsspannung gilt


✓ ◆
1 1 + j!CR1
Ue = Ie R1 + = Ie . (8.2)
j!C j!C
Aus (8.1) und (8.2) erhalten wir schließlich mit Ie = IR2
Ua j!CR2
Au (!) = = . (8.3)
Ue 1 + j!CR1

Der Widerstand R3 beeinflusst das Übertragungsverhalten der Schaltung


nicht, weil er gegenüber dem unendlich hohen Eingangswiderstand des OP
zu vernachlässigen ist.

8.2 Übertragungsverhalten im Zeitbereich

Aufgabenstellung

Gegeben sei die in Abb. 8.2 gezeigte Schaltung mit einem Operations-
verstärker, der, abgesehen von den Betriebsspannungen UB+ und UB , ideale
Eigenschaften besitze.
UC
IC
C
Ie R UB+
-
Ue + Ua
UB-

Abb. 8.2. Schaltung mit Operationsverstärker

a. Bestimmen Sie im Zeitbereich die Abhängigkeit der Ausgangsspannung


ua (t) von der Eingangsspannung ue (t).

b. Skizzieren Sie den Zeitverlauf der Ausgangsspannung, wenn die Eingangs-


spannung den in Abb. 8.3 dargestellten, sprungförmigen Verlauf hat.
8.2 Übertragungsverhalten im Zeitbereich 157

ue

t0 t

Abb. 8.3. Eingangssignal der Filterschaltung aus Abb. 8.2

Lösung zu a. Ausgangsspannung im Zeitbereich


Da die Spannungsverstärkung des idealen Operationsverstärkers unendlich ist,
muss die Spannungsdi↵erenz zwischen seinen Eingangsklemmen in der rück-
gekoppelten Anordnung gleich null sein. Somit liegt der invertierende Eingang 8.2.4
des Operationsverstärkers auf Massepotenzial und für die Ausgangsspannung
gilt daher
ua (t) = uC (t) . (8.4)
Dabei gilt für die Spannung uC (t) über der Kapazität und den Strom iC (t),
der in die Kapazität fließt, der Zusammenhang
duC (t) dua (t)
iC (t) = C = C . (8.5)
dt dt
Da der Eingangswiderstand des OP unendlich ist, fließt kein Strom in seine
Eingangsklemmen hinein. Es muss daher gelten
ue (t)
iC (t) = ie (t) = . (8.6)
R
Aus (8.5) und (8.6) erhalten wir zunächst
dua (t) ue (t)
= (8.7)
dt CR
und durch Integration schließlich die gesuchte Beziehung
Zt
1
ua (t) = ue (⌧ ) d⌧ + ua (0) (8.8)
CR
0

mit der Integrationsvariablen ⌧ und dem Anfangswert ua (0).

Lösung zu b. Sprungantwort
Anhand der in Teilaufgabe a. abgeleiteten Beziehung (8.8) ist zu erkennen,
dass sich das Ausgangssignal der Filterschaltung durch Integration der Ein-
gangsspannung über der Zeit ergibt. Aus diesem Grunde nennt man die Schal-
tung nach Abb. 8.2 auch Integrator oder Integrierverstärker. Geht man von
158 8 Operationsverstärker

einem Anfangswert ua (0) = 0 aus, so ergibt sich qualitativ der in Abb. 8.4
dargestellte Zeitverlauf für die Ausgangsspannung. Die Ausgangsspannung
nimmt gemäß (8.8) ab dem Zeitpunkt t0 linear ab, bis sie durch die nega-
tive Betriebsspannung UB begrenzt wird.

PSpice: 8 OP-Schaltungen I

u ue(t)

t0 t

ua(t)

UB-

Abb. 8.4. Ein- und Ausgangssignal der Schaltung aus Abb. 8.2

8.3 Stromquelle, Großsignalverhalten

Aufgabenstellung

Gegeben sei die in Abb. 8.5 gezeigte Schaltung mit einem idealen Operations-
verstärker und einem MOSFET (UT h = 1 V, n = 1 mAV 2 ). Es sei R = 1 k⌦
und U = 5 V.
UB

I
+
U -
IR
R

Abb. 8.5. Schaltung mit Operationsverstärker und MOSFET

a. Berechnen Sie den Strom I unter der Annahme, dass der MOSFET im
Sättigungsbetrieb arbeitet.
8.3 Stromquelle, Großsignalverhalten 159

b. Bestimmen Sie die minimal erforderliche Betriebsspannung UB , die not-


wendig ist, um den MOSFET im Sättigungsbereich zu betreiben.

Lösung zu a. Berechnung des Stromes I

Da die Spannungsverstärkung des idealen Operationsverstärkers unendlich ist,


muss die Spannungsdi↵erenz zwischen seinen Eingangsklemmen gleich null
sein. Somit liegt über dem Widerstand R die Spannung U an und für den 8.2.4
Strom IR ergibt sich daher
U
IR = = 5 mA . (8.9)
R
Da der Eingangswiderstand des Operationsverstärkers unendlich ist, fließt
kein Strom in seine Eingangsklemmen. Somit sind die Ströme I und IR gleich
groß und wir erhalten

I = 5 mA . (8.10)

PSpice: 8 OP-Schaltungen II

Lösung zu b. Minimal erforderliche Betriebsspannung

Der Drain-Source-Strom des MOSFET im Sättigungsbereich berechnet sich


nach (4.3) zu
n 2
IDS = I = (UGS UT h ) . (8.11)
2
Durch Umstellen erhält man den Ausdruck
s
2I
UGS UT h = . (8.12)
n

Damit der MOSFET im Sättigungsbereich arbeitet, muss die Bedingung

UDS = UB U UGS UT h (8.13)

erfüllt sein. Aus (8.12) und (8.13) ergibt sich somit für die minimal erforder-
liche Betriebsspannung
s
2I
UB +U
n

= 8, 16 V . (8.14)
160 8 Operationsverstärker

8.4 Stromquelle, Kleinsignalverhalten

Aufgabenstellung

Gegeben sei die in Abb. 8.6 gezeigte Schaltung mit einem idealen Operations-
verstärker, dem Widerstand R und der Lastimpedanz ZL .

ue + iL

- ZL

iR
R

Abb. 8.6. Schaltung mit idealem Operationsverstärker

a. Geben Sie die Beziehung zwischen dem Laststrom iL und der Eingangs-
spannung ue an.

b. Bestimmen Sie den Ausgangswiderstand der Schaltung an den Klemmen


der Lastimpedanz ZL .

c. Welche Funktion erfüllt die Schaltung?

Lösung zu a. Berechnung des Laststromes

Da die Spannungsverstärkung des idealen Operationsverstärkers unendlich ist,


muss die Spannungsdi↵erenz zwischen seinen Eingangsklemmen gleich null
8.2.4 sein. Somit liegt am Widerstand R die Spannung ue an und für den Strom iR
gilt
ue
iR = . (8.15)
R
Da der Eingangswiderstand des Operationsverstärkers unendlich ist, fließt
kein Strom in dessen Eingangsklemmen hinein. Somit sind die Ströme iL und
iR gleich groß und wir erhalten
ue
iL = . (8.16)
R

PSpice: 8 OP-Schaltungen III


8.5 Analogrechenschaltung 161

Lösung zu b. Bestimmung des Ausgangswiderstandes

Zur Bestimmung des Ausgangswiderstandes der Schaltung wird der Eingang


der Schaltung auf Masse gelegt und die Lastimpedanz ZL durch eine Test-
quelle ux ersetzt, so dass man die in Abb. 8.7 gezeigte Anordnung erhält.

+ ix

- ux

iR
R

Abb. 8.7. Anordnung zur Bestimmung des Ausgangswiderstandes der Schaltung


nach Abb. 8.6

Da die Spannungsdi↵erenz zwischen den Eingangsklemmen des Operati-


onsverstärkers gleich null sein muss, ist auch die Spannung über dem Wider-
stand R gleich null. Damit sind die Ströme iR und ix unabhängig von dem
Wert der Spannung ux ebenfalls gleich null und wir erhalten für den Aus-
gangswiderstand
ux
Raus = =1. (8.17)
ix

Lösung zu c. Funktion der Schaltung

Aufgrund ihres unendlich hohen Ausgangswiderstandes erfüllt die Schaltung


die Funktion einer idealen Stromquelle.

8.5 Analogrechenschaltung

Aufgabenstellung

a. Gegeben sei die in Abb. 8.8 dargestellte Filterschaltung mit einem idealen
Operationsverstärker. Bestimmen Sie die Ausgangsspannung ua (t) in
Abhängigkeit von der Eingangsspannung ue (t).

b. Realisieren Sie mit Hilfe idealer Operationsverstärker eine Schaltung, die


am Ausgang das Signal
162 8 Operationsverstärker

d2 x
y = k1 k2 x (8.18)
dt2
mit k1 6= k2 liefert. Als Eingangsgröße steht dx/dt zur Verfügung. Geben
Sie eine möglichst einfache Dimensionierung an.

uR
iR
uC
R
iC
-
ue C
+ ua

Abb. 8.8. Filterschaltung mit idealem Operationsverstärker

Lösung zu a. Berechnung der Ausgangsspannung

Da die Spannungsverstärkung des idealen Operationsverstärkers unendlich ist,


muss die Spannungsdi↵erenz zwischen seinen Eingangsklemmen gleich null
8.2.4 sein. Aus diesem Grunde muss der invertierende Eingang auf Massepotenzial
liegen. Damit wird ua (t) = uR (t) und ue (t) = uC (t). Für den Strom iR (t)
durch den Widerstand R gilt

uR (t) ua (t)
iR (t) = = . (8.19)
R R
Zwischen dem Strom iC (t) und der Spannung uC (t) über der Kapazität C gilt
der Zusammenhang

duC (t) due (t)


iC (t) = C =C . (8.20)
dt dt
Da der Eingangswiderstand des Operationsverstärkers unendlich ist, fließt
kein Strom in seine Eingangsklemmen. Somit sind die Ströme iR (t) und iC (t)
identisch. Durch Gleichsetzen von (8.19) und (8.20) erhalten wir daher

due (t)
ua (t) = CR . (8.21)
dt
Die Ausgangsspannung der Schaltung ist also proportional zur zeitlichen Ab-
leitung der Eingangsspannung. Aus diesem Grunde nennt man die Schaltung
nach Abb. 8.8 auch Di↵erenzierer.
8.5 Analogrechenschaltung 163

Lösung zu b. Realisierung der Di↵erentialgleichung

Zunächst wird untersucht, welche Funktionseinheiten zur Realisierung der Dif-


ferentialgleichung (8.18) notwendig sind. Es ist zu erkennen, dass die Ein-
gangsgröße dx/dt einmal di↵erenziert und einmal integriert werden muss, um
die Terme k1 d2 x/dt2 bzw. k2 x zu erhalten. Anschließend müssen diese Ter-
me miteinander addiert werden, wobei zusätzlich noch eine Vorzeichenumkehr
nötig ist. Zur Realisierung der Di↵erentialgleichung sind also erforderlich:
• Ein Di↵erenzierer,
• ein Integrierer,
• ein Addierer sowie
• eine Schaltung zur Vorzeichenumkehr.
Als Di↵erenzierer kann die Schaltung aus Teilaufgabe a. verwendet werden
(Abb. 8.8). Als Integrierer eignet sich die in Abschn. 8.2 untersuchte Schaltung
nach Abb. 8.2. Ein Addierer ist in Abb. 8.9 dargestellt. Gemäß dem Lehrbuch,
Abschn. 8.3.3 gilt für dessen Ausgangsspannung
8.3
XN
R0
ua = ue⌫ . (8.22)
R
⌫=1 ⌫

R1 R0
ue1
R2
ue2 -
ua
RN
+
ueN
Abb. 8.9. Schaltbild eines Addierers

Zur Vorzeichenumkehr wird ein invertierender Verstärker mit einer Verstär-


kung von 1 verwendet (vgl. Lehrbuch, Abschn. 8.3.1). Anhand dieser Über-
legungen kann die Schaltung zur Realisierung der Di↵erentialgleichung (8.18)
konstruiert werden (Abb. 8.10).
Die zur Eingangsgröße dx/dt proportionale Spannung ue = a dx/dt wird
auf den Eingang des Di↵erenzierers, bestehend aus den Bauelementen OP3 ,
R3 und C3 , sowie auf den Eingang des Integrierers, bestehend aus den Bau-
elementen OP4 , R4 und C4 , gegeben. Die Konstante a ist hierbei ein Propor-
tionalitätsfaktor. Gemäß (8.21) ergibt sich für die Spannung u1 am Ausgang
des Di↵erenzierers
d2 x
u1 = a C3 R3 2 . (8.23)
dt
164 8 Operationsverstärker

R3
2
C3 dx
-aC3R3 2
- dt
u1
OP3
+
dx
ue= a C4
dt R R1 R0

R4 u3 R u2 R2
- - -
OP4 OP2 OP1 ua=by
+ + +
a a
- x x
C4R4 C 4R 4

Abb. 8.10. Schaltung zur Realisierung der Di↵erentialgleichung (8.18)

Nach (8.8) beträgt die Spannung u3 am Ausgang des Integrierers


a
u3 = x, (8.24)
C4 R4

wenn man von einem Anfangswert u3 (0) = 0 ausgeht. Der Operations-


verstärker OP2 und die beiden Widerstände R bilden einen invertierenden
Verstärker mit einer Spannungsverstärkung von 1. Für die Spannung u2 am
Ausgang von OP2 gilt daher
a
u2 = u3 = x. (8.25)
C4 R4

Die zur Ausgangsgröße y proportionale Spannung ua = b y (mit dem Propor-


tionalitätsfaktor b) am Ausgang des aus den Bauelementen OP1 und R0 bis
R2 bestehenden Addierers berechnet sich nach (8.22). Es ergibt sich
✓ ◆
R0 R0
ua = u1 + u2 . (8.26)
R1 R2

Mit (8.23) und (8.25) erhalten wir

a C3 R3 R0 d2 x a R0
ua = b y = x (8.27)
R1 dt2 C4 R4 R2
und somit schließlich
a C3 R 3 R 0 d 2 x a R0
y= x. (8.28)
b R dt2 b C R R
| {z 1 } | 4{z 4 2}
k1 k2
8.6 Messverstärker 165

8.6 Messverstärker

Aufgabenstellung

Gegeben sei die in Abb. 8.11 gezeigte Schaltung mit idealen Operations-
verstärkern.
a. Berechnen Sie die Spannungen u1 und u2 in Abhängigkeit von den
Eingangsspannungen ue1 und ue2 .

b. Geben Sie die Ausgangsspannung ua als Funktion der Spannungen u1


und u2 an.

c. Es sei R1 = R3 und R4 = R5 = R6 = R7 . Geben Sie die Ausgangsspan-


nung ua als Funktion von ue1 und ue2 an.

ue1
+ u1 uR6
R4 D
-OP1 R6
R1
A
i2 -
OP3
R2
+
B
ua
R3
- R5 R7
OP2
ue2 + C
u2

Abb. 8.11. Schaltung mit idealen Operationsverstärkern

Lösung zu a. Berechnung der Spannungen u1 und u2

Da die Spannungsverstärkung der idealen Operationsverstärker unendlich ist,


ist die Spannungsdi↵erenz zwischen deren Eingangsklemmen in der rückge-
koppelten Anordnung gleich null. Somit liegt an dem Schaltungsknoten A die 8.2.4
Spannung ue1 und an dem Knoten B die Spannung ue2 an. Für den Strom i2
durch den Widerstand R2 ergibt sich daher
ue1 ue2
i2 = . (8.29)
R2
166 8 Operationsverstärker

Da die Operationsverstärker einen unendlich hohen Eingangswiderstand be-


sitzen, fließt der Strom i2 auch durch die Widerstände R1 und R3 . Daher
gilt
u1 = ue1 + i2 R1 . (8.30)
Mit (8.29) erhalten wir daraus
✓ ◆
R1 R1
u1 = ue1 1 + ue2 . (8.31)
R2 R2

Für die Spannung u2 gilt entsprechend

u2 = ue2 i2 R3 , (8.32)

was mit (8.29) auf das Ergebnis


✓ ◆
R3 R3
u2 = ue2 1+ ue1 (8.33)
R2 R2

führt.

Lösung zu b. Ausgangsspannung ua als Funktion von u1 und u2

Wegen des unendlich hohen Eingangswiderstandes des Operationsverstärkers


OP3 ist der Spannungsteiler R5 , R7 unbelastet und somit ergibt sich für die
Spannung uC am Schaltungsknoten C
R7
uC = u 2 . (8.34)
R5 + R7
Da die Spannungsdi↵erenz zwischen den Eingangsklemmen von OP3 gleich
null ist, entspricht die Spannung uD am Schaltungsknoten D der Spannung
uC am Knoten C, d.h.
R7
uD = u2 . (8.35)
R5 + R7
Da der Spannungsteiler R4 , R6 unbelastet ist, erhalten wir für die Spannung
uR6 über dem Widerstand R6 mit Hilfe der Spannungsteilerregel
R6
uR6 = uD ua = (u1 ua ) . (8.36)
R4 + R6

Durch Einsetzen von (8.35) in (8.36) ergibt sich schließlich

R7 R4 + R6 R6
ua = u 2 u1 . (8.37)
R5 + R7 R4 R4
8.7 Nichtlineare Verstärkerschaltung 167

Lösung zu c. Ausgangsspannung ua als Funktion von ue1 und ue2

Mit R4 = R5 = R6 = R7 wird aus (8.37)

ua = u 2 u1 (8.38)

und mit R1 = R3 wird aus (8.33)


✓ ◆
R1 R1
u2 = ue2 1 + ue1 . (8.39)
R2 R2

Durch Einsetzen von (8.39) und (8.31) in (8.38) erhalten wir schließlich das
Resultat ✓ ◆
R1
ua = 1 + 2 (ue2 ue1 ) . (8.40)
R2

PSpice: 8 OP-Schaltungen IV

8.7 Nichtlineare Verstärkerschaltung

Aufgabenstellung

Gegeben sei die in Abb. 8.12 dargestellte Schaltung mit einem Bipolartran-
sistor und einem idealen Operationsverstärker.

a. Bestimmen Sie die Ausgangsspannung Ua in Abhängigkeit von der Ein-


gangsspannung Ue , dem Widerstand R und dem Transfersättigungsstrom
IS des Transistors. Gehen Sie davon aus, dass der Transistor im normalen
Verstärkerbetrieb arbeitet.

b. Welcher vereinfachte Zusammenhang ergibt sich für den Fall IC IS


und welche mathematische Funktion wird demnach mit der Schaltung
realisiert?

Ie R

Ue - Ua

Abb. 8.12. Schaltung mit Bipolartransistor und idealem Operationsverstärker


168 8 Operationsverstärker

Lösung zu a. Berechnung der Ausgangsspannung

Aus dem Schaltbild entnehmen wir, dass die Ausgangsspannung durch

Ua = UBE (8.41)

gegeben ist. Für den Kollektorstrom des im normalen Verstärkerbetrieb ar-


beitenden Transistors gilt nach (3.2) und mit (8.41)
3.2.1 h ⇣ q ⌘ i h ⇣ q ⌘ i
IC = IS exp UBE 1 = IS exp Ua 1 . (8.42)
kT kT
Da die Spannungsverstärkung des idealen Operationsverstärkers unendlich ist,
ist die Spannungsdi↵erenz zwischen seinen Eingangsklemmen in der rückge-
koppelten Anordnung gleich null. Aus diesem Grunde liegt der invertierende
8.2.4 Eingang des OP auf Massepotenzial und wir erhalten für den in die Schaltung
fließenden Strom
Ue
Ie = . (8.43)
R
Da der Eingangswiderstand des OP unendlich ist, fließt kein Strom in sei-
ne Eingangsklemmen hinein, was zur Folge hat, dass die Ströme Ie und IC
identisch sind. Durch Gleichsetzen von (8.42) und (8.43) erhalten wir daher
Ue h ⇣ q ⌘ i
= IS exp Ua 1 . (8.44)
R kT
Umstellen nach Ua ergibt schließlich
✓ ◆
kT Ue
Ua = ln +1 . (8.45)
q R IS

Lösung zu b. Berechnung der Ausgangsspannung für IC IS

Für IC IS kann in (8.42) die 1 gegenüber dem Exponentialterm ver-


nachlässigt werden und wir erhalten
⇣ q ⌘ ⇣ q ⌘
IC = IS exp UBE = IS exp Ua . (8.46)
kT kT
Durch Gleichsetzen von (8.46) und (8.43) und anschließendes Umstellen nach
Ua erhalten wir dann den vereinfachten Ausdruck
✓ ◆
kT Ue
Ua = ln . (8.47)
q R IS
Die Ausgangsspannung ist also proportional zum natürlichen Logarithmus der
Eingangsspannung. Aus diesem Grunde wird die Schaltung nach Abb. 8.12
auch Logarithmierer genannt.

PSpice: 8 OP-Schaltungen V
8.8 Schmitt-Trigger 169

8.8 Schmitt-Trigger

Aufgabenstellung

Gegeben sei die in Abb. 8.13 (links) dargestellte Schaltung mit einem Opera-
tionsverstärker, der, abgesehen von den Betriebsspannungen UB+ und UB ,
ideale Eigenschaften besitze. Es gelte R1 = 1 k⌦, R2 = 2 k⌦, UB+ = 15 V und
UB = 15 V. Die Schaltung werde mit der in Abb. 8.13 (rechts) gezeigten
Eingangsspannung Ue angesteuert.
a. Bestimmen Sie den Zeitverlauf der Ausgangsspannung Ua .

b. Zeichnen Sie die Übertragungskennlinie der Schaltung, indem Sie die Aus-
gangsspannung Ua in Abhängigkeit von der Eingangsspannung Ue darstel-
len.

Ue
R1 R2
+15V
UB+
+
0V
t1 t2 t
- Ua
UB-
Ue -15V

Abb. 8.13. Schaltung mit Operationsverstärker (links) und zugehörige Eingangs-


spannung (rechts)

Lösung zu a. Zeitverlauf der Ausgangsspannung

Bei den bisher betrachteten Schaltungen mit Operationsverstärkern wurde das


Ausgangssignal stets auf den invertierenden Eingang des OP zurückgeführt.
Bei Betrachtung der in Abb. 8.13 (links) dargestellten Schaltung fällt hingegen
auf, dass das Ausgangssignal auf den nicht invertierenden Eingang des Opera-
tionsverstärkers zurückgeführt wird. Sobald also die Spannung zwischen den
Eingängen des OP den Wert null übersteigt, steigt die Ausgangsspannung des
OP wegen der hohen Spannungsverstärkung beliebig an und wird im vorlie-
genden Fall nur durch die Betriebsspannung UB+ begrenzt. Das entsprechende
gilt für ein Absinken der Spannung zwischen den Eingängen des OP unter den
Wert null. Hier wird die Ausgangsspannung des OP negativ und wird lediglich
durch die Betriebsspannung UB begrenzt.
Zur Analyse der Schaltung müssen wir also untersuchen, wann die Span-
nungsdi↵erenz zwischen den Eingangsklemmen des OP den Wert null erreicht.
170 8 Operationsverstärker

Bezeichnen wir die Spannung am invertierenden Eingang mit U und die am


nicht invertierenden Eingang mit U+ , so ergibt sich aus dem Schaltbild

U = Ue (8.48)

und
R1 Ua
U+ = Ua = . (8.49)
R1 + R2 3
Die Spannungsdi↵erenz U+ U hängt also nicht nur von der Eingangsspan-
nung Ue , sondern auch von der Spannung am Ausgang Ua ab.
Für den vorgegebenen zeitlichen Verlauf der Eingangsspannung (Abb. 8.13,
rechts) beträgt die am invertierenden Eingang liegende Spannung zunächst
U = Ue = 15 V, so dass am Ausgang der Schaltung die Spannung
UB+ = 15 V anliegt. Steigt dann die Eingangsspannung an, so bleibt die
Spannung am nicht invertierenden Eingang zunächst unverändert bei
R1
U+ |Ua =UB+ = UB+ = 5 V . (8.50)
R1 + R2
Sobald jedoch die Eingangsspannung Ue = U größer wird als U+ = 5 V,
wird die Spannungsdi↵erenz zwischen des Eingangsklemmen des OP negativ
und die Ausgangsspannung des OP springt auf UB . Die mittels (8.50) be-
rechnete Spannung wird daher auch Ausschaltpegel Ue,aus genannt. Mit dem
neuen Wert der Ausgangsspannung ändert sich auch die Spannung am nicht
invertierenden Eingang des OP auf
R1
U+ |Ua =UB = UB = 5V . (8.51)
R1 + R2

Wird nun die Eingangsspannung kleiner als die mittels (8.51) berechnete
Spannung, die auch als Einschaltpegel Ue,ein bezeichnet wird, so schaltet der
Ausgang des OP wieder auf UB+ um. Aus diesen Überlegungen ergibt sich
schließlich der in Abb. 8.14 gezeigte Zeitverlauf für die Ausgangsspannung Ua .

PSpice: 8 OP-Schaltungen VI

Lösung zu b. Übertragungskennlinie

Trägt man die Ausgangsspannung Ua über der Eingangsspannung Ue auf, so


ergibt sich die in Abb. 8.15 dargestellte Übertragungskennlinie der Schaltung.
Die erkennbare Schalthysterese kommt dadurch zustande, dass der Einschalt-
pegel Ue,ein und der Ausschaltpegel Ue,aus nicht gleich sind. Schaltungen mit
einem derartigen Verhalten werden auch Schmitt-Trigger genannt.
8.8 Schmitt-Trigger 171

U
Ua
+15V Ue

+5V

t1 t2 t
-5V

-15V

Abb. 8.14. Zeitverläufe von Ein- und Ausgangsspannung bei der Schaltung nach
Abb. 8.13 (links)

Ua
+15V

-5V +5V Ue

-15V

Abb. 8.15. Übertragungskennlinie der Schaltung nach Abb. 8.13 (links)


9
Frequenzverhalten analoger Schaltungen

9.1 Formelsammlung
Übertragungsfunktion, getrennt nach Real- und Imaginärteil
A = Re{A} + jIm{A} (9.1)
Übertragungsfunktion, getrennt nach Betrag und Phase
A = |A|exp(j') (9.2)
Betrag der Übertragungsfunktion (Amplitudengang)
q
2 2
|A| = (Re {A}) + (Im {A}) (9.3)

Phase der Übertragungsfunktion (Phasengang)


✓ ◆
Im{A}
'(A) = arctan (9.4)
Re {A}
Amplitudengang in logarithmischer Skalierung (Einheit: Dezibel)
A [dB] = 20 log |A| (9.5)

Übertragungsfunktion als Produkt mehrerer Teilfunktionen


Übertragungsfunktion
A = A1 A2 (9.6)
Resultierender Amplitudengang
|A| = |A1 ||A2 | (9.7)
Resultierender Amplitudengang (logarithmische Skalierung)
A [dB] = A1 [dB] + A2 [dB] (9.8)
Resultierender Phasengang
' = '1 + '2 (9.9)

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,


DOI 10.1007/978-3-642-21011-2_9, © Springer-Verlag Berlin Heidelberg 2011
174 9 Frequenzverhalten analoger Schaltungen

Tiefpass 1. Ordnung

Komplexe Übertragungsfunktion
1
A(s) = A0 (9.10)
1 + !s0

Übertragungsfunktion
1
A (j!) = A0 (9.11)
1 + j !!0
Amplitudengang
1
|A(j!)| = A0 r ⇣ ⌘2 (9.12)
1 + !!0

Phasengang ✓ ◆
!
'(!) = arctan (9.13)
!0

Hochpass 1. Ordnung

Komplexe Übertragungsfunktion
s
A(s) = A0 (9.14)
!0 + s
Übertragungsfunktion
j!
A (j!) = A0 (9.15)
!0 + j!
Amplitudengang
!
|A (j!) | = A0 p (9.16)
!02 + !2
Phasengang ⇣! ⌘
0
'(!) = arctan (9.17)
!

Kurzschluss-Zeitkonstanten-Methode

Die Kurzschluss-Zeitkonstanten-Methode (vgl. Lehrbuch, Abschn. 9.4.1) lie-


fert für den Pol mit der höchsten Frequenz einer Schaltung die Näherung
n
X 1
!L ⇡ . (9.18)
i=1
Ri,k Ci

Dabei ist Ri,k der Widerstand, der in die Klemmen der Kapazität Ci gemes-
sen wird, wenn diese entfernt und alle anderen Kapazitäten kurzgeschlossen
werden. Geht man von der Ersatzschaltung für niedrige Frequenzen aus, so
liefert (9.18) eine Abschätzung der unteren Grenzfrequenz !L der Schaltung.
9.2 Komplexe Übertragungsfunktion 175

Leerlauf-Zeitkonstanten-Methode

Die Leerlauf-Zeitkonstanten-Methode (vgl. Lehrbuch, Abschn. 9.4.2) liefert


für den Pol mit der niedrigsten Frequenz einer Schaltung die Näherung
1
!H ⇡ P
n . (9.19)
Ri,l Ci
i=1

Dabei ist Ri,l der Widerstand, der in die Klemmen der Kapazität Ci gemes-
sen wird, wenn diese sowie alle anderen Kapazitäten durch Leerläufe ersetzt
werden. Geht man von der Ersatzschaltung für hohe Frequenzen aus, so liefert
(9.19) eine Abschätzung der oberen Grenzfrequenz !H der Schaltung.

9.2 Komplexe Übertragungsfunktion

Aufgabenstellung

Gegeben sei eine Schaltung mit der Übertragungsfunktion

s + 5 ⇥ 108 rad s 1
A(s) = ⇣ ⌘. (9.20)
(s + 1 ⇥ 106 rad s 1 ) 1 + 5⇥107 srad s 1

a. Bestimmen Sie die Lage der Pole und Nullstellen der Übertragungsfunk-
tion.

b. Ist die Schaltung stabil? Begründen Sie Ihre Aussage.

c. Bestimmen Sie die Verstärkung A0 für niedrige Frequenzen und skizzieren


Sie den Amplitudengang der Schaltung, indem Sie dessen Verlauf durch
Geradenstücke annähern.

d. Schätzen Sie die obere Grenzfrequenz !H ab. Besitzt die Übertragungs-


funktion einen dominierenden Pol?

e. Berechnen Sie den Wert der oberen Grenzfrequenz !H unter Berücksich-


tigung aller Pole und Nullstellen der Übertragungsfunktion.

Lösung zu a. Pole und Nullstellen

Aus der gegebenen Übertragungsfunktion können die Null- und Polstellen


direkt abgelesen werden. Bezeichnen wir die Nullstelle mit n1 , die Pole mit p1
176 9 Frequenzverhalten analoger Schaltungen

bzw. p2 und die dazugehörenden Frequenzen mit !n1 , !p1 und !p1 , so erhalten
wir
n1 = !n1 = 5 ⇥ 108 rad s 1 , (9.21)
p1 = !p1 = 1 ⇥ 106 rad s 1
, (9.22)
p2 = !p2 = 5 ⇥ 107 rad s 1
. (9.23)

Lösung zu b. Stabilität

Die Schaltung ist stabil, da alle Polstellen der Übertragungsfunktion A(s), in


diesem Falle die Pole p1 und p2 , in der linken Halbebene der s-Ebene liegen.
9.1.3
S.m.i.L.E: 9.1 Pol-Nullstellen

Lösung zu c. Amplitudengang

Die Skizze des Amplitudenganges (Abb. 9.1) wird gemäß der in dem Lehr-
buch, Abschn. 9.1.1. und 9.2.1 beschriebenen Vorgehensweise angefertigt. Der
9.1.1 Verlauf des Amplitudenganges wird dabei durch Geradenstücke angenähert.
9.2.1 Den Ergebnissen aus Teilaufgabe a. ist zu entnehmen, dass

|p1 | < |p2 | < |n1 | (9.24)

gilt. Da die Übertragungsfunktion keine Nullstelle bei s = 0 besitzt, verläuft


der Amplitudengang |A(j!)| für 0 < ! < |p1 | parallel zur !-Achse.

A(j ) (log)

-20 dB/Dekade
A0
-40 dB/Dekade

-20 dB/Dekade

|p1| |p2| |n1| (log)

Abb. 9.1. Näherungsweise Darstellung des Betrages der Übertragungsfunktion


(9.20)

Oberhalb von ! = |p1 | wird das Übertragungsverhalten dann von der Polstelle
p1 beeinflusst, so dass der Amplitudengang mit 20 dB pro Dekade abfällt. Ab
der Frequenz ! = |p2 | ist zusätzlich der Einfluss des Pols p2 zu berücksichti-
gen, so dass sich oberhalb von ! = |p2 | ein Abfall des Amplitudenganges von
9.2 Komplexe Übertragungsfunktion 177

40 dB pro Dekade ergibt. Durch den Einfluss der Nullstelle n1 für Frequen-
zen oberhalb von ! = |n1 | wird der Abfall des Amplitudenganges für diesen
Bereich dann wieder auf 20 dB pro Dekade reduziert.
Die Übertragungsfunktion kann somit in zwei Anteile zerlegt werden; einen
frequenzunabhängigen Faktor A0 sowie einen Teil AH (s), der die Frequenz-
abhängigkeit für hohe Frequenzen beschreibt und der für niedrige Frequenzen
gegen eins geht. Dazu stellen wir (9.20) um und erhalten
⇣ ⌘
1 + 5⇥108 srad s 1
A(s) = 500 ⇣ ⌘⇣ ⌘
1 + 1⇥106 srad s 1 1 + 5⇥107 srad s 1
⇣ ⌘
1 + !sn
= A0 ⇣ ⌘⇣ 1 ⌘ . (9.25)
1 + !ps
1 + !sp
1 2
| {z }
AH (s)

Die gesuchte Verstärkung bei niedrigen Frequenzen beträgt also

A0 = 500 . (9.26)

PSpice: 9 Amplitudengang I

Lösung zu d. Abschätzung der oberen Grenzfrequenz

Aus der näherungsweisen Darstellung des Betrages des Amplitudenganges


(Abb. 9.1) ist zu entnehmen, dass die obere Grenzfrequenz !H im Wesentli-
chen durch die Knickstelle bei ! = |p1 | gegeben ist und die anderen Pole und
Nullstellen weit von dieser Stelle entfernt sind. Es handelt sich demnach bei
p1 um einen dominierenden Pol, dessen Lage die Grenzfrequenz bestimmt, so 9.2.1
dass gilt
!H ⇡ |p1 | = 1 ⇥ 106 rad s 1 . (9.27)

Lösung zu e. Berechnung der oberen Grenzfrequenz unter


Berücksichtigung aller Pole und Nullstellen

Zur Berechnung der oberen Grenzfrequenz unter Berücksichtigung aller Pole


und Nullstellen gehen wir von dem Ansatz aus, dass bei der oberen Grenz-
frequenz !pH der Amplitudengang |A(j!)| gegenüber dem Wert A0 um den
Faktor 1/ 2 abfällt, d.h. es muss gelten
p 9.1.1
|A (j!)|!=!H = A0 / 2 . (9.28)
178 9 Frequenzverhalten analoger Schaltungen

Um diese Gleichung auszuwerten, bestimmen wir zunächst die Übertragungs-


funktion A(j!), indem wir in (9.25) die komplexe Frequenz s durch die Fre-
quenzvariable j! ersetzen. Es ergibt sich der Ausdruck
⇣ ⌘
1 + j !!n
A(j!) = A0 ⇣ ⌘⇣ 1 ⌘, (9.29)
1 + j !p
!
1 + j !!p
1 2

aus dem wir durch Betragsbildung schließlich den Amplitudengang


v ⇣ ⌘
u !2
u
u 1 + ! 2
|A(j!)| = A0 t ⇣ ⌘ ⇣n1 ⌘ (9.30)
!2 2
1 + !2 1 + !!2
p1 p2

erhalten. Aus (9.28) und (9.30) folgt dann die Bestimmungsgleichung für die
gesuchte Grenzfrequenz !H
v ⇣ ⌘
u !2
1
u
u 1 + !2H
p = t⇣ 2
⌘ ⇣n1
!2
⌘. (9.31)
2 !H
1 + !2 1 + !2H
p1 p2

Diesen Ausdruck quadrieren wir zunächst, was auf


⇣ 2

!H
1 1 + !2
=⇣ ⌘ ⇣n1 ⌘ (9.32)
2 ! 2
1 + !2H
!2
1 + !2H
p1 p2

führt und erhalten nach einigen Umformungen die Beziehung


2 2 2 4
!H !H !H !H
1+2 = + + . (9.33)
!n2 1 !p21 !p22 !p21 !p22
2
Die Substitution x = !H und die Multiplikation mit !p21 !p22 führt auf die
quadratische Gleichung
!
2 2 2
!p21 !p22
x + x !p1 + !p2 2 2 !p21 !p22 = 0 (9.34)
!n1

mit den beiden Lösungen

x1 = 9, 9921 ⇥ 1011 (rad s 1 2


) (9.35)

und
x2 = 2, 502 ⇥ 1015 (rad s 1 2
) . (9.36)
p
Dabei ist x1 die einzig sinnvolle Lösung, weil die Rücksubstitution !H = x
mit dem negativen Wert x2 keine reelle Lösung ergibt. Die Rücksubstitution
von x1 liefert schließlich die gesuchte obere Grenzfrequenz
9.3 Übertragungsverhalten einer Verstärkerschaltung 179
p
!H = x1
= 0, 9996 ⇥ 106 rad s 1
. (9.37)

Es ist zu erkennen, dass die Schätzung der oberen Grenzfrequenz gemäß (9.27)
und das Ergebnis gemäß (9.37) sehr gut miteinander übereinstimmen. Dies ist
immer dann der Fall, wenn die Übertragungsfunktion einen dominierenden
Pol besitzt, d.h. die obere Grenzfrequenz im Wesentlichen nur durch einen
Pol bestimmt wird.

9.3 Übertragungsverhalten einer Verstärkerschaltung

Aufgabenstellung

Abbildung 9.2 zeigt das Kleinsignalersatzschaltbild einer Verstärkerschaltung


mit einem Koppelkondensator Ce am Eingang und einer ohmsch-kapazitiven
Last (Ra und Ca ) am Ausgang. Es sei Re = 20 k⌦, Ri = 100 k⌦ und Ra =
10 k⌦.
Re Ce

gm ui
ue ui Ri Ra Ca ua

Abb. 9.2. Kleinsignalersatzschaltbild einer Verstärkerschaltung

a. Bestimmen Sie die Übertragungsfunktion A(s) der Verstärkerschaltung.

b. Bestimmen Sie aus der Übertragungsfunktion die untere Grenzfrequenz


!L , die obere Grenzfrequenz !H sowie die Verstärkung A0 bei mittleren
Frequenzen.

c. Skizzieren Sie den Amplitudengang der Schaltung.

d. Wie groß muss die Steilheit gm sein, damit die Verstärkung bei mittleren
Frequenzen 20 dB beträgt?

e. Dimensionieren Sie den Koppelkondensator Ce so, dass die untere


Grenzfrequenz fL maximal 10 Hz beträgt.

f. Welche Werte darf die Kapazität Ca annehmen, damit die obere Grenz-
frequenz fH mindestens 1 MHz beträgt?
180 9 Frequenzverhalten analoger Schaltungen

Lösung zu a. Übertragungsfunktion
Bevor wir die Übertragungsfunktion der Schaltung rechnerisch bestimmen,
soll im Folgenden kurz der Einfluss der beiden Kapazitäten Ce und Ca auf
das Übertragungsverhalten untersucht werden. Der im Eingangskreis liegende
Koppelkondensator Ce trennt für niedrige Frequenzen die Signalquelle von der
Verstärkerschaltung, wirkt für hohe Frequenzen jedoch wie ein Kurzschluss.
Gemeinsam mit den Widerständen Re und Ri bildet dieser Kondensator daher
einen Hochpass. Da der Wert der Kapazität in der Regel sehr groß ist, liegt die
Grenzfrequenz des Hochpasses bei niedrigen Werten, so dass dieser letztlich
die untere Grenzfrequenz der Verstärkerschaltung bestimmt.
Der Kondensator Ca im Ausgangskreis wird für hohe Frequenzen niederoh-
mig und verringert dadurch die Ausgangsspannung der Verstärkerschaltung.
Der Kondensator Ca bildet daher mit dem Widerstand Ra einen Tiefpass, der
die obere Grenzfrequenz der Verstärkerschaltung bestimmt.
Wir bestimmen nun die Übertragungsfunktion der Verstärkerschaltung.
Dazu fassen wir zur Vereinfachung der Schreibweise zunächst den Widerstand
und die Kapazität im Ausgangskreis zu einer Impedanz Za zusammen und
erhalten
1 Ra
Za = 1 = . (9.38)
Ra + sCa
1 + sCa Ra
Für die Ausgangsspannung der Schaltung gilt damit die Beziehung
Ra
ua = gm ui Za = gm ui , (9.39)
1 + sCa Ra
was durch Umstellen auf den Ausdruck
ua gm R a
= (9.40)
ui 1 + sCa Ra
führt. Wie bereits oben diskutiert, zeigt der Ausgangskreis also das Verhalten
eines Tiefpasses, der bei hohen Frequenzen zu einer Abnahme der Verstärkung
führt und damit die obere Grenzfrequenz bestimmt.
Im Eingangskreis gilt für die Spannung ui am Widerstand Ri
Ri
ui = ue 1 . (9.41)
Ri + Re + sCe

Umstellen dieses Ausdruckes ergibt


ui sCe Ri
= . (9.42)
ue 1 + sCe (Ri + Re )
Der Eingangskreis weist demnach das bereits beschriebene Verhalten eines
Hochpasses auf, der die untere Grenzfrequenz der Schaltung bestimmt.
Aus (9.42) und (9.40) erhalten wir schließlich die gesuchte Übertragungs-
funktion
ua ui sCe Ri gm Ra
A(s) = = . (9.43)
ui ue [1 + sCe (Ri + Re )] (1 + sCa Ra )
9.3 Übertragungsverhalten einer Verstärkerschaltung 181

Lösung zu b. Grenzfrequenzen, Verstärkung A0

Zur Bestimmung der Grenzfrequenzen formen wir die Übertragungsfunktion


(9.43) zunächst so um, dass der die untere Grenzfrequenz bestimmende Term
für hohe Frequenzen und der die obere Grenzfrequenz bestimmende Term
für niedrige Frequenzen gegen den Wert eins geht. Wir erhalten dann den
Ausdruck 9.2.1
gm Ra Ri s 1
A(s) = 1
Ri + Re s + Ce (Ri +Re )
1 + sCa Ra
s 1
= A0 , (9.44)
s p1 1 ps2
| {z } | {z }
AL (s) AH (s)

wobei A0 frequenzunabhängig ist, AL (s) für hohe Frequenzen und AH (s) für
niedrige Frequenzen gegen den Wert eins geht. Der Term A0 entspricht so-
mit der Verstärkung für mittlere Frequenzen, wobei das negative Vorzeichen
von A0 gleichbedeutend ist mit einer Phasenverschiebung von 180 zwischen
Ein- und Ausgangssignal. Die Polstelle p1 des Hochpasses bestimmt die un-
tere Grenzfrequenz und die Polstelle p2 des Tiefpasses bestimmt die obere
Grenzfrequenz der Schaltung. Wir erhalten damit
Ri
A0 = gm Ra , (9.45)
Ri + Re
1
!L = |p1 | = (9.46)
Ce (Ri + Re )
und
1
!H = |p2 | = . (9.47)
Ca Ra

Lösung zu c. Skizze Amplitudengang

Mit den Ergebnissen der vorangegangenen Teilaufgabe lässt sich der Ampli-
tudengang der Schaltung auf einfache Weise skizzieren (Abb. 9.3).

A(j ) (log)

A0 -20 dB/Dekade

L H

|p1| |p2| (log)

Abb. 9.3. Amplitudengang der Verstärkerschaltung nach Abb. 9.2


182 9 Frequenzverhalten analoger Schaltungen

Im mittleren Frequenzbereich !L < ! < !H liefern die Teilfunktionen


AL (s) und AH (s) der Übertragungsfunktion (9.44) den Wert eins, d.h. die
Verstärkung der Schaltung wird allein durch den Wert A0 festgelegt.
9.2.1 Bei hohen Frequenzen liefert die Teilfunktion AL (s) den Wert eins, so dass
das Übertragungsverhalten der Schaltung durch den Ausdruck
1
A0 AH (s) = A0 (9.48)
1 s
p2

beschrieben werden kann, was einem Tiefpass erster Ordnung mit der Grenz-
frequenz |p2 | entspricht. Aus diesem Grunde fällt der Amplitudengang für
9.1.2 Frequenzen oberhalb von !H = |p2 | mit 20 dB pro Dekade ab.
Bei niedrigen Frequenzen liefert die Teilfunktion AH (s) den Wert eins, so
dass das Übertragungsverhalten der Schaltung durch
s
A0 AL (s) = A0 (9.49)
s p1
gegeben ist, was einem Hochpass erster Ordnung mit der Grenzfrequenz |p1 |
entspricht. Dies hat zur Folge, dass die Verstärkung für Frequenzen unterhalb
von !L = |p1 | zu niedrigeren Frequenzen hin mit 20 dB pro Dekade abfällt.

Lösung zu d. Steilheit
Die Verstärkung für mittlere Frequenzen soll laut Aufgabenstellung
A0 [dB] = 20 log |A0 | = 20 dB (9.50)
betragen, was einer Verstärkung von
|A0 | = 10( 20 ) = 10
20 dB
(9.51)
bzw. A0 = 10 entspricht. Umstellen von (9.45) nach gm ergibt damit den
gesuchten Wert der Steilheit
A0 Ri + Re
gm =
Ra Ri
= 1, 2 mS . (9.52)

Lösung zu e. Koppelkondensator Ce
Der maximal zulässige Wert für die untere Grenzfrequenz ist mit fL,max =
10 Hz angegeben. Durch Umstellen von (9.46) ergibt sich mit !L = 2⇡fL
1
fL =  fL,max = 10 Hz . (9.53)
2⇡Ce (Ri + Re )
Für den Koppelkondensator Ce erhalten wir daher
1
Ce
2⇡fL,max (Ri + Re )
= 133 nF . (9.54)
9.4 Sourceschaltung 183

Lösung zu f. Lastkapazität Ca
Der minimal zulässige Wert für die obere Grenzfrequenz ist gemäß Aufga-
benstellung fH,min = 1 MHz. Mit !H = 2⇡fH und (9.47) erhalten wir durch
Umstellen
1
fH = fH,min = 1 MHz . (9.55)
2⇡Ca Ra
Für die Lastkapazität Ca ergibt sich somit
1
Ca 
2⇡fH,min Ra
= 15, 9 pF . (9.56)

PSpice: 9 Amplitudengang II

9.4 Sourceschaltung

Aufgabenstellung

Abbildung 9.4 zeigt das Kleinsignalersatzschaltbild einer Verstärkerschaltung


mit MOSFET. Es sei Re = 100 k⌦ und Ra = 5 k⌦. Der MOSFET habe
folgende Arbeitspunktdaten: gm = 4, 83 mS, CGS = 0, 23 pF und CGD =
0, 1 pF.
Re CGD

gmuGS
uGS CGS

ue Ra ua

RS

Abb. 9.4. Kleinsignalersatzschaltbild einer Verstärkerschaltung mit MOSFET

a. Leiten Sie aus der Schaltung nach Abb. 9.4 einen Ausdruck für die
Verstärkung bei niedrigen Frequenzen ab. Hinweis: Vernachlässigen Sie
dazu die parasitären Kapazitäten CGS und CGD des MOSFET.

b. Leiten Sie mit Hilfe der Leerlauf-Zeitkonstanten-Methode (vgl. Lehrbuch,


Abschn. 9.4.2) einen Ausdruck zur Abschätzung der oberen Grenzfrequenz
!H der Schaltung her.
184 9 Frequenzverhalten analoger Schaltungen

c. Berechnen Sie mit Hilfe der Ergebnisse aus a. und b. die Verstärkung für
niedrige Frequenzen sowie die obere Grenzfrequenz für die Fälle RS = 0 ⌦,
RS = 100 ⌦ und RS = 250 ⌦.

d. Bestimmen Sie für die drei Fälle aus c. jeweils das Verstärkungs-
Bandbreite-Produkt.

Lösung zu a. Verstärkung bei niedrigen Frequenzen

Die beiden parasitären Kapazitäten CGS und CGD des MOSFET beeinflussen
das Übertragungsverhalten lediglich für hohe Frequenzen. Zur Ableitung ei-
nes Ausdruckes für die Verstärkung bei niedrigen Frequenzen können wir die
Kapazitäten daher vernachlässigen und erhalten so das in Abb. 9.5 gezeigte
Kleinsignalersatzschaltbild für niedrige Frequenzen.

Re

gmuGS
uGS

ue Ra ua

uS RS

Abb. 9.5. Kleinsignalersatzschaltbild für niedrige Frequenzen der Verstärkerschal-


tung mit MOSFET

Für die Ausgangsspannung der Schaltung gilt

ua = gm uGS Ra . (9.57)

Da durch den Widerstand Re kein Strom fließt, ist der Spannungsabfall über
diesem Widerstand gleich null. Für die Eingangsspannung gilt daher die Be-
ziehung

ue = uGS + uS = uGS + gm uGS RS


= uGS (1 + gm RS ) . (9.58)

Aus (9.57) und (9.58) ergibt sich schließlich die Verstärkung bei niedrigen
Frequenzen
ua gm Ra
A0 = = . (9.59)
ue 1 + gm R S
9.4 Sourceschaltung 185

Lösung zu b. Abschätzung der oberen Grenzfrequenz

Die obere Grenzfrequenz wird mit Hilfe der Leerlauf-Zeitkonstanten-Methode


(vgl. Lehrbuch, Abschn. 9.4.2) abgeschätzt. Es wird dabei von dem Ersatz-
schaltbild nach Abb. 9.4 ausgegangen, bei dem die Kapazitäten CGS und CGD 9.4.2
das Verhalten für hohe Frequenzen bestimmen. Zur Abschätzung der oberen
Grenzfrequenz können wir dann die Beziehung (9.19)
1
!H ⇡ P
n (9.60)
Ri,l Ci
i=1

verwenden, welche eine Abschätzung für den Pol mit der niedrigsten Frequenz
liefert. In dieser Gleichung ist Ri,l der an den Klemmen der Kapazität Ci ge-
messene Widerstand, wenn diese entfernt und alle anderen Kapazitäten durch
Leerläufe ersetzt werden.
Wir bestimmen zunächst den Widerstand RGS,l an den Klemmen der Ka-
pazität CGS , wozu wir CGS entfernen und stattdessen eine Testquelle ux an
die Klemmen anschließen. Gleichzeitig entfernen wir die Kapazität CGD und
schließen die Eingangssignalquelle ue kurz, so dass sich die in Abb. 9.6 gezeigte
Anordnung ergibt.

Re ix

gmux
ux

Ra ua

RS uS

Abb. 9.6. Schaltung zur Bestimmung des Widerstandes RGS,l

Für die Spannung über dem Widerstand RS gilt dann

us = (gm ux ix )RS (9.61)

und aus der Masche im Eingangskreis erhalten wir

ix Re + ux + us = 0 . (9.62)

Einsetzen von (9.61) in (9.62) ergibt nach einigen Umformungen den Ausdruck

ux (1 + gm RS ) = ix (Re + RS ) (9.63)

und somit
186 9 Frequenzverhalten analoger Schaltungen

ux Re + RS
RGS,l = = . (9.64)
ix 1 + gm RS
Als nächstes erfolgt die Bestimmung von RGD,l . Dazu entfernen wir die
Kapazität CGD und schließen eine Testquelle ux an die Klemmen. Ebenso
entfernen wir die Kapazität CGS und schließen die Eingangssignalquelle ue
kurz, was auf die in Abb. 9.7 dargestellte Schaltung führt.

ux
Re ix

gmuGS
uGS

Ra ua

RS uS

Abb. 9.7. Schaltung zur Bestimmung des Widerstandes RGD,l

Durch Anwendung der Maschenregel ergibt sich


ix Re + ux + ua = ix Re + ux (ix + gm uGS )Ra = 0 (9.65)
sowie
ix Re + uGS + us = ix Re + uGS + gm uGS RS = 0 . (9.66)
Umstellen von (9.66) nach uGS liefert die Beziehung
ix Re
uGS = . (9.67)
1 + gm R S
Dies setzen wir in in (9.65) ein und lösen nach ux auf, was
gm Re Ra
ux = ix Re + ix Ra + ix (9.68)
1 + gm R S
ergibt. Für den Widerstand RGD,l folgt schließlich
ux gm Re Ra
RGD,l = = Re + Ra + . (9.69)
ix 1 + gm R S
Mit (9.60) und den beiden Ausdrücken für die Widerstände RGS,l und RGD,l
erhalten wir dann die gesuchte Abschätzung der oberen Grenzfrequenz
1
!H ⇡
RGS,l CGS + RGD,l CGD
1
= ⇣ ⌘ . (9.70)
Re +RS gm Re Ra
1+gm RS CGS + Re + Ra + 1+gm RS CGD
9.4 Sourceschaltung 187

Lösung zu c. A0 und !H in Abhängigkeit von RS

Mit Hilfe von (9.59), (9.64), (9.69) und (9.70) können A0 und !H in Abhängig-
keit vom Widerstand RS berechnet werden. Die Ergebnisse sind in Tabelle 9.1
zusammengefasst. Zum besseren Vergleich mit den Ergebnissen der PSpice-
Simulation wurde zusätzlich der Betrag der Verstärkung in Dezibel und die
obere Grenzfrequenz in Hertz angegeben. Es zeigt sich eine sehr gute Über-
einstimmung zwischen Berechnung und Simulation.

PSpice: 9 Sourceschaltung

Tabelle 9.1. Ergebnisse aus Abschn. 9.4.


RS = 0 ⌦ RS = 100 ⌦ RS = 250 ⌦
A0 24, 2 16, 3 10, 9
|A0 | 27, 7 dB 24, 2 dB 20, 7 dB
RGS,l 100 k⌦ 67, 5 k⌦ 45, 4 k⌦
RGD,l 2, 52 M⌦ 1, 73 M⌦ 1, 20 M⌦
!H 3, 64 ⇥ 106 rad s 1
5, 30 ⇥ 106 rad s 1
7, 67 ⇥ 106 rad s 1

fH = !H /2⇡ 580 kHz 844 kHz 1, 22 MHz


|A0 !H | = |A0 B| 88, 1 ⇥ 106 rad s 1
86, 4 ⇥ 106 rad s 1
83, 6 ⇥ 106 rad s 1

Lösung zu d. Verstärkungs-Bandbreite-Produkt

Da die Verstärkerschaltung aufgrund ihres reinen Tiefpasscharakters keine


untere Grenzfrequenz besitzt, ist die Bandbreite B der Schaltung identisch
mit deren oberer Grenzfrequenz !H . Somit ist das Verstärkungs-Bandbreite-
Produkt |A0 B| gleich dem Produkt |A0 !H |. Auch diese Ergebnisse sind
in Tabelle 9.1 dargestellt. Dabei ist zu erkennen, dass das Verstärkungs-
Bandbreite-Produkt nahezu konstant ist. Eine Erhöhung der Bandbreite der 10.1.3
Schaltung führt also gleichzeitig zu einer Reduzierung der Verstärkung.
188 9 Frequenzverhalten analoger Schaltungen

9.5 Gateschaltung

Aufgabenstellung

Gegeben sei der in Abb. 9.8 gezeigte Verstärker in Gateschaltung. Es sei RD =


3, 9 k⌦, RS = 4, 7 k⌦, Re = 50 ⌦ und Ra = 100 k⌦ sowie Ce = 100 µF und
Ca = 1 µF. Der MOSFET habe folgende Arbeitspunktdaten: gm = 4, 83 mS,
CGS = 0, 23 pF und CGD = 0, 1 pF. Zur Vereinfachung der Berechnungen
kann der Ausgangswiderstand r0 des MOSFET vernachlässigt werden.
UB+

RD Ca

Ce Ra Ua
Re

RS Ue

U B-

Abb. 9.8. Verstärker in Gateschaltung

a. Bestimmen Sie die Verstärkung der Schaltung bei mittleren Frequenzen.

b. Schätzen Sie die untere Grenzfrequenz der Schaltung ab.

c. Schätzen Sie die obere Grenzfrequenz der Schaltung ab.

d. Berechnen Sie das Verstärkungs-Bandbreite-Produkt des Verstärkers.

Lösung zu a. Verstärkung bei mittleren Frequenzen

Es wird zunächst das Kleinsignalersatzschaltbild der Verstärkerschaltung nach


Abb. 9.8 gezeichnet. Zu diesem Zweck werden die Gleichspannungsquellen
durch Kurzschlüsse und der MOSFET durch dessen Kleinsignalersatzschal-
tung (s. Abb. 4.7) ersetzt, was auf die Schaltung in Abb. 9.9 führt. Der
Ausgangswiderstand r0 des MOSFET wird dabei gemäß der Aufgabenstel-
lung vernachlässigt. In der dargestellten Schaltung sind zunächst noch alle
Kapazitäten enthalten, so dass damit das Verhalten für den gesamten Fre-
quenzbereich beschrieben wird.
Bei mittleren Frequenzen sind die Koppelkondensatoren Ce und Ca bereits
so niederohmig, dass sie durch Kurzschlüsse ersetzt werden können. Die pa-
rasitären Kapazitäten CGS und CGD des MOSFET hingegen sind in diesem
9.5 Gateschaltung 189

Re Ce Ca

gmuGS

ue RS uGS CGS CGD RD Ra ua

Abb. 9.9. Kleinsignalersatzschaltbild der Verstärkerschaltung nach Abb. 9.8.

Frequenzbereich noch unwirksam, so dass auch sie vernachlässigt und durch


Leerläufe ersetzt werden können. Aus diesen Überlegungen ergibt sich das in
Abb. 9.10 gezeigte Kleinsignalersatzschaltbild für mittlere Frequenzen, wel-
ches keine Kapazitäten enthält. Diese Schaltung kann nochmals vereinfacht
werden, indem die Signalquelle ue sowie die beiden Widerstände Re und RS
in eine äquivalente Spannungsquelle ue0 mit dem Innenwiderstand Re0 (vgl.
Lehrbuch, Abschn. A.1.1) umgeformt werden. Dies führt auf die vereinfachte
Ersatzschaltung nach Abb. 9.11.

Re
gmuGS

ue RS uGS RD//Ra ua

Abb. 9.10. Kleinsignalersatzschaltbild für mittlere Frequenzen der Verstärkerschal-


tung nach Abb. 9.8

Re'
gmuGS

ue' uGS RD//Ra ua

Abb. 9.11. Vereinfachte Darstellung des Kleinsignalersatzschaltbildes nach


Abb. 9.10

Dabei gilt für die Ersatzquelle ue0


RS
u e0 = u e (9.71)
Re + RS
190 9 Frequenzverhalten analoger Schaltungen

und für den Widerstand Re0

Re0 = Re //RS . (9.72)

Für die Ausgangsspannung erhalten wir damit aus Abb. 9.11

ua = gm uGS (RD //Ra ) . (9.73)

Die Masche im Eingangskreis der Schaltung nach Abb. 9.11 ergibt

ue0 + uGS + gm uGS Re0 = 0 , (9.74)

was sich umformen lässt in

ue0 = uGS (1 + gm Re0 ) . (9.75)

Dies liefert mit (9.71) und (9.72) die Beziehung

Re + RS
ue = uGS (1 + gm (Re //RS )) (9.76)
RS
Für die Verstärkung bei mittleren Frequenzen erhalten wir aus (9.73) und
(9.76) schließlich

ua RS gm (RD //Ra )
A0 = =
ue Re + RS 1 + gm (Re //RS )
= 14, 5 =
ˆ 23, 2 dB (9.77)

in Übereinstimmung mit dem Lehrbuch, Abschn. 7.3.1.

Lösung zu b. Abschätzung der unteren Grenzfrequenz

Die Abschätzung der unteren Grenzfrequenz erfolgt mit Hilfe der Kurzschluss-
Zeitkonstanten-Methode (vgl. Lehrbuch, Abschn. 9.4.1). Zur Konstruktion der
9.4.1 zu diesem Zwecke erforderlichen Ersatzschaltung für niedrige Frequenzen wird
von der in Abb. 9.9 gezeigten Schaltung ausgegangen, welche das Verhalten
für den gesamten Frequenzbereich beschreibt. Für niedrige Frequenzen können
wir in dieser Schaltung die parasitären Kapazitäten CGS und CGD des MOS-
FET vernachlässigen, die erst bei hohen Frequenzen wirksam werden. Die
Koppelkondensatoren Ce und Ca hingegen sind zu berücksichtigen, weil sie
die untere Grenzfrequenz maßgeblich beeinflussen. Es ergibt sich somit die in
Abb. 9.12 dargestellte Ersatzschaltung für niedrige Frequenzen.
Zur Anwendung der Kurzschluss-Zeitkonstanten-Methode werden in der
Ersatzschaltung für niedrige Frequenzen (Abb. 9.12) nun nacheinander die
Kapazitäten Ci entfernt und der jeweilige Widerstand Ri,k in die entspre-
chenden Klemmen hinein bestimmt, während die anderen Kapazitäten durch
Kurzschlüsse ersetzt werden.
9.5 Gateschaltung 191

Re Ce Ca

gmuGS

ue RS uGS RD Ra ua

Abb. 9.12. Kleinsignalersatzschaltbild für niedrige Frequenzen der Verstärkerschal-


tung nach Abb. 9.8

Zur Bestimmung von Re,k wird also Ce entfernt und Ca kurzgeschlossen,


wodurch sich die in Abb. 9.13 gezeigte Anordnung ergibt. Für Re,k erhalten
wir direkt aus der Schaltung die Beziehung
1
Re,k = Re + (RS //Rein0 ) = Re + (RS // )
gm
RS
= Re +
1 + gm RS
= 248 ⌦ , (9.78)

wobei Rein0 dem Eingangswiderstand der Gateschaltung Rein0 = 1/gm ent-


spricht, der gemäß (7.47) bereits in Abschn. 7.3 bestimmt wurde.

Re,k

gmuGS

Re RS uGS RD//Ra

Rein'

Abb. 9.13. Schaltung zur Bestimmung des Widerstandes Re,k an den Klemmen
der Kapazität Ce

Zur Bestimmung von Ra,k wird entsprechend Ca entfernt und Ce kurzge-


schlossen, so dass sich die in Abb. 9.14 dargestellte Anordnung ergibt. Dabei
entspricht Raus0 dem Ausgangswiderstand der Gateschaltung. In diesem Fall
geht Raus0 gegen unendlich, da wir r0 vernachlässigt haben. Somit ergibt sich
für Ra,k die Beziehung

Ra,k = RD + Ra
= 104 k⌦ . (9.79)
192 9 Frequenzverhalten analoger Schaltungen

Ra,k

gmuGS

RS//Re uGS RD Ra

Raus'

Abb. 9.14. Schaltung zur Bestimmung des Widerstandes Ra,k an den Klemmen
der Kapazität Ca

Mit Hilfe von (9.18) erhalten wir schließlich die Abschätzung für die untere
Grenzfrequenz
n
X 1 1 1
!L ⇡ = +
i=1
Ri,k Ci Re,k Ce Ra,k Ca
1
= 50 rad s =
ˆ 8 Hz . (9.80)

Lösung zu c. Abschätzung der oberen Grenzfrequenz

Die obere Grenzfrequenz kann mit Hilfe der Leerlauf-Zeitkonstanten-Methode


(vgl. Lehrbuch, Abschn. 9.4.2) abgeschätzt werden. Zur Konstruktion der
9.4.2 hierfür erforderlichen Ersatzschaltung für hohe Frequenzen wird wieder von
der in Abb. 9.9 gezeigten Schaltung ausgegangen. Da die Koppelkondensa-
toren Ce und Ca bei hohen Frequenzen sehr niederohmig sind, können diese
Kapazitäten durch Kurzschlüsse ersetzt werden. Die parasitären Kapazitäten
des MOSFET sind jedoch in der Schaltung zu berücksichtigen, weil durch sie
die obere Grenzfrequenz der Schaltung festgelegt wird. Es ergibt sich somit
die in Abb. 9.15 dargestellte Ersatzschaltung für hohe Frequenzen.

Re
gmuGS

ue RS uGS CGS CGD RD//Ra ua

Abb. 9.15. Kleinsignalersatzschaltbild für hohe Frequenzen der Verstärkerschal-


tung nach Abb. 9.8

In der Ersatzschaltung für hohe Frequenzen (Abb. 9.15) werden nun nach-
einander die Kapazitäten Ci entfernt und der jeweilige Widerstand Ri,l an
9.5 Gateschaltung 193

den o↵enen Klemmen bestimmt, während die anderen Kapazitäten durch


Leerläufe ersetzt werden.
Zur Bestimmung von RGS,l wird CGS entfernt und CGD durch einen Leer-
lauf ersetzt, wodurch sich die in Abb. 9.16 gezeigte Anordnung ergibt. Mit
ux = uGS erhalten wir

ux = (ix + gm uGS )(RS //Re ) = (ix gm ux )(RS //Re ) . (9.81)

Auflösen nach ux ergibt

ux (1 + gm (RS //Re )) = ix (RS //Re ) . (9.82)

Für den Widerstand RGS,l erhalten wir somit

ux (RS //Re )
RGS,l = =
ix (1 + gm (RS //Re ))
⇡ 40 ⌦ . (9.83)

ix gmuGS

RS//Re ux uGS RD//Ra

RGS,l

Abb. 9.16. Schaltung zur Bestimmung des Widerstandes RGS,l an den Klemmen
der Kapazität CGS

Zur Bestimmung von RGD,l wird CGD entfernt und CGS durch einen Leer-
lauf ersetzt, was auf die Schaltung nach Abb. 9.17 führt. Auch hier gilt wieder,
dass Raus0 gegen unendlich geht. Für RGD,l folgt damit direkt aus der Schal-
tung

RGD,l = RD //Ra
= 3, 75 k⌦ . (9.84)

Mit Hilfe von (9.19) erhalten wir schließlich die Abschätzung für die obere
Grenzfrequenz
1 1
!H ⇡ P =
n
RGS,l CGS + RGD,l CGD
Ri,l Ci
i=1
= 2, 6 ⇥ 109 rad s 1
=
ˆ 414 MHz . (9.85)
194 9 Frequenzverhalten analoger Schaltungen

gmuGS

RS//Re uGS RD//Ra

Raus' RGD,l

Abb. 9.17. Schaltung zur Bestimmung des Widerstandes RGD,l an den Klemmen
der Kapazität CGD

PSpice: 9 Gateschaltung

Vergleicht man die Resultate der Berechnungen mit den Ergebnissen der
PSpice-Simulation (A0 = 22, 6 dB, fL = 6, 5 Hz, fH = 450 MHz), so zeigt sich
eine zufriedenstellende bis gute Übereinstimmung. Die Abweichungen sind da-
durch zu erklären, dass bei der Simulation ein komplexeres MOSFET-Modell
verwendet wurde als bei der Berechnung. In diesem Zusammenhang ist insbe-
sondere der Ausgangswiderstand r0 des MOSFET zu erwähnen, der bei der
Simulation berücksichtigt, bei der Berechnung jedoch vernachlässigt wurde.

Lösung zu d. Verstärkungs-Bandbreite-Produkt

Wegen !H !L gilt für die Bandbreite B des Verstärkers

B = ! H !L ⇡ !H
= 2, 6 ⇥ 109 rad s 1
. (9.86)

Das Verstärkungs-Bandbreite-Produkt A0 B ist somit in guter Näherung


gleich dem Produkt aus der Verstärkung A0 und der oberen Grenzfrequenz
!H , d.h.

A0 B ⇡ A0 !H = 14, 5 ⇥ 2, 6 ⇥ 109 rad s 1

= 38 ⇥ 109 rad s 1 . (9.87)

Ein Vergleich mit den Ergebnissen aus Abschn. 9.4 zeigt, dass das Produkt
A0 !H bei der Gate-Schaltung mehr als zwei Zehnerpotenzen größer ist als
bei der Source-Schaltung. Der Grund hierfür ist, dass bei der Gate-Schaltung
der Miller-E↵ekt (vgl. Lehrbuch, Abschn. 9.3.2) nicht auftritt, welcher bei der
9.3.2 Source-Schaltung zu einer Verringerung der oberen Grenzfrequenz führt.
10
Rückkopplung in Verstärkern

10.1 Formelsammlung
Ideale Rückkopplungsgleichung
a
A= (10.1)
1 + ak
Schwingbedingung
ak = 1 (10.2)

Serien-Parallel-Rückkopplung
Eingangsimpedanz
Rein = Rein
a
(1 + ak) (10.3)
Ausgangsimpedanz
a
Raus
Raus = (10.4)
1 + ak

Parallel-Parallel-Rückkopplung
Eingangsimpedanz
a
Rein
Rein = (10.5)
1 + ak
Ausgangsimpedanz
a
Raus
Raus = (10.6)
1 + ak

Parallel-Serien-Rückkopplung
Eingangsimpedanz
a
Rein
Rein = (10.7)
1 + ak
Ausgangsimpedanz
Raus = Raus
a
(1 + ak) (10.8)

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,


DOI 10.1007/978-3-642-21011-2_10, © Springer-Verlag Berlin Heidelberg 2011
196 10 Rückkopplung in Verstärkern

Serien-Serien-Rückkopplung

Eingangsimpedanz
Rein = Rein
a
(1 + ak) (10.9)
Ausgangsimpedanz
Raus = Raus
a
(1 + ak) (10.10)

10.2 Serien-Parallel-Rückkopplung

Aufgabenstellung

Gegeben sei eine Verstärkerschaltung mit einer durch ein Widerstands-


netzwerk realisierten Serien-Parallel-Rückkopplung. Der nicht rückgekoppelte
Verstärker habe eine Verstärkung von 80 dB. Sein Eingangswiderstand betrage
50 k⌦ und der Ausgangswiderstand sei 1 k⌦.
a. Wie groß kann der Eingangswiderstand der rückgekoppelten Schaltung
maximal werden?

b. Bestimmen Sie den minimal möglichen Wert des Ausgangswiderstandes.

c. Wie groß ist die Verstärkung der rückgekoppelten Schaltung im Fall a.


und b.?

Lösung zu a. Maximalwert des Eingangswiderstandes

Die Verstärkung des nicht rückgekoppelten Verstärkers beträgt

a = 10( 20 ) = 104 .
80 dB
(10.11)

Für den Eingangswiderstand der rückgekoppelten Schaltung gilt gemäß (10.3)

10.2 Rein = Rein


a
(1 + ak) = 50 k⌦ 1 + 104 k (10.12)
Da der Rückkopplungsfaktor k bei einem rein ohmschen Rückkopplungsnetz-
werk im Bereich 0  k  1 liegt, ergibt sich für k = 1 der Maximalwert

Rein,max ⇡ 500 M⌦ . (10.13)

PSpice: 10 Rueckkopplung I Rein


10.3 Spannungsverstärker 197

Lösung zu b. Minimalwert des Ausgangswiderstandes

Für den Ausgangswiderstand der rückgekoppelten Schaltung gilt gemäß (10.4)


a
Raus 1 k⌦
Raus = = . (10.14)
1 + ak 1 + 104 k
Für k = 1 erhält man den minimal möglichen Wert des Ausgangswiderstandes

Raus,min ⇡ 0, 1 ⌦ . (10.15)

Durch die Serien-Parallel-Rückkopplung lässt sich der Eingangswiderstand al-


so deutlich erhöhen und der Ausgangswiderstand deutlich verringern. Diese
Art von Rückkopplung eignet sich demnach für den Entwurf von Spannungs-
verstärkern.

PSpice: 10 Rueckkopplung I Raus

Lösung zu c. Verstärkung der rückgekoppelten Schaltung

Die Verstärkung der rückgekoppelten Schaltung ergibt sich aus (10.1). Mit
a = 104 und k = 1 erhalten wir
a
A= ⇡1. (10.16)
1 + ak
Mit zunehmendem Rückkopplungsfaktor sinkt die Verstärkung also immer
weiter ab. Für den Fall k = 1 sinkt die Verstärkung dann schließlich auf
den Wert eins, da das Ausgangssignal in vollem Umfang auf den Eingang der
Schaltung zurückgeführt wird.

PSpice: 10 Rueckkopplung I A

10.3 Spannungsverstärker

Aufgabenstellung

Gegeben sei das in Abb. 10.1 gezeigte Wechselstromersatzschaltbild einer


rückgekoppelten Verstärkerschaltung mit R1 = 1 k⌦ und R2 = 9 k⌦. Der
Di↵erenzverstärker habe die Verstärkung a = 500, den Eingangswiderstand
a
Rein = 25 k⌦ und den Ausgangswiderstand Raus a
= 1 k⌦. Für den Bipolar-
transistor gelte: N = 100 und r⇡ = 10 k⌦. Der Ausgangswiderstand r0 des
Transistors kann vernachlässigt werden.
198 10 Rückkopplung in Verstärkern

+
U1
-a
U2
R2
R1

Abb. 10.1. Wechselstromersatzschaltbild einer Verstärkerschaltung

a. Zeichnen Sie das Wechselstromersatzschaltbild nach Abb. 10.1 so um,


dass das Verstärker- und das Rückkopplungsnetzwerk erkennbar sind.
Welche Rückkopplungsart liegt vor? Handelt es sich um eine ideale oder
eine reale Rückkopplung?

b. Bestimmen Sie die Netzwerkparameter des Rückkopplungsnetzwerkes in


einer für die vorliegende Rückkopplungsart zweckmäßigen Darstellungs-
form.

c. Zeichnen Sie das Kleinsignalersatzschaltbild der Schaltung, indem Sie den


Di↵erenzverstärker und den Bipolartransistor jeweils durch ein geeignetes
Ersatzschaltbild ersetzen.

d. Verschieben Sie die Netzwerkelemente des Rückkopplungsnetzwerkes so,


dass sich die sog. erweiterte Schaltung (vgl. Lehrbuch, Abschn. 10.2.2)
mit idealer Rückkopplung ergibt.

e. Berechnen Sie die Verstärkung a⇤ der erweiterten Schaltung.

f. Berechnen Sie die Gesamtverstärkung A der rückgekoppelten Schaltung.

g. Bestimmen Sie den Eingangswiderstand Rein



und den Ausgangswider-
stand Raus der erweiterten Schaltung.

h. Berechnen Sie den Eingangswiderstand Rein und den Ausgangswiderstand


Raus der rückgekoppelten Schaltung.

Lösung zu a. Umzeichnen des Wechselstromersatzschaltbildes

Zeichnet man das Wechselstromersatzschaltbild nach Abb. 10.1 in geeigneter


Weise um, so werden das Verstärker- und das Rückkopplungsnetzwerk erkenn-
bar (Abb. 10.2), wobei es sich um eine Serien-Parallel-Rückkopplung handelt.
10.2 Da das Rückkopplungsnetzwerk den Verstärker belastet und es zudem Signa-
10.3 Spannungsverstärker 199

le nicht nur von der Last in Richtung Quelle, sondern auch in umgekehrter
Richtung überträgt, handelt es sich um eine reale Rückkopplung.

Verstärker

+
a
U1 -a U2

U1 Rückkopplungsnetzwerk

R2
k
U1 R1

Abb. 10.2. Durch Umzeichnen des Wechselstromersatzschaltbildes nach Abb. 10.1


werden das Verstärker- und das Rückkopplungsnetzwerk erkennbar

Lösung zu b. Netzwerkparameter des Rückkopplungsnetzwerkes

Bei der Serien-Parallel-Rückkopplung wird das Rückkopplungsnetzwerk zweck-


mäßigerweise durch eine äquivalente Darstellung mit h-Parametern ersetzt.
Mit Hilfe von Abb. 10.3 werden die einzelnen h-Parameter (vgl. Lehrbuch,
Abschn. A.3.2) des Rückkopplungsnetzwerkes bestimmt.
A.3.2
i1 i 1= 0 i2

R2 R2 R2
u1 R1 u1 R1 u2 u1 R1 u2

Abb. 10.3. Schaltungen zur Bestimmung der h-Parameter h11 (links), h22 (mitte)
und h12 (rechts)

Nach Abb. 10.3, links, ergibt sich der Eingangswiderstand h11 des Rück-
kopplungsnetzwerkes zu

u1
h11 = = R1 //R2
i1 u2 =0
= 900 ⌦ . (10.17)
200 10 Rückkopplung in Verstärkern

Für den Ausgangsleitwert h22 des Rückkopplungsnetzwerkes erhalten wir mit


Abb. 10.3, mitte,

i2 1
h22 = =
u2 i1 =0 R1 + R2
= 0, 1 mS . (10.18)

Der Rückkopplungsfaktor bestimmt sich nach Abb. 10.3, rechts, zu

u1 R1
k = h12 = =
u2 i1 =0 R1 + R2
= 0, 1 . (10.19)

Die Verstärkung h21 des Rückkopplungsnetzwerkes in Richtung von der Quelle


zur Last kann vernachlässigt werden, weil sie in praktisch allen Fällen viel
kleiner ist als die entsprechende Verstärkung des Verstärkernetzwerkes.

Lösung zu c. Kleinsignalersatzschaltbild

Für den Bipolartransistor wird das in Abb. 3.10 gezeigte Kleinsignalersatz-


schaltbild verwendet, wobei die parasitären Kapazitäten CBE und CBC und
gemäß Aufgabenstellung auch der Ausgangswiderstand r0 vernachlässigt wer-
den können. Der Di↵erenzverstärker lässt sich durch eine einfache Ersatzschal-
tung, bestehend aus einer gesteuerten Spannungsquelle und entsprechendem
Eingangs- und Ausgangswiderstand, Rein a
bzw. Raus
a
, darstellen. Somit ergibt
sich das in Abb. 10.4 gezeigte Kleinsignalersatzschaltbild, wobei das Rück-
kopplungsnetzwerk zweckmäßigerweise in die Darstellung mit h-Parametern
umgewandelt wurde.

Lösung zu d. Verschieben der Netzwerkelemente

Aufgrund der Darstellung des Rückkopplungsnetzwerkes mit h-Parametern


können wir die Schaltung nach Abb. 10.4 umzeichnen, indem wir die Netz-
werkelemente h11 und h22 entlang der Leitungen verschieben und mit dem
10.2.2 Verstärkernetzwerk zu einer erweiterten Schaltung zusammenfassen (Abb. 10.5).
Bei der so entstandenen Schaltung handelt es sich um eine Anordnung mit
idealer Rückkopplung, wenn wir statt des Verstärkernetzwerkes die erweiterte
Schaltung betrachten. Es können daher die Beziehungen (10.1), (10.3) und
(10.4) angewendet werden, wenn anstelle der in den Gleichungen verwende-
ten Größen a, Rein
a
und Raus
a
die Verstärkung a⇤ , der Eingangswiderstand
Rein und der Ausgangswiderstand Raus
⇤ ⇤
der erweiterten Schaltung verwendet
werden.
10.3 Spannungsverstärker 201

Verstärker
a
Raus iB r

gmuBE
a uBE
u1 a a
Rein a. u1 = NiB u2

Differenzverstärker Bipolartransistor
u1

Rückkopplungsnetzwerk

h 11
u1k h 12 u2 h 22 u2

Abb. 10.4. Kleinsignalersatzschaltbild der Schaltung nach Abb. 10.2

erweiterte Schaltung. a* = u2 / u1*


a
Raus iB r

gmuBE
uBE
u*1 u1a a
Rein a.u1a = N iB h 22 u2
h 11

u1
R*ein R*aus
ideale Rückkopplung

h 12 u2 u2

Abb. 10.5. Nach dem Verschieben der Netzwerkelemente h11 und h22 erhält man
aus der Schaltung nach Abb. 10.4 eine Schaltung mit idealer Rückkopplung
202 10 Rückkopplung in Verstärkern

Lösung zu e. Verstärkung der erweiterten Schaltung

Die Verstärkung a⇤ = u2 /u⇤1 der erweiterten Schaltung können wir direkt mit
Hilfe von Abb. 10.5 ermitteln. Wegen ic = gm uBE = N iB erhalten wir für
die Ausgangsspannung
1
u2 = iB (1 + N ) (10.20)
h22
mit dem Basisstrom
aua1 u2
iB = . (10.21)
a
Raus + r⇡
Für die Spannung ua1 gilt
a
Rein
ua1 = u⇤1 a +h . (10.22)
Rein 11

Setzt man (10.21) in (10.20) ein, so erhält man nach einigen Umformungen

1+ N
u2 = aua1 . (10.23)
1+ N + h22 (Raus
a + r⇡ )

Durch Einsetzen von (10.22) in (10.23) erhalten wir schließlich die gesuchte
Verstärkung der erweiterten Schaltung
u2 Ra 1+ N
a⇤ = = a a ein

u1 Rein + h11 1 + N + h22 (Raus
a + r⇡ )
= 500 ⇥ 0, 965 ⇥ 0, 989
= 477 . (10.24)

Lösung zu f. Gesamtverstärkung der rückgekoppelten Schaltung

Die Gesamtverstärkung A = u2 /u1 der rückgekoppelten Schaltung lässt sich


mit Hilfe von (10.1) berechnen, wenn anstelle der Größe a die Größe a⇤ der
erweiterten Schaltung verwendet wird. Mit dem Rückkopplungsfaktor k =
h12 = 0, 1 ergibt sich
a⇤
A=
1 + a⇤ k
= 9, 8 . (10.25)

PSpice: 10 Rueckkopplung II A
10.3 Spannungsverstärker 203

Lösung zu g. Ein- und Ausgangswiderstand der erw. Schaltung

Der Eingangswiderstand Rein⇤


der erweiterten Schaltung kann direkt aus
Abb. 10.5 abgelesen werden. Wir erhalten

Rein = Rein
a
+ h11
= 25, 9 k⌦ . (10.26)

Zur Bestimmung des Ausgangswiderstandes Raus ⇤


der erweiterten Schaltung
wird eine Testquelle ux an den Ausgang angeschlossen, da sich das Ergeb-
nis nicht direkt aus der Schaltung ablesen lässt. Gleichzeitig setzen wir die
Spannung u⇤1 zu null, wodurch die Spannung aua1 ebenfalls gleich null wird
(Abb. 10.6).

a
Raus r iB A ix
gmuBE
uBE
= NiB h 22 ux

*
Raus

Abb. 10.6. Anordnung zur Bestimmung des Ausgangswiderstandes Raus



der er-
weiterten Schaltung

Die Summe der in den Schaltungsknoten A hinein fließenden Ströme ist


gleich null, d.h.
iB (1 + N ) ux h22 + ix = 0 . (10.27)
Setzen wir den Ausdruck
ux
iB = (10.28)
a
Raus + r⇡
in (10.27) ein, so ergibt sich
✓ ◆
1+ N
ux h22 + a = ix (10.29)
Raus + r⇡

und somit schließlich der gesuchte Ausgangswiderstand


ux 1

Raus = =
ix h22 + R1+
a
N
+r⇡
aus

= 108 ⌦ . (10.30)
204 10 Rückkopplung in Verstärkern

Lösung zu h. Ein- und Ausgangswiderstand der Gesamtschaltung

Der Eingangswiderstand der rückgekoppelten Schaltung lässt sich mit Hilfe


von (10.3) berechnen, wenn anstelle der Größen a und Rein
a
die Größen a⇤
und Rein der erweiterten Schaltung verwendet werden. Es ergibt sich

Rein = Rein

(1 + a⇤ k)
= 1, 26 M⌦ . (10.31)

PSpice: 10 Rueckkopplung II Rein

Entsprechend erhalten wir mittels (10.4) für den Ausgangswiderstand der


rückgekoppelten Schaltung

Raus
Raus =
1 + a⇤ k
= 2, 2 ⌦ . (10.32)

PSpice: 10 Rueckkopplung II Raus

10.4 Transimpedanzverstärker

Aufgabenstellung

Es soll der in Abb. 10.7 gezeigte, rückgekoppelte Verstärker untersucht wer-


den. Dabei handelt es sich um die in Abschn. 7.2, Teilaufgabe f. betrachte-
te Schaltung, bei der zur Vereinfachung der Stromspiegel T3 , T4 durch eine
Stromquelle I und den Widerstand r0,4 ersetzt wurde. Es sei Re = 50 ⌦,
R2 = 390 k⌦, R3 = 62 k⌦, R4 = 10 k⌦ und r0,4 = 120 k⌦. Der Transis-
tor T1 habe folgende Kleinsignalparameter im Arbeitspunkt: gm = 38, 5 mS,
r⇡ = 4, 4 k⌦ und r0 = 80 k⌦.
10.4 Transimpedanzverstärker 205

UB

r0,4
I
R3

Re C
T1
R2 U2
Ue U1 R4

Rein Raus

Abb. 10.7. Verstärkerstufe aus Abschn. 7.2, Teilaufgabe f. Der in der ursprünglichen
Schaltung (Abb. 7.6) vorhandene Stromspiegel im Kollektorkreis von T1 wurde durch
die Stromquelle I und den Widerstand r0,4 ersetzt

a. Zeichnen Sie das Wechselstromersatzschaltbild der in Abb. 10.7 gezeigten


Verstärkerstufe so, dass das Verstärker- und das Rückkopplungsnetzwerk
erkennbar sind. Welche Rückkopplungsart liegt vor?

b. Bestimmen Sie die Netzwerkparameter des Rückkopplungsnetzwerkes in


einer für die vorliegende Rückkopplungsart zweckmäßigen Darstellungs-
form.

c. Zeichnen Sie das Kleinsignalersatzschaltbild der Schaltung.

d. Verschieben Sie die Netzwerkelemente im Kleinsignalersatzschaltbild so,


dass sich die sog. erweiterte Schaltung (vgl. Lehrbuch, Abschn. 10.3.2)
mit idealer Rückkopplung ergibt.

e. Berechnen Sie die Verstärkung a⇤ der erweiterten Schaltung.

f. Berechnen Sie die Gesamtverstärkung A der rückgekoppelten Schaltung.

g. Bestimmen Sie den Eingangswiderstand Rein der Gesamtschaltung.

h. Berechnen Sie den Ausgangswiderstand Raus der Gesamtschaltung.

i. Bestimmen Sie die Spannungsverstärkung Au = u2 /u1 .


206 10 Rückkopplung in Verstärkern

Lösung zu a. Wechselstromersatzschaltbild

Das Wechselstromersatzschaltbild (Abb. 10.8) der Verstärkerstufe erhalten


wir, indem in Abb. 10.7 die Kapazität C1 sowie die Gleichspannungsquelle UB
durch einen Kurzschluss und die Stromquelle I durch einen Leerlauf ersetzt
wird. Aus der sich ergebenden Schaltung ist zu erkennen, dass es sich um
eine Parallel-Parallel-Rückkopplung handelt, wobei der Widerstand R3 das
10.3 Rückkopplungsnetzwerk der Schaltung bildet.

Verstärker

Re
T1
ue r0,4 R2 u2
u1 R4

Rückkopplungsnetzwerk

R3

Abb. 10.8. Wechselstromersatzschaltbild der Schaltung nach Abb. 10.7

Lösung zu b. Netzwerkparameter des Rückkopplungsnetzwerkes

Da eine Parallel-Parallel-Rückkopplung vorliegt, verwenden wir zur Darstel-


lung des Rückkopplungsnetzwerkes y-Parameter. Aus den entsprechenden Be-
ziehungen (vgl. Lehrbuch, Abschn. A.3.3) ergeben sich die in Abb. 10.9 ge-
zeigten Schaltungen zur Bestimmung der einzelnen Parameter.
A.3.3
i1 R3 R3 i2 i1 R3

u1 u2 u2

Abb. 10.9. Schaltungen zur Bestimmung der y-Parameter y11 (links), y22 (mitte)
und y12 (rechts)
10.4 Transimpedanzverstärker 207

Mit Abb. 10.9, links, erhalten wir für den Eingangsleitwert y11
i1
y11 =
u1 u2 =0
1
= . (10.33)
R3
Der Ausgangsleitwert y22 wird mit Abb. 10.9, mitte
i2
y22 =
u2 u1 =0
1
= (10.34)
R3
und der Rückkopplungsfaktor wird nach Abb. 10.9, rechts
i1
k = y12 =
u2 u1 =0
1
= . (10.35)
R3
Die Vorwärtsverstärkung y21 des Rückkopplungsnetzwerkes kann vernachläs-
sigt werden, weil sie viel kleiner ist als die entsprechende Vorwärtsverstärkung
des Verstärkernetzwerkes. 10.3.2

Lösung zu c. Kleinsignalersatzschaltbild

Das Kleinsignalersatzschaltbild (Abb. 10.10) der Verstärkerstufe erhalten wir,


indem wir den Bipolartransistor T1 durch dessen Kleinsignalersatzschaltung
(vgl. Abb. 3.10) ersetzen, wobei hier die parasitären Kapazitäten CBE und
CBC vernachlässigt werden können. Das Rückkopplungsnetzwerk wurde dabei
in die entsprechende Darstellung mit y-Parametern umgewandelt. Weiterhin
wurde die Eingangssignalquelle ue in die äquivalente Stromquelle
ue
i1 = (10.36)
Re
umgewandelt, um die Berechnung der Parallel-Parallel-Gegenkopplung in
Analogie zu dem Lehrbuch, Abschn. 10.3, durchführen zu können.

Lösung zu d. Verschieben der Netzwerkelemente

Aufgrund der Darstellung des Rückkopplungsnetzwerkes mit y-Parametern


können wir die Schaltung nach Abb. 10.10 umzeichnen, indem wir den Quell-
und den Lastwiderstand Re und R2 sowie die Netzwerkelemente y11 und y22
entlang der Leitungen verschieben und mit dem Verstärkernetzwerk zu einer 10.3.2
erweiterten Schaltung zusammenfassen (Abb. 10.11).
208 10 Rückkopplung in Verstärkern

Verstärker

i1 gmuBE
Re u1 R4 r uBE r0 r0,4 R2 u2

Rein' Rein Bipolartransistor T1 Raus Raus'

Rückkopplungsnetzwerk

y11 u2 y22
y12 . u2

Abb. 10.10. Kleinsignalersatzschaltbild der Schaltung nach Abb. 10.7

erweiterte Schaltung. a* = u2 / i1*


i1*
i1 gmuBE

Re y11 R4 r uBE r0 r0,4 y22 R2 u2

Rein' *
Rein *
Raus Raus'
ideale Rückkopplung

u2
y12 . u2

Abb. 10.11. Nach dem Verschieben der Netzwerkelemente Re , R2 , y11 und y22
erhält man aus der Schaltung nach Abb. 10.10 eine Schaltung mit idealer Rück-
kopplung

Bei der so entstandenen Schaltung handelt es sich wieder um eine An-


ordnung mit idealer Rückkopplung, wenn statt des Verstärkernetzwerkes die
erweiterte Schaltung betrachtet wird. Es können daher die Beziehungen (10.1),
(10.5) und (10.6) angewendet werden, wenn anstelle der in den Gleichungen
verwendeten Größen a, Rein
a
und Raus
a
die Verstärkung a⇤ , der Eingangswi-
derstand Rein und der Ausgangswiderstand Raus
⇤ ⇤
der erweiterten Schaltung
verwendet werden.
10.4 Transimpedanzverstärker 209

Lösung zu e. Verstärkung der erweiterten Schaltung

Die Verstärkung a⇤ = u2 /i⇤1 der erweiterten Schaltung wird mit Hilfe von
Abb. 10.11 ermittelt. Für die Ausgangsspannung u2 erhalten wir mit y22 =
1/R3
✓ ◆
1
u2 = gm uBE r0 //r0,4 // //R2
y22
= gm uBE (r0 //r0,4 //R3 //R2 ) . (10.37)

Für die Spannung uBE ergibt sich mit y11 = 1/R3


✓ ◆
1
uBE = i1 Re //

//R4 //r⇡
y11
= i⇤1 (Re //R3 //R4 //r⇡ ) . (10.38)

Aus (10.37) und (10.38) erhalten wir schließlich für die Verstärkung a⇤ der
erweiterten Schaltung das Resultat
u2
a⇤ = = gm (Re //R3 //R4 //r⇡ ) (r0 //r0,4 //R3 //R2 )
i⇤1
= 38, 5 mS ⇥ 49, 16 ⌦ ⇥ 25, 3 k⌦
= 47, 9 ⇥ 103 VA 1 . (10.39)

Lösung zu f. Gesamtverstärkung der rückgekoppelten Schaltung

Die Gesamtverstärkung A = u2 /i1 der rückgekoppelten Schaltung lässt sich


mit Hilfe von (10.1) berechnen, wenn anstelle der Größe a die Größe a⇤ der
erweiterten Schaltung verwendet wird. Mit dem Rückkopplungsfaktor k =
y12 = 1/R3 = 16, 13 µS ergibt sich

a⇤
A=
1 + a⇤ k
1
= 27 ⇥ 103 VA . (10.40)

Lösung zu g. Eingangswiderstand

Für den Eingangswiderstand Rein



der erweiterten Schaltung erhalten wir di-
rekt aus Abb. 10.11
1

Rein = Re // //R4 //r⇡ = Re //R3 //R4 //r⇡ = 49, 16 ⌦ . (10.41)
y11

Der Widerstand Rein0 lässt sich mit Hilfe von (10.5) berechnen, wenn anstelle
der Größen a und Rein
a
die Größen a⇤ und Rein⇤
der erweiterten Schaltung
verwendet werden. Dies führt auf 10.3.2
210 10 Rückkopplung in Verstärkern

Rein
Rein0 = = 27, 73 ⌦ . (10.42)
1 + a⇤ k
Abbildung 10.10 kann entnommen werden, dass der Widerstand Rein0 und
der gesuchte Eingangswiderstand Rein über die Beziehung
Rein0 = Re //Rein (10.43)
verknüpft sind. Durch Umstellen erhalten wir schließlich für den Eingangswi-
derstand der rückgekoppelten Schaltung das Ergebnis
1
Rein = 1 1
Rein0 Re
= 62 ⌦ . (10.44)

PSpice: 10 Rueckkopplung III Rein

Lösung zu h. Ausgangswiderstand
Der Ausgangswiderstand Raus⇤
der erweiterten Schaltung kann in dem vorlie-
genden Fall direkt der Schaltung nach Abb. 10.11 entnommen werden, da bei
der Bestimmung des Widerstandes die Signalquelle i1 auf null gesetzt wird.
Dies hat zur Folge, dass auch uBE zu null wird und damit die gesteuerte
Quelle gm uBE keinen Strom liefert. Damit erhalten wir
1

Raus = r0 //r0,4 // //R2 = r0 //r0,4 //R3 //R2 = 25, 3 k⌦ . (10.45)
y22
Der Widerstand Raus0 lässt sich dann mit Hilfe von (10.6) berechnen, wenn
wir anstelle der Größen a und Raus
a
die Größen a⇤ und Raus

der erweiterten
Schaltung verwenden, d.h.

Raus
Raus0 = = 14, 27 k⌦ . (10.46)
1 + a⇤ k
Abbildung 10.10 kann entnommen werden, dass der Widerstand Raus0 und
der gesuchte Ausgangswiderstand Raus über
Raus0 = R2 //Raus (10.47)
in Beziehung stehen. Durch Umstellen erhalten wir schließlich für den Aus-
gangswiderstand der rückgekoppelten Schaltung
1
Raus = 1 1
Raus0 R2
= 14, 8 k⌦ . (10.48)

PSpice: 10 Rueckkopplung III Raus


10.5 Stabilität 211

Lösung zu i. Spannungsverstärkung

Abbildung 10.10 kann entnommen werden, dass zwischen der Spannung und
dem Strom im Eingangskreis der Schaltung die Beziehung

u1 = i1 Rein0 = i1 (Re //Rein ) (10.49)

gilt. Mit (10.49) und der Verstärkung A = u2 /i1 der rückgekoppelten Schal-
tung erhalten wir schließlich für die Spannungsverstärkung
u2 u2 A 27 k⌦
Au = = = =
u1 i1 (Re //Rein ) Re //Rein 50 ⌦//62 ⌦
= 975 . (10.50)

PSpice: 10 Rueckkopplung III Au

10.5 Stabilität

Aufgabenstellung

Gegeben sei ein Operationsverstärker mit einer Verstärkung von a0 = 5 ⇥ 103


und einer einzigen Polstelle bei p1 = 104 rad s 1 . Der OP werde in einer rück-
gekoppelten Anordnung betrieben. Das frequenzabhängige Rückkopplungs-
netzwerk habe die Verstärkung k0 und eine doppelte Polstelle ebenfalls bei
p1 .
a. Bestimmen Sie die Schleifenverstärkung der Anordnung.

b. Die Schaltung ist nun auf Stabilität hin zu untersuchen. Berech-


nen Sie dazu aus der Schleifenverstärkung zunächst die Frequenz !180 ,
bei welcher die Phase ' der Schleifenverstärkung den Wert 180 annimmt.

c. Bei welchem Rückkopplungsfaktor k0 wird der Betrag der Schleifen-


verstärkung bei der in b. bestimmten Frequenz größer als eins, so dass
die Schaltung instabil wird?

Lösung zu a. Schleifenverstärkung

Die Übertragungsfunktion a(j!) des Operationsverstärkers ergibt sich aus der


Aufgabenstellung. Mit
!1 = |p1 | (10.51)
erhalten wir
212 10 Rückkopplung in Verstärkern

1
a(j!) = a0 . (10.52)
1 + j !!1

Für die Übertragungsfunktion k(j!) des Rückkopplungsnetzwerkes gilt


1
k(j!) = k0 ⇣ ⌘2 . (10.53)
1 + j !!1

Somit ergibt sich für die Schleifenverstärkung der Anordnung


10.6.3
1
a(j!)k(j!) = a0 k0 ⇣ ⌘3 . (10.54)
1 + j !!1

Lösung zu b. Frequenz für ' = 180

Gleichung (10.54) beschreibt formal das Übertragungsverhalten von drei hin-


tereinander geschalteten Tiefpässen erster Ordnung mit der Grenzfrequenz !1 .
9.1.1 Gemäß (9.13) bewirkt jeder einzelne dieser Tiefpässe eine Phasenverschiebung
von ✓ ◆
!
'T (!) = arctan , (10.55)
!1
so dass sich für die Schleifenverstärkung insgesamt eine Phasenverschiebung
von ✓ ◆
!
'(!) = 3 arctan (10.56)
!1
ergibt. Bei der Frequenz !180 beträgt die Phasenverschiebung der Schleifen-
verstärkung '(!) = 180 . Da Tiefpässe jedoch gemäß (9.13) stets eine negative
Phasenverschiebung bewirken, ist in (10.56) korrekterweise '(!) = 180 zu
setzen, d.h. ✓ ◆
!180
180 = 3 arctan (10.57)
!1
Umstellen nach !180 ergibt

!180 = tan( 60 ) !1
p
= 3 !1 . (10.58)

Lösung zu c. Schwingbedingung

Aus der Schwingbedingung (10.2) folgt, dass die Schaltung schwingt, wenn
die Schleifenverstärkung a(j!)k(j!) eine Phasendrehung von 180 aufweist
10.6.2 und gleichzeitig der Betrag der Schleifenverstärkung größer oder gleich eins
10.7.2 ist. Aus (10.54) erhalten wir für den Betrag der Schleifenverstärkung
10.6 Wien-Brücken-Oszillator 213

a0 k0
|a(j!)k(j!)| = r ! . (10.59)
⇣ ⌘2 3
1 + !1!

Für ! = !180 ergibt sich mit (10.58)

a0 k0 a0 k0 a0 k0
|a(j!)k(j!)| = r !3 = ✓q ◆3 = . (10.60)
⇣ ⌘2 p 2 8
1+ !180 1+ 3
!1

Die rückgekoppelte Schaltung wird instabil, wenn der Betrag der Schleifen-
verstärkung bei der Frequenz !180 größer oder gleich eins ist, d.h. für
a0 k0
1. (10.61)
8
Daraus ergibt sich
8 3
k0 = 1, 6 ⇥ 10 . (10.62)
a0
Sobald also die Verstärkung k0 des Rückkopplungsnetzwerkes größer oder
gleich 1, 6 ⇥ 10 3 ist, wird die Schaltung instabil und beginnt zu schwingen.

PSpice: 10 Stabilitaet

10.6 Wien-Brücken-Oszillator

Aufgabenstellung

Gegeben sei die in Abb. 10.12 gezeigte, rückgekoppelte Anordnung, die aus
einem idealen Di↵erenzverstärker mit der Verstärkung v und einem fre-
quenzabhängigen Rückkopplungsnetzwerk besteht. In dem Lehrbuch, Abschn.
10.6.1 wurde die Übertragungsfunktion dieser Schaltung ohne Herleitung wie
folgt angegeben:
u2 a(s)
A(s) = = (10.63)
i1 1 + a(s)k(s)
mit
a(s) = v [Z1 (s)//Z2 (s)] (10.64)
und
1
k(s) = . (10.65)
Z2 (s)
Leiten Sie die angegebene Übertragungsfunktion her.
214 10 Rückkopplung in Verstärkern

Z2

+
i1
Au= v
u1 Z1 - u2

Abb. 10.12. Rückgekoppelte Anordnung, bestehend aus einem Di↵erenzverstärker


mit der Verstärkung v und einem frequenzabhängigen Rückkopplungsnetzwerk

Lösung

Durch Umzeichnen von Abb. 10.12 erkennt man, dass es sich bei der Schaltung
um eine Anordnung mit Parallel-Parallel-Rückkopplung handelt, die sich in
10.3 ein Verstärker- und ein Rückkopplungsnetzwerk zerlegen lässt (Abb. 10.13).

Verstärker

+
i1
Au= v
u1 Z1 - u2

Rückkopplungsnetzwerk

Z2

Abb. 10.13. Schaltung nach Abb. 10.12 in der Darstellung getrennt nach
Verstärker- und Rückkopplungsnetzwerk

Da das Rückkopplungsnetzwerk den Verstärker belastet und es zudem Si-


gnale nicht nur von der Last in Richtung Quelle, sondern auch in umgekehr-
ter Richtung überträgt, handelt es sich um eine reale Rückkopplung. Dies
hat zur Folge, dass die für den Fall der idealen Rückkopplung abgeleitete
Gleichung (10.1) zunächst nicht verwendet werden kann. Die Schaltung lässt
10.6 Wien-Brücken-Oszillator 215

sich jedoch sehr einfach auf eine Schaltung mit idealem Rückkopplungsnetz-
werk zurückführen. Da es sich um eine Parallel-Parallel-Rückkopplung han-
delt, stellen wir das Rückkopplungsnetzwerk in der Form mit y-Parametern
(vgl. Lehrbuch, Abschn. A.3.3) dar, was auf die Schaltung nach Abb. 10.14
führt. Die Vorwärtsverstärkung y21 des Rückkopplungsnetzwerkes kann dabei A.3.3
vernachlässigt werden, weil sie viel kleiner ist als die Vorwärtsverstärkung des
Verstärkers.

Verstärker

+
i1
Au= v
u1 Z1 - u2

Rückkopplungsnetzwerk

y11 u2 y22
y12 . u2

Abb. 10.14. Schaltung nach Abb. 10.13 nach Umwandlung des Rückkopplungs-
netzwerkes in die Darstellung mit y-Parametern

Die Bestimmung der y-Parameter des Rückkopplungsnetzwerkes erfolgt in


Analogie zu Abschn. 10.4, Teilaufgabe b. Wir erhalten für den Eingangsleit-
wert
1
y11 = (10.66)
Z2
und für den Ausgangsleitwert
1
y22 = . (10.67)
Z2
Für den Rückkopplungsfaktor ergibt sich
1
k = y12 = . (10.68)
Z2
Aufgrund der Darstellung des Rückkopplungsnetzwerkes mit y-Parametern
können wir diese Schaltung umzeichnen, indem wir die Netzwerkelemente y11
und y22 entlang der Leitungen verschieben und mit dem Verstärkernetzwerk
zu einer erweiterten Schaltung zusammenfassen (Abb. 10.15).
216 10 Rückkopplung in Verstärkern

erweiterte Schaltung. a* = u2 / i1*


i 1*
+
i1
Au= v
u1 y11 Z1 - y22 u2

ideale Rückkopplung

u2
y12 . u2

Abb. 10.15. Nach dem Verschieben der Netzwerkelemente y11 und y22 erhält man
aus der Schaltung nach Abb. 10.14 eine Schaltung mit idealer Rückkopplung

Bei der so entstandenen Schaltung handelt es sich um eine Schaltung mit idea-
ler Rückkopplung, wenn statt des Verstärkernetzwerkes die erweiterte Schal-
tung betrachtet wird. Es kann somit die ideale Rückkopplungsgleichung (10.1)
angewendet werden, wenn anstelle der dort verwendeten Größe a die Über-
tragungsfunktion der erweiterten Schaltung
u2
a⇤ = (10.69)
i⇤1

verwendet wird. Die Beziehung für a⇤ lässt sich dabei direkt aus der Schaltung
in Abb. 10.15 ableiten. Wir erhalten für die Ausgangsspannung die Beziehung
✓ ◆
1
u2 = v u1 = v i1 Z1 //

= v i⇤1 (Z1 //Z2 ) . (10.70)
y11

und daraus die Übertragungsfunktion der erweiterten Schaltung


u2
a⇤ = = v (Z1 //Z2 ) . (10.71)
i⇤1

Die Übertragungsfunktion A(s) der rückgekoppelten Schaltung lässt sich mit


Hilfe von (10.1) berechnen, wenn anstelle der Größe a die Größe a⇤ der erwei-
terten Schaltung verwendet wird. Es ergibt sich
a⇤
A(s) = (10.72)
1 + a⇤ k
mit a⇤ gemäß (10.71) und k gemäß (10.68), was zu zeigen war.
10.7 Ring-Oszillator 217

Das gleiche Ergebnis lässt sich auch direkt aus der Schaltung durch Anwen-
dung von Maschen- und Knotengleichungen ermitteln. So erhalten wir aus der
Knotengleichung
u1 u 1 u2
i1 = + (10.73)
Z1 Z2
und der Beziehung
u2 = vu1 (10.74)
durch Einsetzen und Umstellen den Zusammenhang
u2 vZ1 Z2
= , (10.75)
i1 Z2 + (1 v)Z1

der ebenfalls mit der in der Aufgabenstellung angegebenen Übertragungsfunk-


tion übereinstimmt.

10.7 Ring-Oszillator

Aufgabenstellung

Gegeben sei ein so genannter Ringoszillator, der aus einer ungeraden Anzahl,
in diesem Fall drei, ringförmig hintereinander geschalteter Inverter besteht
(Abb. 10.16). Jeder der Inverter habe die Verstärkung a0 und eine Polstelle
bei s = 2⇡ ⇥ 107 rad s 1 . Wie groß muss die Verstärkung a0 sein, damit der
Oszillator schwingt?

1 1 1 xA

Abb. 10.16. Ringoszillator

Lösung

Die Berechnung erfolgt analog zu Abschn. 10.5, d.h. es wird zunächst die
Schleifenverstärkung des Oszillators ermittelt. Anschließend wird die Frequenz
bestimmt, bei welcher die Phasendrehung der Schleifenverstärkung 180 be-
trägt. Dann wird mit Hilfe der Schwingbedingung (10.2) die Verstärkung
a0 der einzelnen Inverter berechnet, die notwendig ist, damit der Oszillator
schwingt.
Die Übertragungsfunktion ai (j!) der einzelnen Inverter ergibt sich direkt
aus der Aufgabenstellung. Wir erhalten
218 10 Rückkopplung in Verstärkern

1
ai (j!) = a0 (10.76)
1 + j !!0

mit !0 = 2⇡ ⇥ 107 rad s 1 . Das negative Vorzeichen in (10.76) berücksichtigt


die durch die einzelnen Inverter hervorgerufene Vorzeichenumkehr der Signale.
Fasst man die drei Inverter zu einem Verstärkernetzwerk zusammen, so hat
dieses die Übertragungsfunktion

a30
a(j!) = a3i (j!) = ⇣ ⌘3 . (10.77)
1 + j !!0

Da das Ausgangssignal xa in vollem Umfang auf den Eingang der Schaltung


zurückgeführt wird, gilt für den Rückkopplungsfaktor

k= 1. (10.78)

Das negative Vorzeichen bei dem Rückkopplungsfaktor k kommt dadurch zu-


stande, dass es sich im vorliegenden Fall um eine Mitkopplung und nicht um
10.1.1 eine Gegenkopplung handelt. Für die Schleifenverstärkung des Ringoszillators
erhalten wir damit
a30
a(j!)k = ⇣ ⌘3 . (10.79)
1 + j !!0

Dieses Ergebnis entspricht im Prinzip der Schleifenverstärkung nach (10.54)


aus Abschn. 10.5. Zur Berechnung der weiteren Ergebnisse können wir daher
auf die dort angestellten Überlegungen verweisen und erhalten entsprechend
für den Phasenwinkel der Schleifenverstärkung
✓ ◆
!
'(!) = 3 arctan . (10.80)
!0

Die Frequenz !180 , bei welcher die Phasenverschiebung 180 beträgt, wird
damit p
!180 = 3 !0 . (10.81)
Aus der Schwingbedingung (10.2) folgt, dass der Oszillator schwingt, wenn
die Schleifenverstärkung a(j!)k eine Phasendrehung von 180 aufweist und
10.6.2 gleichzeitig der Betrag der Schleifenverstärkung größer oder gleich eins ist.
10.7.2 Aus (10.79) erhalten wir für den Betrag der Schleifenverstärkung

a30
|a(j!)k| = r ! . (10.82)
⇣ ⌘2 3
1 + !0 !
10.7 Ring-Oszillator 219

Für ! = !180 ergibt sich mit (10.81)

a30 a30 a30


|a(j!)k| = r !3 = ✓q ◆3 = . (10.83)
⇣ ⌘2 p 2 8
1+ !180 1+ 3
!0

Der Oszillator schwingt, wenn der Betrag der Schleifenverstärkung bei der
Frequenz !180 größer oder gleich eins ist, d.h. für den Fall

a30
1. (10.84)
8
Daraus ergibt sich eine Verstärkung von

a0 2. (10.85)

Sobald also die Verstärkung a0 der einzelnen Inverter größer oder gleich dem
Wert 2 ist, beginnt der Ringoszillator zu schwingen.

PSpice: 10 Oszillator II
11
Logikschaltungen

11.1 Formelsammlung

E↵ektives w/l-Verhältnis bei der Reihenschaltung mehrerer MOSFET


1 1 1 1
= + + ... + (11.1)
w/l|eq w/l|T 1 w/l|T 2 w/l|T n

E↵ektives w/l-Verhältnis bei der Parallelschaltung mehrerer MOSFET

w/l|eq = w/l|T 1 + w/l|T 2 + . . . + w/l|T n (11.2)

Schaltzeiten eines CMOS-Inverters

Anstiegszeit
CL
tr ⇡ 3 (11.3)
p UB

Abfallzeit
CL
tf ⇡ 3 (11.4)
n UB

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,


DOI 10.1007/978-3-642-21011-2_11, © Springer-Verlag Berlin Heidelberg 2011
222 11 Logikschaltungen

11.2 Entwurf von CMOS-Gattern (I)

Aufgabenstellung

Gegeben sei das in Abb. 11.1 dargestellte CMOS-Gatter mit den Logik-
Eingängen x1 bis x4 , dem invertiert vorliegenden Eingang x5 sowie dem Aus-
gang y. Der n-MOS Block der Schaltung bestehe aus den n-Kanal Transistoren
T1 bis T5 . Der p-MOS Block ist im Rahmen dieser Aufgabe zu entwerfen. Die
Eingänge x1 bis x4 und x5 seien sowohl im n-MOS Block als auch im p-MOS
Block verfügbar.

UB

Logik-Eingänge
p-MOS Block
x1,x2,x3,x4,x5

x1 T1

x2 T2 x3 T3
n-MOS Block

x4 T4 x5 T5

Abb. 11.1. CMOS-Gatter, bestehend aus je einem Block mit n-Kanal MOSFET
und einem Block mit p-Kanal MOSFET

a. Welche logische Funktion wird durch das Gatter in Abb. 11.1 realisiert?

b. Entwerfen Sie den p-MOS Block der Schaltung.

c. Dimensionieren Sie die Transistoren so, dass die Anstiegs- und die Abfall-
zeiten im ungünstigsten Fall denen eines Inverters mit den w/l-Verhält-
nissen w/l|eq,n = 2/1 und w/l|eq,p = 4/1 entsprechen.
11.2 Entwurf von CMOS-Gattern (I) 223

Lösung zu a. Logische Funktion

Der Ausgang y des in Abb. 11.1 gezeigten CMOS-Gatters geht auf L-Pegel,
wenn der n-MOS Block leitet, d.h. wenn
• T1 leitet (x1 auf H-Pegel liegt)
• und entweder T2 oder T3 leitet (x2 oder x3 auf H-Pegel liegt)
• und entweder T4 oder T5 leitet (x4 oder x5 auf H-Pegel liegt).
Eine Serienschaltung von Transistoren entspricht also einer UND-Verknüpfung
und eine Parallelschaltung von Transistoren einer ODER-Verknüpfung der
entsprechenden Eingangssignale. Mit dem in Abb. 11.1 gezeigten n-MOS
Block wird also die logische Verknüpfung

y = x1 · (x2 + x3 ) · (x4 + x5 ) (11.5)

realisiert, was nach Invertierung auf die Funktion

y = x1 · (x2 + x3 ) · (x4 + x5 ) (11.6)

führt.

Lösung zu b. Entwurf des p-MOS Blocks

Um die Funktion (11.6) mit einem CMOS-Gatter zu realisieren, muss der ent-
sprechende p-MOS Block genau dann leiten, d.h. der Ausgang y der Schaltung
auf H-Pegel gehen, wenn der n-MOS Block sperrt. Da auch für den p-MOS
Block gilt, dass eine Parallelschaltung von Transistoren einer ODER- und eine 11.2.3
Serienschaltung einer UND-Verknüpfung entspricht, bringen wir daher (11.6)
in eine Form, in der lediglich elementare UND- und ODER-Verknüpfungen
auftauchen. Mit Hilfe des Gesetzes von De Morgan erhalten wir aus (11.6)
den Ausdruck
y = x1 + (x2 · x3 ) + (x4 · x5 ) . (11.7)
Dabei ist zu beachten, dass die p-MOS Transistoren bei einem L-Pegel am
Gate-Anschluss leiten und bei H-Pegel sperren, so dass es bereits durch die
p-MOS Transistoren zu einer Invertierung der Eingangssignale kommt. Statt
der Signale x1 , x2 , x3 , x4 und x5 müssen an die Gate-Anschlüsse der p-MOS
Transistoren also die entsprechenden invertierten Signale x1 , x2 , x3 , x4 und
x5 angelegt werden. Dies führt schließlich auf die in Abb. 11.2 gezeigte An-
ordnung für den p-MOS Block.
An dieser Stelle sei angemerkt, dass sich der p-MOS Block auch durch
direkte Umwandlung des n-MOS Blocks entwerfen lässt, indem alle Serien-
schaltungen durch Parallelschaltungen und umgekehrt ersetzt werden. In dem
gezeigten Beispiel besteht der n-MOS Block aus drei in Serie geschalteten Teil-
schaltungen: dem einzelnen Transistor T1 , der Parallelschaltung aus T2 und
T3 sowie der Parallelschaltung aus T4 und T5 . Im p-MOS Block werden diese
224 11 Logikschaltungen

UB

x2 T7 x4 T9

x1 T6 p-MOS Block
x3 T8 x5 T10

n-MOS Block

Abb. 11.2. CMOS-Gatter mit dem p-MOS Block gemäß Gl. (11.7) und dem n-MOS
Block gemäß Abb. 11.1

Teilschaltungen daher parallel geschaltet. Die Teilschaltungen selbst werden


ebenfalls umgewandelt, d.h. die beiden Parallelschaltungen (T2 und T3 so-
wie T4 und T5 ) werden in Serienschaltungen umgewandelt. Dies führt dann
ebenfalls auf die in Abb. 11.2 gezeigte Schaltung.

Lösung zu c. Dimensionierung der Transistoren

Wir betrachten zunächst den p-MOS Block (Abb. 11.2) und dimensionieren
dessen Transistoren gemäß der Vorgabe, dass die Anstiegszeit tr des Gatters in
jedem Fall kleiner oder gleich der Anstiegszeit eines Inverters, dem so genann-
ten Referenzinverter, mit w/l|eq,p = 4/1 sein soll. Dazu muss gewährleistet
11.2.4 sein, dass für alle möglichen Strompfade von der Betriebsspannung UB hin
zum Ausgang y gilt, dass das e↵ektive w/l-Verhältnis der auf dem Pfad lie-
genden Transistoren größer oder gleich dem w/l-Verhältnis des p-MOS Tran-
sistors im Referenzinverter w/l|eq,p ist.
Bei der Dimensionierung ist es zweckmäßig, mit dem ungünstigsten Strom-
pfad, d.h. dem Pfad mit der größten Anzahl in Serie geschalteter Transistoren,
zu beginnen.
Aus den beiden Möglichkeiten für den ungünstigsten Strompfad wählen
wir hier z.B. den Pfad T7 ! T8 entlang der in Serie geschalteten Transistoren
T7 und T8 . Mit (11.1) ergibt sich dann die Forderung
1 1 1
+ = . (11.8)
w/l|T 7 w/l|T 8 w/l|eq,p
11.2 Entwurf von CMOS-Gattern (I) 225

Üblicherweise wählt man für beide Transistoren das gleiche w/l-Verhältnis.


Wir erhalten daher
1 1
2 = . (11.9)
w/l|T 7,T 8 w/l|eq,p
Umstellen ergibt

w/l|T 7,T 8 = 2 w/l|eq,p


= 8/1 . (11.10)

Bei zwei in Reihe geschalteten Transistoren müssen diese also doppelt so groß
dimensioniert werden wie der entsprechende Transistor des Referenzinverters.
Aus Symmetriegründen ergibt sich für die Transistoren T9 und T10 das gleiche
Ergebnis, d.h. es gilt

w/l|T 7,T 8,T 9,T 10 = 2 w/l|eq,p


= 8/1 . (11.11)

Für den Strompfad durch den Transistor T6 ergibt sich direkt

w/l|T 6 = w/l|eq,p
= 4/1 . (11.12)

Der Transistor T6 wird also genauso groß dimensioniert wie der p-MOS Tran-
sistor des Referenzinverters.
Eine analoge Vorgehensweise ergibt sich bei der Dimensionierung der Tran-
sistoren des in Abb. 11.1 gezeigten n-MOS Blocks. Damit die Abfallzeit tf des
Gatters in jedem Fall kleiner oder gleich der Abfallzeit des Referenzinverters
ist, muss für alle möglichen Strompfade vom Ausgang y hin zur Masse gelten,
dass das e↵ektive w/l-Verhältnis der auf dem Pfad liegenden Transistoren
gleich oder größer dem w/l-Verhältnis des n-MOS Transistors im Referenzin-
verter w/l|eq,n ist.
Aus mehreren Möglichkeiten für den ungünstigsten Strompfad wählen wir
hier z.B. den Pfad T1 ! T2 ! T4 entlang der drei in Serie geschalteten
Transistoren T1 , T2 und T4 . Mit (11.1) ergibt sich dann die Forderung
1 1 1 1
+ + = . (11.13)
w/l|T 1 w/l|T 2 w/l|T 4 w/l|eq,n

Wählt man, wie üblich, für die drei Transistoren das gleiche w/l-Verhältnis,
so erhält man
1 1
3 = . (11.14)
w/l|T 1,T 2,T 4 w/l|eq,n
Umstellen ergibt
w/l|T 1,T 2,T 4 = 3 w/l|eq,n . (11.15)
Die drei in Serie geschalteten Transistoren müssen also dreimal so groß di-
mensioniert werden wie der entsprechende Transistor des Referenzinverters.
226 11 Logikschaltungen

Aus Symmetriegründen erhalten wir für die anderen Transistoren des n-MOS
Blocks das gleiche Ergebnis, d.h.

w/l|n = 3 w/l|eq,n
= 6/1 . (11.16)

PSpice: 11 CMOS-Entwurf I und 11 ReferenzInverter

11.3 Entwurf von CMOS-Gattern (II)

Aufgabenstellung

Die logische Funktion

y = x1 + [x2 · [x3 + (x4 · x5 )]] (11.17)

ist in CMOS-Technik zu implementieren.

a. Entwerfen Sie den n-MOS und den p-MOS Block der Schaltung.

b. Dimensionieren Sie die Transistoren so, dass die Anstiegs- und die
Abfallzeiten des Gatters im ungünstigsten Fall denen eines Inverters
mit den w/l-Verhältnissen w/l|eq,n = 2/1 und w/l|eq,p = 4/1 entsprechen.

c. Schätzen Sie die Anstiegs- und Abfallzeiten der Schaltung für den
günstigsten und den ungünstigsten Fall ab, wenn die Betriebsspannung
UB = 5 V und die Lastkapazität CL = 10 pF beträgt. Für die Transistoren
gelte kn = 20 µAV 2 und kp = 10 µAV 2 .

d. Schätzen Sie den Flächenbedarf des Gatters ab, wenn die Kanallänge l =
1 µm beträgt.

Lösung zu a. Entwurf des n-MOS und des p-MOS Blocks

Bei der gegebenen Funktion (11.17) bietet es sich an, zunächst den n-MOS
Block zu entwerfen. Dazu invertieren wir (11.17) und erhalten

y = x1 + [x2 · [x3 + (x4 · x5 )]] . (11.18)

Da diese Funktion festlegt, wann der Ausgang der Schaltung auf Low-Pegel
geht, kann daraus direkt die Verschaltung der n-MOS Transistoren bestimmt
11.2.3
11.3 Entwurf von CMOS-Gattern (II) 227

werden, wobei eine UND-Verknüpfung einer Serienschaltung und eine ODER-


Verknüpfung einer Parallelschaltung der Transistoren entspricht. Für den n-
MOS Block ergibt sich somit die in Abb. 11.3, unten, gezeigte Anordnung.
Zur Realisierung des p-MOS Blocks, der festlegt, wann der Ausgang der
Schaltung auf H-Pegel geht, gehen wir von der ursprünglichen Funktion
(11.17) aus und stellen diese in einer Form dar, in der nur noch elementa-
re UND- und ODER-Verknüpfungen auftreten. Mit Hilfe des Gesetzes von De
Morgan erhalten wir
y = x1 · [x2 + [x3 · (x4 + x5 )]] . (11.19)
Da die p-MOS Transistoren eine Invertierung der Eingangssignale bewirken,
sind an die entsprechenden Eingänge statt der Signale x1 , x2 , ... , x5 die
Signale x1 , x2 , ..., x5 zu legen und es ergibt sich für den p-MOS Block die in
Abb. 11.3, oben, gezeigte Anordnung.

UB

x1 T6

x3 T8 p-MOS Block
x2 T7

x4 T9 x5 T10

x2 T2

x1 T1 x4 T4 n-MOS Block
x3 T3
x5 T5

Abb. 11.3. CMOS-Gatter zur Realisierung der logischen Funktion (11.17)

Lösung zu b. Dimensionierung der Transistoren


Bei der Dimensionierung beginnen wir mit den Transistoren des p-MOS
Blocks aus Abb. 11.3. Um die Forderung nach der Einhaltung der vorgege-
11.2.4
228 11 Logikschaltungen

benen Schaltzeit auch im ungünstigsten Fall einhalten zu können, suchen wir


zunächst den Strompfad mit den meisten Transistoren. Dies ist hier entweder
der Pfad T6 ! T8 ! T9 oder aber der Pfad T6 ! T8 ! T10 . Das sich aus der
Serienschaltung der jeweils drei Transistoren ergebende w/l-Verhältnis muss
gleich dem gegebenen w/l-Verhältnis des Referenzinverters sein. Daraus folgt
für die Transistoren T6 , T8 , T9
1 1 1 1
+ + = . (11.20)
w/l|T 6 w/l|T 8 w/l|T 9 w/l|eq,p

Dimensionieren wir die drei Transistoren zweckmäßigerweise jeweils gleich


groß, so erhalten wir
1 1
3 = . (11.21)
w/l|T 6,T 8,T 9 w/l|eq,p

Umstellen ergibt schließlich

w/l|T 6,T 8,T 9 = 3 w/l|eq,p


= 12/1 . (11.22)

Das w/l-Verhältnis des Transistors T10 wählen wir aus Symmetriegründen


gleich groß wie das von T9 , d.h.

w/l|T 10 = 12/1 . (11.23)

Die Dimensionierung des noch fehlenden Transistors T7 erfolgt durch Analyse


des Strompfades T6 ! T7 . Hier ergibt sich die Forderung
1 1 1
+ = . (11.24)
w/l|T 6 w/l|T 7 w/l|eq,p

Umstellen führt auf


1 1 1 1 1 1
= = = (11.25)
w/l|T 7 w/l|eq,p w/l|T 6 4 12 6

und schließlich

w/l|T 7 = 6/1 . (11.26)

In entsprechender Weise werden nun die Transistoren des n-MOS Blocks aus
Abb. 11.3 dimensioniert. Für den ungünstigsten Strompfad T2 ! T4 ! T5
muss also gelten
1 1 1 1
+ + = . (11.27)
w/l|T 2 w/l|T 4 w/l|T 5 w/l|eq,n

Auch hier wählen wir für alle drei Transistoren das gleiche w/l-Verhältnis und
erhalten
11.3 Entwurf von CMOS-Gattern (II) 229

1 1
3 = . (11.28)
w/l|T 2,T 4,T 5 w/l|eq,n
Umstellen ergibt

w/l|T 2,T 4,T 5 = 3 w/l|eq,n


= 6/1 . (11.29)

Für den Strompfad T2 ! T3 erhalten wir


1 1 1
+ = . (11.30)
w/l|T 2 w/l|T 3 w/l|eq,n

Umstellen führt auf


1 1 1 1 1 1
= = = , (11.31)
w/l|T 3 w/l|eq,n w/l|T 2 2 6 3

womit sich schließlich

w/l|T 3 = 3/1 (11.32)

ergibt. Für den Transistor T1 erhalten wir direkt

w/l|T 1 = w/l|eq,n
= 2/1 . (11.33)

PSpice: 11 CMOS-Entwurf II und 11 ReferenzInverter

Lösung zu c. Schaltzeiten im günstigsten und ungünstigsten Fall

Die Schaltzeiten im ungünstigsten Fall sind identisch mit denen des Referenz-
inverters mit w/l|eq,p = 4/1 und w/l|eq,n = 2/1, da die Schaltung nach diesen
Vorgaben dimensioniert wurde. Mit (11.3) und (4.7) ergibt sich für die An-
stiegszeit eines CMOS-Inverters 11.2.2
3 CL 3 CL
tr ⇡ = (11.34)
p UB kp w/l|p UB

und mit (11.4) und (4.4) entsprechend für die Abfallzeit

3 CL 3 CL
tf ⇡ = . (11.35)
n UB kn w/l|n UB
2
Mit UB = 5 V, CL = 10 pF, kn = 20 µAV , kp = kn /2, w/l|p = 4/1 und
w/l|n = 2/1 erhalten wir damit
230 11 Logikschaltungen

tr = tf ⇡ 150 ns . (11.36)

Der günstigste Fall tritt ein, wenn sämtliche Transistoren eines Blockes
leiten. Um die Schaltzeiten für diesen Fall zu berechnen, bestimmen wir
zunächst mit Hilfe von (11.1) und (11.2) das e↵ektive w/l-Verhältnis für
den p-MOS Block, wenn alle darin enthaltenen Transistoren leiten. Die
Parallelschaltung aus T9 und T10 ergibt ein e↵ektives w/l-Verhältnis von
12/1 + 12/1 = 24/1. Durch den dazu in Serie geschalteten Transistor T8
erhalten wir 1/(1/24 + 1/12) = 8/1. Die Parallelschaltung mit T7 ergibt
8/1 + 6/1 = 14/1 und die Serienschaltung mit T6 ergibt schließlich ein ef-
fektives w/l-Verhältnis des p-MOS Blocks von 1/(1/14 + 1/12) = 6, 46/1.
Setzen wir diesen Wert in (11.34) ein, so ergibt sich im günstigsten Fall eine
Anstiegszeit von
tr ⇡ 93 ns . (11.37)
Mit dem n-MOS Block wird analog verfahren. Die Serienschaltung T4 ,
T5 ergibt ein e↵ektives w/l-Verhältnis von 1/(1/6 + 1/6) = 3/1. Durch den
dazu parallel geschalteten Transistor T3 erhalten wir 3/1 + 3/1 = 6/1. Die
Serienschaltung mit T2 ergibt 1/(1/6 + 1/6) = 3/1 und die Parallelschaltung
mit T1 ergibt schließlich ein e↵ektives w/l-Verhältnis des n-MOS Blocks von
3/1 + 2/1 = 5/1. Setzen wir diesen Wert in (11.35) ein, ergibt sich im güns-
tigsten Fall eine Abfallzeit von

tf ⇡ 60 ns . (11.38)

Lösung zu d. Flächenbedarf des Gatters

Einen Schätzwert für den Flächenbedarf des Gatters erhalten wir durch Sum-
mation des Flächenbedarfs Ai = wi li der einzelnen Transistoren Ti des Gat-
ters. Die Verdrahtung der Transistoren bleibt bei dieser überschlägigen Be-
rechnung unberücksichtigt. Bei der Dimensionierung gemäß Teilaufgabe b und
einer Kanallänge von l = 1 µm besteht das Gatter nach Abb. 11.3 aus
• 1 Transistor mit w = 2 µm,
• 1 Transistor mit w = 3 µm,
• 4 Transistoren mit w = 6 µm und
• 4 Transistoren mit w = 12 µm.
Es ergibt sich also insgesamt ein Flächenbedarf von

A ⇡ 77 µm2 . (11.39)

Es sei an dieser Stelle angemerkt, dass es bei der Dimensionierung der


Transistoren unendlich viele Lösungen gibt. Zum einen ist es nämlich nicht
erforderlich, alle Transistoren des jeweils betrachteten Strompfades mit dem
gleichen w/l-Verhältnis zu versehen. Vielmehr ist eine beliebige Verteilung der
w/l-Verhältnisse möglich, solange nur das e↵ektive w/l-Verhältnis gleich dem
11.4 C2 MOS-Technologie 231

w/l-Verhältnis im Referenzinverter ist. Zum anderen kann auch die Reihen-


folge der jeweils betrachteten Strompfade das Ergebnis beeinflussen, wie im
folgenden Beispiel kurz gezeigt wird:
Es wird wieder das CMOS-Gatter nach Abb. 11.3 betrachtet. Beginnt
man bei der Dimensionierung des p-MOS Blocks nicht mit dem ungünstigsten
Strompfad, sondern mit dem Pfad T6 ! T7 , so erhält man
w/l|T 6,T 7 = 2 w/l|eq,p = 8/1 . (11.40)
Für den Strompfad T6 ! T8 ! T9 ergibt sich
w/l|T 8,T 9 = 16/1 . (11.41)
Aus Symmetriegründen folgt
w/l|T 10 = w/l|T 9 = 16/1 . (11.42)
Beginnt man bei der Dimensionierung des n-MOS Blocks ebenfalls nicht mit
dem ungünstigsten Strompfad, sondern mit dem Pfad durch T1 , so erhält man
w/l|T 1 = w/l|eq,n = 2/1 . (11.43)
Für den Pfad T2 ! T3 ergibt sich
w/l|T 2,T 3 = 2 w/l|eq,n = 4/1 . (11.44)
Und für den Pfad T2 ! T4 ! T5 erhält man schließlich
w/l|T 4,T 5 = 8/1 . (11.45)
Die Ergebnisse unterscheiden sich also deutlich von denen aus Teilaufgabe b.
Bei einer gegebenen Kanallänge von l = 1 µm besteht das CMOS-Gatter in
diesem Beispiel aus
• 1 Transistor mit w = 2 µm,
• 2 Transistoren mit w = 4 µm,
• 4 Transistoren mit w = 8 µm und
• 3 Transistoren mit w = 16 µm.
Es ergibt sich also insgesamt ein Flächenbedarf von A ⇡ 90 µm2 und somit
ein höherer Wert als bei der Dimensionierung gemäß Teilaufgabe b.

11.4 C2 MOS-Technologie

Aufgabenstellung

Skizzieren Sie einen Inverter, ein NAND- und ein NOR-Gatter sowie ein Gat-
ter, welches die logische Funktion y = x1 ·(x2 +(x3 ·x4 )) realisiert, in getakteter
CMOS-Logik (C2 MOS).
232 11 Logikschaltungen

Lösung
Bei der C2 MOS-Technologie wird die n-MOS Logik nach den gleichen Regeln
entworfen wie der n-MOS Block bei CMOS-Schaltungen. Für den C2 MOS-
11.2.5 Inverter erhält man daher die in Abb. 11.4, links, gezeigte Schaltung. Das
NAND-Gatter in C2 MOS-Technologie ist in Abb. 11.4, rechts, dargestellt.
Abbildung 11.5 zeigt das NOR-Gatter (links) sowie das Gatter zur Realisie-
rung der Funktion y = x1 · (x2 + (x3 · x4 )) (rechts) in C2 MOS-Technologie.

UB UB

T1 T1
y=x y = x1 . x2

CL x1 CL
x
x2

T2 T2

Abb. 11.4. Inverter (links) und NAND-Gatter (rechts) in C2 MOS-Technologie

UB UB

T1 T1
y = x1 + x2 y = x1 . (x2 + (x3. x4))

CL x1 CL

x1 x2
x3
x2
x4

T2

T2

Abb. 11.5. NOR-Gatter (links) und Gatter zur Realisierung der Funktion
y = x1 · (x2 + (x3 · x4 )) (rechts) in C2 MOS-Technologie

PSpice: 11 C2MOS-Inverter
11.5 Treiberschaltung für große kapazitive Lasten 233

11.5 Treiberschaltung für große kapazitive Lasten

Aufgabenstellung

Gegeben sei das CMOS-Gatter nach Abb. 11.6, bestehend aus einer Logik-
Schaltung und einem Komplementärinverter als Ausgangstreiber, mit dem
eine Lastkapazität umgeladen werden soll.

CMOS-Gatter
UB

Logik Y

Ce CL

Abb. 11.6. Umladen einer großen parasitären Lastkapazität mit einem CMOS-
Inverter
Dabei gelten folgende Überlegungen: Die Eingangskapazität Ce eines Inver-
ters ist im Wesentlichen durch dessen Gatekapazität gegeben und damit - bei
vorgegebenem l - proportional zur Kanalweite w der Transistoren, d.h. es gilt

Ce ⇠ w . (11.46)

Die lastabhängige Schaltzeit eines Inverters sei td0 , wenn der Inverter so di-
mensioniert ist, dass die Eingangskapazität ebenso groß ist wie die Lastkapa-
zität des Inverters, d.h. wenn Ce = CL ist. Da die Schaltzeit proportional der
Lastkapazität CL ist, gilt für den Fall, dass die Lastkapazität k mal so groß
ist wie die Eingangskapazität Ce für die sich dann ergebende Schaltzeit

td = k td0 . (11.47)

Für den in Abb. 11.6 gezeigten Fall mit der Lastkapazität CL und der Ein-
gangskapazität Ce ergibt sich also eine Verzögerungszeit von
CL
td = td0 , (11.48)
Ce
die für große Verhältnisse CL /Ce sehr große Werte annehmen kann.
Im Folgenden soll nun gezeigt werden, dass sich die Schaltzeit mit Hilfe
zusätzlicher, geeignet dimensionierter Inverter, bei denen die zu treibende
Lastkapazität von Stufe zu Stufe um einen bestimmten Faktor k ansteigt,
d.h.
234 11 Logikschaltungen

Ci+1 = k Ci , (11.49)
(vgl. Abb. 11.7) deutlich verringern lässt.

CMOS-Gatter Inverterkette
UB UB UB
UB

Logik Y

Ce C1 C2 CN CL

Abb. 11.7. Umladen einer großen Lastkapazität mit einer Inverterkette

a. Gegeben sei die in Abb. 11.7 gezeigte Schaltung, bei der die Lastka-
pazitäten von Stufe zu Stufe um den Faktor k ansteigen. Bestimmen
Sie die Gesamtverzögerungszeit td,ges der aus Ausgangstreiber und
nachgeschalteter Inverterkette mit N Invertern bestehenden Anordnung
in Abhängigkeit von td0 , k und der Gesamtzahl (N + 1) der Inverter.

b. Eliminieren Sie den Term (N + 1) in dem in Teilaufgabe a gefundenen


Ausdruck für die Gesamtverzögerungszeit. Hinweis: Bestimmen Sie zu
diesem Zweck die Beziehung zwischen der Lastkapazität CL und der
Eingangskapazität Ce des Ausgangstreibers.

c. Bestimmen Sie das Kapazitätsverhältnis k so, dass die Gesamtverzöge-


rungszeit td,ges der Schaltung, bestehend aus Ausgangstreiber und
Inverterkette, minimal wird. Wie groß ist die Anzahl N der zusätzlichen
Inverter in diesem Fall zu wählen?

Die hergeleiteten Beziehungen sollen nun in einem praktischen Beispiel ange-


wendet werden: Der Ausgangstreiber habe ein w/l-Verhältnis von w/l|p = 4/1
bzw. w/l|n = 2/1 und eine Eingangskapazität von Ce = 10 fF. Die zu trei-
bende Last sei CL = 1 pF.
d. Wie viele zusätzliche Inverterstufen werden benötigt, um die Gesamt-
verzögerungszeit zu minimieren? Wie groß ist der Faktor k zu wählen?

e. Geben Sie die w/l-Verhältnisse der Transistoren in der Inverterkette an.


11.5 Treiberschaltung für große kapazitive Lasten 235

Lösung zu a. Ausdruck für die Gesamtverzögerungszeit

Da das Verhältnis von Last- zu Eingangskapazität für jede Stufe der Schaltung
den Faktor k aufweist und gemäß (11.47) die Verzögerungszeit eines jeden
Inverters td = k td0 beträgt, ergibt sich bei insgesamt (N + 1) Invertern eine
Gesamtverzögerungszeit von

td,ges = (N + 1)td
= (N + 1)k td0 . (11.50)

Lösung zu b. Eliminieren des Terms (N + 1)

Da das Kapazitätsverhältnis von einer Stufe zur nächsten jeweils k beträgt,


gilt für die letzte Stufe der Schaltung

CL = k CN . (11.51)

Für die (N 1)-te Stufe ergibt sich analog

CN = k CN 1 . (11.52)

Entsprechend gilt für die erste Stufe der Inverterkette

C2 = k C1 (11.53)

und
C1 = k Ce (11.54)
für den Ausgangstreiber des Gatters. Durch rekursives Einsetzen erhalten wir
aus den obigen Gleichungen zunächst die Beziehung

CL = k (N +1) Ce . (11.55)

Division durch Ce und anschließendes Logarithmieren führt auf


✓ ◆
CL
ln = (N + 1) ln k . (11.56)
Ce

Durch Umstellen nach (N + 1) ergibt sich der Ausdruck


⇣ ⌘
ln C Ce
L

(N + 1) = . (11.57)
ln k
Durch Einsetzen dieses Ergebnisses in (11.50) eliminieren wir den Term (N +1)
und erhalten somit für die Gesamtverzögerungszeit
✓ ◆
k CL
td,ges = ln td0 . (11.58)
ln k Ce
236 11 Logikschaltungen

Lösung zu c. Minimierung der Gesamtverzögerungszeit

Die Gesamtverzögerungszeit nach (11.58) wird minimal, wenn der Ausdruck

k
✓(k) = (11.59)
ln k
minimal wird, d.h. wenn gilt
d✓ ln k 1
= =0. (11.60)
dk (ln k)2

Daraus folgt
k = e ⇡ 2, 718 . (11.61)
Eine minimale Gesamtverzögerungszeit ergibt sich also, wenn das Kapazitäts-
verhältnis k gleich der Eulerschen Zahl e (Basis des natürlichen Logarithmus)
ist. Für die Anzahl der zusätzlich erforderlichen Inverterstufen erhalten wir
mit (11.57) und k = e ✓ ◆
CL
N = ln 1. (11.62)
Ce

Lösung zu d. Praktisches Beispiel

Mit den gegebenen Zahlenwerten bestimmt sich aus (11.62) die Anzahl der
zusätzlich erforderlichen Inverterstufen zu
✓ ◆ ✓ ◆
CL 1 pF
N = ln 1 = ln 1 = ln 100 1 = 3, 605 . (11.63)
Ce 10 fF

Da für die Anzahl der zusätzlichen Inverter nur ein ganzzahliges Ergebnis
infrage kommt und es sich zudem um eine gerade Zahl handeln muss, damit
keine Inversion des Signals eintritt, wählen wir N = 4. Für diesen Fall ergibt
sich durch Umstellen von (11.55)
r
(N +1) CL
p5
k= = 100 = 2, 512 (11.64)
Ce

und mit (11.50) eine Gesamtverzögerungszeit von

td,ges = (N + 1)k td0 = 5 ⇥ 2, 512 td0 = 12, 56 td0 . (11.65)

Im Vergleich dazu ergibt sich bei einem einzelnen Ausgangstreiber gemäß


(11.48) die deutlich größere Verzögerungszeit von td,ges = 100 td0 .
11.5 Treiberschaltung für große kapazitive Lasten 237

Lösung zu e. w/l-Verhältnisse der Transistoren

Da die Eingangskapazität Ci von einer Stufe zur nächsten um den Faktor


k = 2, 512 wachsen muss, um die Gesamtverzögerungszeit der Schaltung zu
minimieren, müssen auch die w/l-Verhältnisse der Transistoren von einer Stufe
zur nächsten um diesen Faktor größer werden. Ausgehend von dem Ausgangs-
treiber mit den w/l-Verhältnissen w/l|p = 4/1 bzw. w/l|n = 2/1, erhalten
wir daher die in Tabelle 11.1 angegebenen w/l-Verhältnisse der nachfolgenden
Stufen. Die folgenden beiden PSpice-Simulationen belegen, dass es durch die
Verwendung der Inverterkette zu einer deutlichen Verringerung der Schaltzei-
ten kommt.

PSpice: 11 Ohne Inverterkette und 11 Mit Inverterkette

Tabelle 11.1. w/l-Verhältnisse der Transistoren in den vier Inverterstufen


i=1 i=2 i=3 i=4
w/l|p,i 10, 05/1 25, 24/1 63, 40/1 159, 2/1
w/l|n,i 5, 02/1 12, 62/1 31, 70/1 79, 6/1
12
Herstellung integrierter Schaltungen in
CMOS-Technik

12.1 Layout-Analyse

Aufgabenstellung
Gegeben sei das in Abb. 12.1 gezeigte Layout der bei der Herstellung einer
CMOS-Schaltung verwendeten Masken. Die Substratanschlüsse der Transis-
toren wurden der Übersichtlichkeit halber nicht mit eingezeichnet.

Legende

NWELL

PMOS

NMOS

A B METAL

POLY

CONTACT

C Z C

Abb. 12.1. Layout einer CMOS-Schaltung

a. Zeichnen Sie das zugehörige Schaltbild auf Transistorebene.

b. Welche logische Funktion wird realisiert?

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,


DOI 10.1007/978-3-642-21011-2_12, © Springer-Verlag Berlin Heidelberg 2011
240 12 Herstellung integrierter Schaltungen in CMOS-Technik

Lösung zu a. Schaltbild

Im Layout der Schaltung (Abb. 12.2) sind deutlich die beiden p-Kanal Tran-
sistoren T1 und T2 sowie die beiden n-Kanal Transistoren T3 und T4 zu er-
kennen, wobei die p-Kanal Transistoren ein größeres w/l-Verhältnis haben als
12.5 die n-Kanal Transistoren. Die Transistoren sind durch Metall- oder Polysili-
12.6 ziumleiterbahnen miteinander verdrahtet.

T1 T2

Legende

NWELL

PMOS

NMOS

A B METAL

POLY

CONTACT

T3 C Z C T4

Abb. 12.2. Layout einer CMOS-Schaltung mit den p-Kanal Transistoren T1 und
T2 sowie den n-Kanal Transistoren T3 und T4 .

Um Platz zu sparen, sind ein Drain- bzw. Source-Gebiet von T1 und T2 als
ein gemeinsames Gebiet ausgeführt, welches über eine Metallleiterbahn mit
dem Schaltungsknoten Z verbunden ist.
Beim p-Kanal Transistor T1 ist eines der Drain- bzw. Source-Gebiete mit
dem Schaltungsknoten A und die Gate-Elektrode mit dem Knoten C verbun-
den. Ein Drain- bzw. Source-Gebiet von T2 ist mit dem Knoten B und die
Gate-Elektrode mit dem Knoten C verbunden.
Analysiert man die Verdrahtung der n-Kanal Transistoren T3 und T4 auf
die gleiche Weise, so erhält man schließlich das in Abb. 12.3 gezeigte elektrische
Schaltbild.

S.m.i.L.E: 11.2 CMOS-Prozess


12.2 Layout-Synthese 241

T1
A
T3

C
Z
C

T2
B
T4

C
Abb. 12.3. Zum Layout nach Abb. 12.2 gehöriges elektrisches Schaltbild

Lösung zu b. Logische Funktion

Es wird das in Abb. 12.3 gezeigte Schaltbild betrachtet. Liegt der Steuerein-
gang C auf H-Pegel, so sperren die Transistoren T2 und T4 , während T1 und
T3 leiten und somit ein Transferelement (vgl. Abschn. 4.6) bilden. Dies hat zur
Folge, dass das Eingangssignal A auf den Ausgang Z durchgeschaltet wird.
Liegt der Steuereingang C hingegen auf L-Pegel, so bilden die Transisto-
ren T2 und T4 ein Transferelement, wodurch das Eingangssignal B auf den
Ausgang Z gelangt. Es wird somit die logische Funktion

Z = (A · C) + (B · C) (12.1)

realisiert, was der Funktion eines 2 zu 1 Multiplexers entspricht.

PSpice: 12 Multiplexer

12.2 Layout-Synthese

Aufgabenstellung

Die logische Funktion


y = (x1 + x2 ) · (x3 + x4 ) (12.2)
ist in CMOS-Technik zu realisieren.
a. Zeichnen Sie das Schaltbild auf Transistorebene.
242 12 Herstellung integrierter Schaltungen in CMOS-Technik

b. Ergänzen Sie das in Abb. 12.4 gezeigte Layout. Hinweis: Die Substratan-
schlüsse der Transistoren müssen nicht dargestellt werden.

Legende

UB NWELL

PMOS

NMOS

METAL

POLY

0V
CONTACT

Abb. 12.4. Unvollständiges Layout einer CMOS-Schaltung. Das Layout ist so zu


ergänzen, dass sich die logische Funktion y = (x1 + x2 ) · (x3 + x4 ) ergibt

Lösung zu a. Schaltbild
Wendet man die in Kap. 11 ausführlich behandelten Entwurfsmethoden für
CMOS-Schaltungen an, so erhält man das in Abb. 12.5 gezeigte Schaltbild
zur Realisierung der logischen Funktion y = (x1 + x2 ) · (x3 + x4 ).

Lösung zu b. Layout
Das unvollständige Layout (Abb. 12.4) wird nun so erweitert, dass sich die
in Abb. 12.5 gezeigte Schaltung ergibt. An den Stellen, an denen die vertikal
angeordneten Polysiliziumleiterbahnen über die schraffierten Implantationsge-
biete laufen, entstehen Transistoren mit dem Polysilizium als Gate-Elektrode.
Die Polysiliziumleiterbahnen werden daher den Eingangsvariablen x1 bis x4
12.6 zugeordnet. Die oberen vier Transistoren bilden den p-MOS Block und die
unteren vier Transistoren den n-MOS Block der Schaltung. Mit Hilfe von ho-
rizontal verlaufenden Metallleiterbahnen und Kontakten werden anschließend
die Drain- und Source-Gebiete der Transistoren so verdrahtet, dass die Schal-
tung nach Abb. 12.5 entsteht. Das fertige Layout ist in Abb. 12.6 gezeigt.
An dieser Stelle sei angemerkt, dass eine deutliche Platzersparnis im Lay-
out erreicht werden kann, wenn Drain- bzw. Sourceanschlüsse von Transisto-
ren gleichen Typs durch gemeinsame Implantationsgebiete zusammengeschal-
tet werden können. Zu diesem Zweck muss in der Regel die Reihenfolge der
Polysiliziumleiterbahnen in geeigneter Weise geändert werden.
12.2 Layout-Synthese 243

UB

x1 x3

x2 x4

x1 x2

x3 x4

Abb. 12.5. Schaltung zur Realisierung der Funktion y = (x1 + x2 ) · (x3 + x4 )

Legende

UB NWELL

PMOS

NMOS

y
METAL

POLY

0V
CONTACT

X1 X2 X3 X4

Abb. 12.6. Layout der CMOS-Schaltung nach Abb. 12.5


244 12 Herstellung integrierter Schaltungen in CMOS-Technik

So ist es beispielsweise möglich, durch Vertauschen der Leiterbahnen x3 und


x4 im Layout nach Abb. 12.6, die Implantationsgebiete der vier p-MOS Tran-
sistoren und die Implantationsgebiete der vier n-MOS Transistoren als jeweils
ein gemeinsames Gebiet auszuführen (Abb. 12.7). Bei entsprechender Ver-
drahtung mit Metallleiterbahnen ergibt sich dann ebenfalls die zu realisierende
logische Funktion (12.2).

Legende
UB NWELL

PMOS

NMOS
y
METAL

POLY

0V
CONTACT

X1 X2 X4 X3

Abb. 12.7. Layout der CMOS-Schaltung nach Abb. 12.5. Aus Gründen der Platz-
ersparnis wurden die Implantationsgebiete der Transistoren eines Typs als ein ge-
meinsames Gebiet ausgelegt
13
Anhang

13.1 Normreihen für Bauteilnennwerte

Tabelle 13.1. Normreihe E6


1, 0 1, 5 2, 2 3, 3 4, 7 6, 8

Tabelle 13.2. Normreihe E12


1, 0 1, 2 1, 5 1, 8 2, 2 2, 7 3, 3 3, 9 4, 7 5, 6 6, 8 8, 2

Tabelle 13.3. Normreihe E24


1, 0 1, 1 1, 2 1, 3 1, 5 1, 6 1, 8 2, 0 2, 2 2, 4 2, 7 3, 0
3, 3 3, 6 3, 9 4, 3 4, 7 5, 1 5, 6 6, 2 6, 8 7, 5 8, 2 9, 1

H. Göbel, H. Siemund, Übungsaufgaben zur Halbleiter-Schaltungstechnik,


DOI 10.1007/978-3-642-21011-2, © Springer-Verlag Berlin Heidelberg 2011