DESARROLLO DEL CIRCUITO INTEGRADO DE UN SINTETIZADOR DE

FRECUENCIA PARA UN RADAR FMCW

Autor: Ortín Gaitero, Paloma.

Director: Avignon-Meseldzija, Emilie.

Entidad Colaboradora: CentraleSupélec.

RESUMEN DEL PROYECTO

I- Introducción variación de esta frecuencia sea perfectamente

lineal.
Hoy en día se pueden encontrar
circuitos integrados en casi cualquier
dispositivo. Lo que antes era exclusivo de
ciertos sistemas, ahora se utiliza en
prácticamente todo lo que esté alimentado
eléctricamente, desde una lavadora hasta un
reloj, pasando por todo tipo de máquinas
industriales. En definitiva, todos los sistemas
electrónicos utilizan circuitos integrados. Se Figura 1: Señal chirp
caracterizan por ser de pequeñas dimensiones
y estar fabricados en un material Las señales chrirp son creadas por los
semiconductor, normalmente silicio. VCO u osciladores controlados en tensión.
Estos dispositivos contienen elementos no
El objetivo de este proyecto es diseñar lineales que crean una distorsión en la
un circuito integrado con ayuda de un linealidad de la frecuencia. Para evitar esta
programa CAD, Cadence ID Virtuoso. El distorsión, se crea el sintetizador de
circuito diseñado servirá como sintetizador de frecuencia, el cual tiene una estructura en
frecuencia para un radar FMCW, el cual se bucle cerrado que controla y corrige el
utiliza en múltiples aplicaciones, por ejemplo comportamiento de la señal.
para medir dimensiones automáticamente en la
industria, o en los radares utilizados por los Los elementos que componen el
drones. sintetizador de frecuencia son los siguientes:

Un radar FMCW es un radar de onda

continua modulada en frecuencia. Este radar,
envía una señal de tipo chirp desde una
antena, la cual es reflejada por un objeto y
captada por otra antena, para así medir la
distancia. Una señal de tipo chirp es una señal
sinusoidal cuya frecuencia varía linealmente
con el tiempo. Para obtener una medida
precisa de la distancia, es necesario que la
Figura 2: Estructura del sintetizador

1
 Comparador fase-frecuencia (PFD, phase
frequency detector): genera dos señales de
salida en función del desfase entre las
señales de entrada.
 Bomba de carga (CP, charge pump): crea
una corriente proporcional a la diferencia
entre las dos salidas del comparador.
 Filtro de paso bajo (LF, low-pass filter):
estabiliza el bucle y filtra las frecuencias
parásitas.
 Oscilador controlado en tensión (VCO):
genera una señal periódica cuya frecuencia
varía en función de la tensión de entrada.
 Divisor de frecuencia (divider): divide la
frecuencia de salida del VCO por 1024.
Los objetivos que se pretenden
alcanzar son los siguientes:
 Estudio teórico del sintetizador de
frecuencia, teniendo en cuenta el contexto
del radar en el que se utilizará.
 Modelado del comportamiento del
sintetizador de frecuencia en Simulink.
 Mejora del comportamiento del
sintetizador.
 Diseño del circuito integrado de los
diferentes bloques que componen el
sistema.
Todos los objetivos se han cumplido
satisfactoriamente excepto el último, que solo
ha sido completado parcialmente. En concreto,
todos los bloques han sido realizados excepto
el filtro y el oscilador.
II- Metodología
Para la consecución de los objetivos se
ha empezado por desarrollar un modelo
teórico tanto del radar como del sintetizador
de frecuencia, incluyendo un modelo de
simulación en Matlab/Simulink.
A continuación se ha pasado a crear los
diferentes elementos que componen el
sintetizador. Para ello, se ha seguido la
metodología del “flujo de diseño”.
Está compuesto de dos partes
principales, una parte teórica y otra práctica.
En la parte teórica se redactan las
especificaciones del circuito eléctrico y,
partiendo de modelos electrónicos, se crea un
circuito. Esta fase termina con la simulación
del mismo y su validación. La parte práctica o
física del proceso consiste en el diseño del
layout del circuito, con sus correspondientes
verificaciones y modificaciones. Por último, se
extraen los elementos parásitos que contiene el
layout por construcción y se simula y valida
por última vez. Terminada esta fase el circuito
ya puede ser enviado para su fabricación.
Una vez diseñados los layouts de los
componentes, se han añadido dos bloques para
mejorar el comportamiento del sistema:
 Un banco de retrasos, cuya función es la
de “alejar” las frecuencias parásitas de la
frecuencia fundamental de la salida para
así facilitar su filtrado.
 Un generador de números pseudo
aleatorios o PRNG, para cortar la
periodicidad de las frecuencias parásitas en
la salida y así obtener una frecuencia
fundamental aislada.
Estos nuevos bloques han sido
diseñados utilizando Matlab y Simulink
para después realizar su layout siguiendo
de nuevo el flujo de diseño.
III- Resultados
Se han diseñado los layouts de los
diferentes bloques que constituyen el sistema
completo, en concreto del comparador de fase-
2
frecuencia, de la bomba de carga y del divisor
de frecuencia.
Figura 3: Layout del PFD y la bomba de carga
Figura 4: Layout del divisor de frecuencia
Un factor fundamental en estos diseños
es la utilización del espacio, ya que el precio
del circuito integrado depende directamente de
él. Se puede observar en la figura 3 que el
layout no es óptimo, ya que se puede crear un
diseño más compacto reorganizando el espacio
para aprovecharlo mejor. Sin embargo, en el
layout del divisor de frecuencia se puede ver
que el espacio está aprovechado al máximo,
por lo tanto es una configuración óptima.
Una vez realizados los layouts de las
principales partes del circuito, se han añadido
dos mejoras.
La primera es un banco de retrasos,
compuesto por cuatro retrasos.
Figura 5: Adición del banco de retrasos al
sintetizador
Se ha creado un modelo Simulink para
comprobar su funcionamiento en el conjunto.
Se han comparado ambas entradas del VCO, y
se ha comprobado que, en el caso del circuito
modificado, la entrada es más lineal y oscila
menos, por lo tanto se ha mejorado la
estabilidad del circuito.
Figura 6: Salida de la bomba de carga y entrada
del VCO (sin y con banco de retrasos
respectivamente)
Además, se han comparado los
espectros en frecuencia de la salida del VCO
en el modelo original y el modelo con los
retrasos. El resultado es que la señal del circuito
con el banco de retrasos tiene menos
frecuencias parásitas o spurs, los cuales se
encuentran bastante cerca de la frecuencia
fundamental en el caso del circuito original.
Por ello, el comportamiento del circuito
añadiendo el banco de retrasos es mejor.
La siguiente mejora añadida es un
generador de números pseudo aleatorios o
PRNG, utilizado para elegir aleatoriamente la
salida del banco de retrasos.
Figura 7: Adición del PRNG al sintetizador
3
 Con esta aleatoriedad se consigue
romper la periodicidad de las señales parásitas
y así aislar la frecuencia fundamental.
Se han seguido los mismos ensayos
que con el banco de retrasos obteniendo un
resultado positivo.
Por último, también se han diseñado
los layouts de estos bloques.
Figura 8: Layout de un retraso
Figura 9: Layout del PRNG
Como en el diseño del divisor de
frecuencia, se ha intentado optimizar al
máximo el espacio.
IV- Conclusiones
Un objetivo no ha sido alcanzado
completamente; en concreto, ha faltado crear
un bloque y unir el conjunto.
Desgraciadamente, no se ha podido diseñar ni
el VCO ni el filtro. Se ha decidido que sean
estos elementos, ya que se pueden encontrar
en el mercado con facilidad. Por ello, no ha
sido posible unir todos los componentes del
circuito, pero ha sido posible simular el
comportamiento de la configuración final en
Simulink, con un resultado satisfactorio.
Uno de los puntos más importantes del
proyecto ha sido el aprendizaje del programa
Cadence y la asimilación de la metodología de
trabajo del flujo de diseño. Ambos objetivos
han sido conseguidos.
Globalmente, el resultado es
satisfactorio. Se han adquirido muchos
conocimientos de microelectrónica, tanto
analógica como digital, además de nociones de
arquitectura de semiconductores. También se
ha aplicado resultados de automática y control.
V- Referencias
[1] “FMCW Radar Sensors, application
notes”, Sivers IMA AB, 2011.
[2] B. Razavi, “RF Microelectronics,
University of California”, Los Angeles, 1998.
[3] C. Boizard, A. Comolet-Tirman, “CEI- Pré
distorsion radar : Conception d’un synthétiseur
de fréquence de type II”, CentraleSupélec,
2016.
[4] E. Avignon-Meseldzija, S. Azarian,
“Dynamically Reconfigurable Frequency
Synthesizer For Integrated FMCW Radar”,
IEEE International Radar Conference, 2014.
4
 DEVELOPMENT OF THE INTEGRATED CIRCUIT OF A FRECUENCY
SYNTHESIZER FOR AN FMCW RADAR
Author: Ortín Gaitero, Paloma.

Director: Avignon-Meseldzija, Emilie.

Associates: CentraleSupélec.

ABSTRACT

I- Introduction
Nowadays, integrated circuits can be
found in almost any device. What was once
unique for some systems is used now in
practically everything that is powered by
electricity, from a washing machine to a watch
and of course every kind of industrial
Figure 1: Chirp signal
machines. In the end, all electronic systems
have an integrated circuit. They are Chirp signals are created by VCOs,
characterized by its small size and by being Voltage Controlled Oscillators. This kind of
made of a semiconductor material, usually device contains non linear elements that create
silicon. a distortion in frequency’s linearity. To avoid
distortion, a frequency synthesizer must be
The aim of this project is to design an
created, which has a closed-loop structure to
integrated circuit with the assistance of a CAD
control and correct the performance of the
program: Cadence ID Virtuoso. The designed
signal.
circuit will be a frequency synthesizer fon an
FMCW radar, which is used for multiple Frequency synthesizer’s elements are as
applications such as the automatic follows:
measurement of dimensions in the industry or
the radars on drones.

An FMCW radar is a Frequency

Modulated Continuous Wave radar. This
device sends a chrip signal from an antenna,
which is reflected by an object and received by
another antenna in order to measure the
distance. A chirp signal is a sinusoidal signal
whose frequency changes linearly with time.
In order to obtain a exact measure of the
distance, the variation of this frequency must Figure 2: Synthesizer’s structure
be perfectly linear.

1
 Phase frequency detector (PFD): it
generates two outputs according to the lag
between the input signals.
 Charge pump (CP): it creates a current
which is proportional to the different
between comparator’s both outputs.
 Low-pass filter (LF): it stabilizes the loop
and filters the parasitic frequencies.
 Voltage Controlled Oscillator (VCO): it
generates a periodic signal whose
frequency changes with the input’s
voltage.
 Frequency divider: it divides VCO’s
output frequency by 1024.
The objectives to be achieved are:
 Theoretical study of the frequency
synthesizer, considering the context of the
FMCW radar.
 Model of the frequency synthesizer’s
behavior in Simulink.
 Improvement of the frequency
synthesizer’s behavior.
 Design of the integrated circuit of the
different blocks that make up the system.
All objectives have been satisfactorily
fulfilled, except the last one which has been
partially met. In particular, all blocks have
been made excepting the filter and the
oscillator.
II- Metodology
To reach the goals, the first phase has
been the development of a theoretical model
of the radar and the synthesizer, including a
Matlab/ Simulink model.
Then, the different elements that make
up the synthesizer have been created. The
“design flux” methodology has been followed
in this part.
This methodology has two main parts:
a theoretical and a practical part. In the
theoretical part, the technical specifications are
made and an electrical circuit is made from
electronic models. This phase ends with the
simulation of the circuit and its validation.
The practical or physical part consists
on the layout’s design, with its corresponding
tests and modifications. In the end, the
extraction of the parasitic elements of the
layout is made, which exist by construction,
and it is simulated and validated one last time.
At the end of this phase, the circuit is ready to
be produced.
Once the layouts of the blocks have
been designed, two more components have
been added to improve the performances of
the system:
 A set of delays, whose role is to move the
parasitic frequencies away from the
fundamental frequency of the output, in
order to make the filtering easier.
 A Pseudo Random Number Generator or
PRNG, to cut the periodicity of the
parasitic frequencies of the output to
obtain an isolated fundamental frequency.
Theese new sub systems have been
designed using Matlab and Smulink, and
then the layout has been created following
the design flow.
III- Results
The blocks’ layouts of the complete
system have been designed, in particular de
phase frequency detector, the charge pump
and the frequency divider.
2

Figure 3: PFD and charge pump’s layout
Figura 4: Frequency divider’s layout
The use of space is a key factor in this
design, since the cost of the integrated circuit
depends directly on it. On figure 3 we can see
that the layout is not optimal, because a more
compact design can be created by
reorganizing the space. However, the
frequency divider’s layout is optimal and the
space is fully used.
Once the layouts of the main parts have
been made, two improvements have been
added.
Firstly, a set of four delays has been
added.
Figure 5: Complete system with the set of delays
To verify the performance of the block
in the system, a Simulink model has been
made. Both inputs of the oscillator have been
compared. In the case of the modified circuit,
the signal is more linear and oscillates less, so
the stability has been improved.
Figure 6: Charge pump’s output and VCO’s input
(with and without the set of delays, respectively)
In addition, the frequency spectrums of
VCO’s outputs have been compared. The
signal of the new circuit has less parasitic
frequencies or spurs, which are fairly close to
the fundamental frequency in the case of the
original circuit. The performance of the new
circuit is better.
The other added improvement is a
Pseudo Random Number Gernerator or
PRNG, which is used to randomly choose the
output from the set of delays.
Figure 7: Complete system with the PRNGs
With this randomness, the periodicity
of the parasitic signals is broken, so the
fundamental frequency is isolated.
The same tests as with the set of delays
have been made, achieving a satisfactory
result.
3
 Finally, the layouts of these blocks
have been designed.
The overall result is satisfactory. Some
new skills have been acquired in both
analogical and digital microelectronics, and
also some notions of semiconductors. Some
results of automatic control.

Figure 8: One delay’s layout
V- References
[1] “FMCW Radar Sensors, application
notes”, Sivers IMA AB, 2011.
[2] B. Razavi, “RF Microelectronics,
University of California”, Los Angeles, 1998.

[3] C. Boizard, A. Comolet-Tirman, “CEI- Pré

distorsion radar : Conception d’un synthétiseur
de fréquence de type II”, CentraleSupélec,
2016.

Figure 9: PRNG’s layout [4] E. Avignon-Meseldzija, S. Azarian,

“Dynamically Reconfigurable Frequency
As in frequency divider’s design, the Synthesizer For Integrated FMCW Radar”,
space has been optimized. IEEE International Radar Conference, 2014.

IV- Conclusions
One of the objectives has not been
totally fulfilled; specifically, one block is
missing and we have not been able to join the
complete circuit. Unfortunately, neither the
oscillator nor the filter could be made. This
decision was made because they can be found
easily in market, and it was more important to
improve the system. That is why we could not
join all the blocks, but the complete simulation
could be made with Simulink, with a
successful result.

One of the main points of this projet

was the learning of the software Cadence and
the comprehension of the design flux
methodology. Both goals have been reached.