UNIVERSIDADE FEDERAL DO CEARÁ

CENTRO DE TECNOLOGIA
DEPARTAMENTO DE ENGENHARIA ELÉTRICA
Laboratório de Eletrônica Digital – 2019.1
Prática 06
Flip – Flops: O Básico
OBJETIVOS
 Compreender um sistema básico de armazenagem de informação digital.
 Familiarização com o princípio de funcionamento dos flip-flops.
 Desenvolver um latch utilizando portas NAND.
 Compreender o funcionamento de um flip-flop tipo S-R com clock a partir de portas lógicas.
 Estudar o flip-flop tipo J-K..

INTRODUÇÃO
As práticas anteriores tratavam do funcionamento de Circuitos Combinacionais. A saída dos
Circuitos Digitais apresentados era determinada de forma unívoca pelas entradas. Estes circuitos
apresentam uma limitação: a ausência de memória sobre os estados anteriores. Todo o
desenvolvimento computacional e de comunicações digitais está suportado pela concepção de
memória. Os computadores utilizados no dia-a-dia, por exemplo, dependem da existência de
contadores, osciladores, e de toda uma série de blocos lógicos que dependem do conhecimento
sobre os estados anteriores (memória) do sistema para seu correto funcionamento.
Existem diversos dispositivos básicos capazes de armazenar (memória) informação binária. De
forma genérica, se faz referência a um destes dispositivos de armazenamento como um flip-flop ou
FF. Estes dispositivos possuem uma saída Q que representa o seu estado (“setado” – Q = 1, ou
“resetado” – Q = 0). As entradas de controle destes dispositivos podem forçar a saída Q para um
destes dois estados possíveis, ou manter a saída no estado em que já estava anteriormente
(memória).
Alguns FFs podem mudar de estado a qualquer instante de tempo, dependendo apenas dos níveis
lógicos em suas entradas de controle – este tipo de FFs são os latches. Outros FFs só podem ter
mudanças na saída Q em instantes de tempo estabelecidos por um sinal de clock (normalmente, uma
onda quadrada aplicada em uma das entradas) – este tipo de FF são os flip-flops com clock. Os FFs
com clock servem de base para os Circuitos Digitais Síncronos, largamente utilizados.
O objetivo deste grupo de experimentos é fixar o funcionamento básico de latches e FFs com
clock, que serão utilizados na implementação dos Circuitos Digitais com memória – os Circuitos
Sequenciais.O MEIO-SOMADOR (Figura 1.a) é um circuito lógico combinacional que soma dois
números, A e B, de 1 bit cada. Este é um circuito básico, fundamental para a realização de
operações aritméticas binárias, e está incorporado, por exemplo, na Unidade Lógica Artimética
(ULA) de computadores digitais. A grande diferença desse circuito para o SOMADOR
COMPLETO (Figura 1.b) é a presença neste último de uma terceira entrada (Cin) que considera o
bit “vai-um” (carry in) de uma soma de bits em uma posição anterior.
PROCEDIMENTOS
Uma memória de um bit é o elemento fundamental para desenvolver qualquer outra memória.
Estas memórias de um bit podem "guardar" estados "1" (Q=1) ou estados "0" (Q=0). Uma estrutura
básica de uma memória pode ser obtida a partir da interligação de duas portas NAND, conforme
apresentado na figura 1.

Figura 1 – Latch de portas NAND.

Como pode ser observado na figura 1, existem duas saídas (Q e Q negado) que realimentam as
entradas. Realize os seguintes procedimentos:

1) Simule no Proteus o circuito da figura 1

2) Obtenha a tabela-verdade do circuito da Figura 1 montando o circuito no Kit
Didático.

O diagrama da figura 1 é um dispositivo básico de armazenamento de informação binária – um

FF do tipo latch. As mudanças na saída Q do dispositivo podem ocorrer a qualquer instante de
tempo, dependendo apenas dos níveis lógicos nas entradas S e R.
Quando há a ligação de diversos blocos lógicos para implementar um Sistema Digital complexo
(ex.: um microprocessador) é de interesse que as mudanças nas saídas dos blocos lógicos sejam
sincronizadas – ocorram em instantes específicos. Para estabelecer estes instantes específicos,
utiliza-se um sinal de clock (normalmente, uma onde quadrada de freqüência conhecida). Para
“sincronizar” os diversos blocos lógicos de um Sistema Digital é usual recorrer aos FFs com clock
como o da figura 2.

Figura 2 – FF com clock obtido a partir de latch com portas NAND.

A figura 2 apresenta um FF S-R com clock. Somente quando o pulso de clock (Ck) for positivo é
que a saída Q poderá ser modificada. Sobre o FF S-R com clock, pede-se:

3) Simule no Proteus o circuito da Figura 2

4) A partir das discussões realizadas na preparação, monte um flip-flop S-R com clock
no Kit Didático e obtenha a tabela-verdade do mesmo.
 O FF S-R não é o único FF com clock. O FF J-K é outro FF com clock que é largamente
utilizado na implementação de Circuitos Seqüenciais, e tem a vantagem de ter válidas todas as
combinações nas entradas de controle. A Figura 3 apresenta o diagrama do FF J-K.

Figura 3 – (a) Circuito equivalente de um FF tipo JK com portas NAND, (b) Detalhe da realimentação da
saída Q barrada, e (c) Símbolo do FF JK.

Sobre o FF J-K da figura 3, pede-se:

5) Simule no Proteus o bloco da Figura 3.(c) (JKFF)

6) Explique a influência da entrada de clock (Ck) no funcionamento do flip-flop tipo JK,
e monte sua tabela-verdade.

Tendo em vista a figura 4, implemente de forma semelhante o circuito que converte o flip-flop
JK em um flip-flop tipo D.

Figura 4 – Conversão do flip-flop tipo JK em tipo D.

Sobre o FF D da figura 4, pede-se:

7) Simule no Proteus o FF tipo D a partir do FF JK e uma porta inversora, conforme a
Figura 4.
8) Explique o funcionamento do FF tipo D, e levante sua tabela-verdade

Para casa (incluir no relatório), pede-se:

9) A figura 5 descreve o diagrama de um FF S-R com clock. Explique detalhadamente o

funcionamento: (i) dos circuitos detectores de borda e (ii) o funcionamento destes
circuitos detectores de borda no FF S-R.
Figura 5 – Simplificação do circuito interno de um FF tipo S-R disparado por borda.