FACULTAD DE INGENIERIA ELECTRONICA Y ELECTRICA

PROF. LUZ ADANAQUE INFANTE

TRABAJO NRO 3
Microelectrónica

INTEGRANTES

KORAFI APONTE ESDRAS 15190149

MARCELO MEGO SERGIO 15190117
QUIROZ TENORIO ITALO 14190143
VELITA ESPINOZA ERICK 14190148
ÑIQUEN LIÑAN RAÚL 14190140

PROF. LUZ ADANAQUE INFANTE

 CIRCUITOS A CAPACITORES CONMUTADOS

1. Diseñar un circuito pasa banda de segundo orden, que deje pasar una banda
de 15KHz a 150KHz. Mostrar las ecuaciones del diseño y cómo se obtienen los
valores de los elementos pasivos

Antes del diseño de este filtro pasa banda, debemos recordar que estos filtros
permiten solo el paso en una determinada banda de frecuencias y que atenúan
todas las demás, tal y como lo muestra la siguiente figura.

Para este caso hemos decidido diseñar un filtro pasa banda de segundo orden
del tipo Sallen Key, que lleva dicho nombre debido a sus dos creadores R.P Sallen
y E. L Key, ingenieros del laboratorio de Lincoln en MIT.

Está compuesto por ocho elementos, dos condensadores, cinco resistencias y un

amplificador operacional OPAMP, la forma de su diseño se muestra a
continuación.
Para determinar los valores de los elementos pasivos que permiten obtener una
banda limitada desde 15KHz hasta 150Khz, debemos tener en cuenta las
siguientes ecuaciones:

Donde:

 𝐶2 es un capacitor con valor libre (Escoger un valor adecuado)

 𝑓0 es la frecuencia central, que viene a ser la media geométrica de las
dos frecuencias de corte

 𝑄 es el factor de calidad y esta determinado por la siguiente ecuación

 𝐴 es la ganancia del filtro, y su magnitud en las frecuencias de corte esta

determinado por el valor de la ganancia sobre raíz de dos.

Gracias a estas ecuaciones podremos determinar los valores de 𝑅, 𝑅𝑎 , 𝑅𝑏 , 𝑅𝑥 y

el valor del condensador 𝐶1 .

Para este caso obtendremos como frecuencia central:

𝑓0 = √(15𝐾𝐻𝑧)(150𝐾𝐻𝑧)

𝑓0 = 44.434𝐾𝐻𝑧
El factor de calidad:
44.434𝐾𝐻𝑧
𝑄=
150𝐾𝐻𝑧 − 15𝐾𝐻𝑧

𝑄 = 0.35136

Consideramos una ganancia del filtro:

𝐴= 2

Consideremos un valor de 𝐶2 de:

𝐶2 = 10 𝑛𝐹

Remplazando estos valores en las ecuaciones descritas anteriormente,

obtendremos:

𝑅 = 861.15 Ω

𝑅𝑎 = 1291.72 Ω

𝑅𝑏 = 2583.45 Ω

𝑅𝑥 = 2441.77 Ω

𝐶1 = 2.053 𝑛𝐹
 2. Simular el diseño y obtener la respuesta en fase y la respuesta en frecuencia

9
3. Diseñar el mismo circuito con la técnica de los capacitores conmutados.
Mostrar los cálculos de los nuevos valores de los componentes pasivos

La técnica de capacitores conmutados consiste en reemplazar el valor de una

resistencia que abarca mucho espacio en el diseño de mi circuito por un
condensador en conmutación a una elevada frecuencia, esta conmutación viene
realizada por dos transistores que cargan y descargan el condensador,
reemplazando de esta manera las resistencias de dicho filtro. Cabe resaltar que
el correcto funcionamiento de este tipo de circuitos depende del valor de la 𝑓𝑐𝑙𝑘
que conmuta los transistores, si este valor es no es el adecuado, el circuito no
funcionara.
 Para encontrar los nuevos valores de los componentes pasivos, debemos
primeramente considerar un 𝑓𝑐𝑙𝑘 adecuado, para este caso consideraremos

𝑓𝑐𝑙𝑘 = 1𝑀𝐻𝑧

Luego reemplazaremos el valor de cada resistencia según la siguiente formula

1
𝑓𝑐𝑙𝑘 =
𝑅𝑒𝑞𝑢𝑖 𝐶𝑖

4. Simular el diseño y obtener la respuesta en fase y la respuesta en frecuencia

Prueba con Diseño A

 Incorrecto funcionamiento

Prueba con otro diseño B

Incorrecto funcionamiento
 TÉCNICAS DE TEST

1. Explicar el método de la sensibilización de caminos

En la generación de vectores de test a nivel lógico (modelo de stuck-ats), la

determinación de vectores de test para este modelo se utiliza el método de
“Sensibilidad de caminos”, que funciona de la siguiente manera. Para cada fallo
se procede como sigue:

A) Fase de set-up: Supongamos que en el circuito de la figura queremos detectar

el fallo “línea a Stuck-at 0”. Cualquier combinación de los valores de entrada que
aspire a detectar el fallo deberá forzar sobre la línea a el valor contrario al del
fallo, puesto que, de no ser así, los valores de salida que se producirán en caso
de existencia o no de los fallos serán indistinguibles. Esto lo vamos a representar
diciendo que establecemos que la señal de error debe ser un 1/0, indicando de
esta manera que deseamos que el valor que tome la línea a sea un 1, aunque si
ocurre el fallo dicha línea tomara el valor 0. El hecho de establecer la señal de
error 1/0 constituye la fase de set-up.

B) Fase de propagación: Que la línea a tome el valor 1 en ausencia de fallo y 0

en presencia de fallo no nos sirve de nada si no podemos ver esta señal desde el
exterior (a través de algún pin de salida). La fase de propagación consiste en:
1) Seleccionar un camino desde la línea a hacia una de las salidas del circuito.
2) Asignar valores a un mínimo número de líneas de este camino que garanticen
que la señal de error 1/0 (o su complementaria 0/1) se propague hasta la salida.

C) Fase de justificación: Lo que resta por hacer es establecer valores sobre el

resto de las líneas que garanticen que los valores establecidos en la fase de
propagación se puedan alcanzar. Los valores de las entradas junto a el valor
previsto de salida (esto es, el 0 puesto que es el valor que debe tomar la salida si
el circuito funciona correctamente) constituye el vector de test buscado.
2. Utilizando el método anterior generar todos los vectores de test que detectan
el fallo con Stuck-at-1 de la línea X. Explicar el procedimiento

Partiendo desde las entradas A, B, C y D; siguiendo los caminos en un primer

bloque aparecen los inversores para la entrada C, D y B. Luego en la siguiente
parte se muestran 3 compuertas lógicas AND, de los cuales podemos obtener 3
valores que serían: A(~C), A(~D) y (~B)C.

Si seguimos el circuito nos topamos con una compuerta lógica OR, que conecta
los AND: A(~C) y A(~D), y un AND que conecta ~D y (~B)C.

Y en el último tramo, un OR que une todo y nos da la expresión lógica: A(~C)+

A(~D)+ (~D)(~B)C
Luego de haber entendido a la perfección los caminos por los cuales está
compuesto el circuito y haber encontrado la expresión lógica final, podemos
realizar una tabla de valores que detalle todos los caminos y compuertas que
tiene este circuito.

A(~C)+
A(~C)
~ ~ ~ A(~C A(~D (~B) (~D)(~B) A(~D)+
A B C D +
C D B ) ) C C (~D)(~B)
A(~D)
C
0 0 0 0 1 1 1 0 0 0 0 0 0
0 0 0 1 1 0 1 0 0 0 0 0 0
0 0 1 0 0 1 1 0 0 1 0 1 1
0 0 1 1 0 0 1 0 0 1 0 0 0
0 1 0 0 1 1 0 0 0 0 0 0 0
0 1 0 1 1 0 0 0 0 0 0 0 0
0 1 1 0 0 1 0 0 0 0 0 0 0
0 1 1 1 0 0 0 0 0 0 0 0 0
1 0 0 0 1 1 1 1 1 0 1 0 1
1 0 0 1 1 0 1 1 0 0 1 0 1
1 0 1 0 0 1 1 0 1 1 1 1 1
1 0 1 1 0 0 1 0 0 1 0 0 0
1 1 0 0 1 1 0 1 1 0 1 0 1
1 1 0 1 1 0 0 1 0 0 1 0 1
1 1 1 0 0 1 0 0 1 0 1 0 1
1 1 1 1 0 0 0 0 0 0 0 0 0

Ahora en el ejercicio nos están pidiendo que calculemos los vectores de test que
se detectan al insertar un fallo con Stuck – at- 1 en la línea X.

Lo que nos están diciendo en este paso es que no importa el valor que tenga la
variable D, lo único que tenemos que considerar es que en la línea X aparezca un
1, y esa línea es correspondiente al valor de ~D, eso quiere decir que en ~D el
único valor que podría tomar es 1, y es a partir de este punto que el error se hace
presente también en las ecuaciones posteriores hasta llegar a la salida.
 Y esto es justo lo que a nosotros nos interesa ya que en la salida podemos notar
el error que presenta el circuito en general y los vectores que esta presenta.

Notamos 3 variaciones en los valores finales del circuito, estos valores que están
sombreados de color verde serian nuestros vectores de test.

A(~C)+
A(~C)+
A B C D ~C ~D ~B A(~C) A(~D) (~B)C (~D)(~B)C A(~D)+
A(~D)
(~D)(~B)C
0 0 0 0 1 1 1 0 0 0 0 0 0
0 0 0 1 1 1 1 0 0 0 0 0 0
0 0 1 0 0 1 1 0 0 1 0 1 1
0 0 1 1 0 1 1 0 0 1 0 1 1
0 1 0 0 1 1 0 0 0 0 0 0 0
0 1 0 1 1 1 0 0 0 0 0 0 0
0 1 1 0 0 1 0 0 0 0 0 0 0
0 1 1 1 0 1 0 0 0 0 0 0 0
1 0 0 0 1 1 1 1 1 0 1 0 1
1 0 0 1 1 1 1 1 1 0 1 0 1
1 0 1 0 0 1 1 0 1 1 1 1 1
1 0 1 1 0 1 1 0 1 1 1 1 1
1 1 0 0 1 1 0 1 1 0 1 0 1
1 1 0 1 1 1 0 1 1 0 1 0 1
1 1 1 0 0 1 0 0 1 0 1 0 1
1 1 1 1 0 1 0 0 1 0 1 0 1
 3. Explicar en qué consiste el BIST, tomando como referencia el circuito de la
figura. Considerar que la señal de AUTOTEST controla una serie de
multiplexores que no están dibujados para simplificar el problema

Como sabemos el BIST es una técnica de test que consiste en añadir una lógica al circuito
que se va a testear, con el fin de generar vectores de test y simplificar el testeo, como
observamos en el circuito se presentan 3 entradas (A, B y C), por lo tanto, el generador
de vectores de test debe generar 2N combinaciones, en este caso deben ser 8
combinaciones, tal y como se observa en la figura, estos vectores nos permitirá testear
el circuito.

Tomando como referencia los vectores de test generados hallaremos los valores de la
salida:

A B C OUT
1 1 1 1
1 1 0 1
1 0 1 0
1 0 0 0
0 1 1 1
0 1 0 0
0 0 1 1
0 0 0 0

Para este caso tenemos a la salida un detector de paridad para la secuencia de salida
que en este caso sería: OUT = 1 1 0 0 1 0 1 0

Entonces, contamos 4 unos, por lo tanto, al pasar por el detector de paridad par, la
signatura sería 1. Por lo tanto, se dice que no detecta error.
 4. Sabiendo que la signatura correcta es 1. ¿El fallo “Stuck-at-0” se detecta o
queda enmascarado?

Stuck – at – A -> 0:

A B C Out

0 1 1 1

0 1 0 0

0 0 1 1

0 0 0 0

0 1 1 1

0 1 0 0

0 0 1 1

0 0 0 0

Numero de 1’s en la salida = 4 (Al pasar por el detector de paridad par saldría 1 entonces no
detecta error)

Stuck – at – B -> 0:
 A B C Out

1 0 1 0

1 0 1 0

1 0 0 0

1 0 0 0

0 0 1 1

0 0 1 1

0 0 0 0

0 0 0 0

Numero de 1’s en la salida = 2 (Al pasar por el detector de paridad par saldría 1 entonces no
detecta error)

Stuck – at – C -> 0:

A B C Out

1 1 0 1

1 0 0 0

1 1 0 1

1 0 0 0

0 1 0 0

0 0 0 0

0 1 0 0

0 0 0 0
Numero de 1’s en la salida = 2 (Al pasar por el detector de paridad par saldría 1 entonces no
detecta error)

Por lo tanto, el error no se detecta, ósea queda enmascarado.