UNIVERSIDAD NACIONAL DE SAN AGUSTÍN

FACULTAD DE PRODUCCIÓN Y SERVICIOS

ESCUELA PROFESIONAL DE INGENIERÍA EN TELECOMUNICACIONES

ASIGNATURA: SISTEMAS DIGITALES

TEMA: LÓGICA COMBINACIONAL

ALUMNOS:
ROMERO ZAVALA EDWARD AARON
CRUZ ANCCOTA RONAL
ORTIZ MIRANDA ERICK FERNANDO

GRUPO: A

AREQUIPA – PERÚ

2019
 UNIVERSIDAD NACIONAL DE SAN AGUSTÍN Página:1/10
FACULTAD DE INGENIERÍAS DE PRODUCCIÓN Y SERVICIOS
ESCUELA PROFESIONAL INGENIERÍA EN TELECOMUNICACIONES Jefe de Prácticas:
Ing. Juan Carlos Cuadros
PRACTICA DE SISTEMAS DIGITALES
Código: 1703137
Tema: Lógica Combinacional Semestre: V
Grupo: FECHA:
Apellidos y Nombres: PSD Nº: 2 12/ABR/2019

I. OBJETIVOS
 Conocer las principales características de un circuito lógico combinacional.
 Escribir la expresión booleana de salida de cualquier circuito lógico combinacional y desarrollar la tabla de verdad a partir de la misma.
 Analizar circuitos lógicos.
 Adquirir destreza en la simulación con circuitos combinacionales.

II. INFORME PREVIO

II.1. ¿Qué es un circuito lógico combinacional?
II.2. ¿Cuál es el proceso de diseño e implementación de los circuitos lógicos combinacionales? Explicar brevemente en base a un
ejemplo.
II.3. Desarrollar los dos primeros circuitos del procedimiento a nivel de simulación.
II.4. Traer al laboratorio los circuitos físicos ya implementados.

III. MARCO TEÓRICO

Recordemos que existen dos estados lógicos el las sistemas digitales (ya que trabajan en modo binario)
0 LÓGICO 1 LÓGICO
Falso Verdadero
Desactivado Activado
Bajo Alto
No Si
Interruptor Abierto Interruptor Cerrado

Yes (Buffer)
La compuerta BUFFER es la más básica de todas, simplemente toma el valor que se le entrega y lo deja pasar tal cual.

Tabla de verdad H

A Salida A

0 0 L

A Salida H

1 1
salida

Not 0.00 2.50m 5.00m

Tiempo [s]
7.50m 10.00m

La compuerta NOT es un tanto parecida al buffer salvo por que invierte el valor que se le entrega. También tiene la utilidad de ajustar niveles
pero tomando en cuenta que invierte la señal.
Tabla de verdad H

A Salida A

0 1 L

A Salida H

1 0
salida

L
0.00 2.50m 5.00m 7.50m 10.00m
Tiempo [s]
 ESCUELA PROFESIONAL INGENIERÍA EN TELECOMUNICACIONES
Página: 2/10
SISTEMAS DIGITALES

PSD N° 2 SD
Tema: Lógica Combinacional
JP: Ing. Juan Carlos Cuadros

AND
La compuerta AND hace la función de multiplicación lógica. Es decir toma los valores que le aplicamos a sus entradas y los multiplica.

H
Tabla de verdad
A

A B Salida L

A 0 0
H
0
Salida B

B 0 1 L 0
H
1 0 0
salida

1 1 1 L
0.00 2.50m 5.00m 7.50m 10.00m
Tiempo [s]
OR
La compuerta OR realiza la función de suma lógica.

H
Tabla de verdad A

A B Salida L

A 0 0 0 B
H

Salida 0 1 1 L

B 1 0 1
H

salida

1 1 1 L
0.00 2.50m 5.00m 7.50m 10.00m

NAND Tiempo [s]

La compuerta NAND también hace la función de multiplicación, pero entrega el valor negado.

Tabla de verdad A
A
Salida A B Salida L
H
B 0 0 1 B

0 1 1 L
H
1 0 1
salida

1 1 0
L
0.00 2.50m 5.00m 7.50m 10.00m
Tiempo [s]
 ESCUELA PROFESIONAL INGENIERÍA EN TELECOMUNICACIONES
Página: 3/10
SISTEMAS DIGITALES

PSD N° 2 SD
Tema: Lógica Combinacional
JP: Ing. Juan Carlos Cuadros

NOR
La compuerta NAND también hace la función de multiplicación, pero entrega el valor negado.

Tabla de verdad A

A B Salida L

A H

Salida 0 0 1 B

B 0 1 0
L
H
1 0 0
salida
1 1 0
L
0.00 2.50m 5.00m 7.50m 10.00m
Tiempo [s]

XOR (OR Exclusiva)

La compuerta OR vista anteriormente realiza la operación lógica correspondiente al O inclusivo, es decir, una o ambas de las entradas deben
estar en 1 para que la salida sea 1. Ejemplo de esta compuerta en lenguaje seria “Mañana iré de compras o al cine”. Basta con que vaya de
compras o al cine para que la afirmación sea verdadera. En caso de que realice ambas cosas, la afirmación también es verdadera. Aquí es donde
la función XOR difiere de la OR: en una compuerta XOR la salida será 0 siempre que las entradas sean distintas entre si. En el ejemplo anterior,
si se tratase de la operación XOR, la salida seria 1 solamente si fuimos de compras o si fuimos al cine, pero 0 si no fuimos a ninguno de esos
lugares, o si fuimos a ambos.

Tabla de verdad A

A B Salida L
H

A 0 0 0 B
Salida
0 1 1
B L
H
1 0 1
salida
1 0
L
0.00 2.50m 5.00m 7.50m 10.00m
Tiempo [s]

XNOR (NOR Exclusiva)

No hay mucho para decir de esta compuerta. Como se puede deducir de los casos anteriores, una compuerta NXOR no es más que una XOR
con su salida negada, por lo que su salida estará en estado alto solamente cuando sus entradas son iguales, y en estado bajo para las demás
combinaciones posibles.

Tabla de verdad A

A B Salida L
H
A 0 0 1 B
Salida
0 1 0
B L
H
1 0 0
Salida
1 1 1
L
0.00 2.50m 5.00m 7.50m 10.00m
Time (s)
 ESCUELA PROFESIONAL INGENIERÍA EN TELECOMUNICACIONES
Página: 4/10
SISTEMAS DIGITALES

PSD N° 2 SD
Tema: Lógica Combinacional
JP: Ing. Juan Carlos Cuadros

Familias lógicas.
Existen varias familias lógicas en el mercado, cada una con unas determinadas características. Así dependiendo de cada aplicación habrá que
seleccionar la que mejor se adapte a cada caso, ya sea en velocidad, requisitos de consumo o que sea inmune al ruido que exista en una fábrica.
Debido a los requisitos de la industria actual las dos familias lógicas que más han proliferado son la CMOS y la TTL, sobre todo la TTL ya que
presenta una mayor combinación de circuitos lógicos en sus integrados.
Familia lógica TTL
Es la familia lógica más extendida del mercado y por ello es la que mayor combinación de circuitos lógicos digitales presenta. Su
alimentación es de +5V con una tolerancia de ± 5V, un fanout de 10 y buena inmunidad al ruido. Su nombre viene de Lógica Transistor
- Transistor (TTL), que es la tecnología con la que está construida.
Dentro de esta familia existen diversas subfamilias que presentan distintas características en cuanto a velocidad y consumo, estas son:
 TTL Standard: Se identifica como SN74xx. El consumo por puerta es de 10mW y funciona hasta frecuencias de 35MHz. El
retraso por puerta es de 10nS.
 TTL de baja potencia: Se identifica como SN74Lxx. Se caracteriza por lo poco que consumen. El consumo por puerta es de
1mW y funciona hasta frecuencias de 3Mhz. El retraso por puerta es de 33nS.
 TTL de alta velocidad: Se identifica como SN74Hxx. Se caracteriza por su velocidad. El consumo por puerta es de 22mW y
funciona hasta frecuencias de 50MHz. El retraso por puerta es de 6nS.
 TTL Schottky: Se identifica como SN74Sxx. Es el más rápido de la familia TTL. El consumo por puerta es de 19mW y
funciona hasta frecuencias de 125MHz. El retraso por puerta es de 3nS.
 TTL Schottky de bajo consumo: Se identifica como SN74LS. Se caracteriza por su combinación de bajo consumo y alta
velocidad, que de cómo resultado puertas con las siguientes características: el consumo por puerta es de 2mW,
funcionando hasta frecuencias de 35MHz, siendo el retraso por puerta de 10nS.

Familia lógica CMOS

Es la segunda familia lógica más vendida en el mercado. Se caracteriza por el bajo consumo de energía que necesita para funcionar,
aunque éste depende de la frecuencia de trabajo del circuito en cuestión.
Al igual que en la familia anterior hay varias versiones o subfamilias lógicas dentro de esta tecnología, dependiendo de las aplicaciones
en las que se vallan a utilizar.
Como características básicas hay que señalar que se pueden alimentar con un rango de tensiones entre 3 y 15V, presentando un
fanout mucho mayor que el que presenta la familia TTL, en este caso de 50. También presenta una fabulosa inmunidad al ruido, con
lo que no presenta ningún inconveniente de uso en ambientes muy ruidosos, como son las fábricas.
Las principales desventajas que presenta esta familia son su baja velocidad y un cuidado mayor en la manipulación de estos
componentes, ya que se pueden romper de forma muy fácil en presencia de electricidad estática. Las subfamilias de la familia lógica
CMOS son:
 CMOS standard: Está formado por la serie de circuitos integrados de la serie 4000. Esta serie tiene un consumo por puerta
de 2,5nW y un tiempo de respuesta de 40nS.
 HCMOS: Es la familia CMOS de alta velocidad, identificándose por la serie 74HCxx. Su alimentación debe ser en entre 2 y
6V, tiene un retardo de 9nS y un consumo por puerta de 2,5nW.
 HCMOS compatible con la familia TTL. Pertenece a la serie 74HCTxx. Su tensión de alimentación es de 5V, siendo las
demás características similares a las de los casos anteriores.
5V 5V

2V 3.5V
INDETERMINADO INDETERMINADO
0.8V 1.5V
0V 0V
TTL CMOS
 ESCUELA PROFESIONAL INGENIERÍA EN TELECOMUNICACIONES
Página: 5/10
SISTEMAS DIGITALES

PSD N° 2 SD
Tema: Lógica Combinacional
JP: Ing. Juan Carlos Cuadros

Ejemplo de análisis

C S

H
A
L
H
B
L
H
C
L
H
D

L
H
S
L
0.00 1.00m 2.00m 3.00m 4.00m 5.00m
Time (s)
 ESCUELA PROFESIONAL INGENIERÍA EN TELECOMUNICACIONES
Página: 6/10
SISTEMAS DIGITALES

PSD N° 2 SD
Tema: Lógica Combinacional
JP: Ing. Juan Carlos Cuadros

IV. PROCEDIMIENTO
1. Implementar el siguiente circuito.

Circuito 01

1.1 Escribir la expresión booleana de salida del circuito lógico combinacional  Circuito 01.

̅B
(A ̅ BC̅D
̅CD) + (A ̅ BC̅D) + (A
̅ ) + (A ̅ BCD ̅ BCD)
̅ ) + (A

1.2 Elaborar la tabla de verdad del Circuito 01.

Tabla de verdad

A B C D Salida

0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
 ESCUELA PROFESIONAL INGENIERÍA EN TELECOMUNICACIONES
Página: 7/10
SISTEMAS DIGITALES

PSD N° 2 SD
Tema: Lógica Combinacional
JP: Ing. Juan Carlos Cuadros

1.3 Simplificar si es posible el Circuito 01, escriba la expresión booleana simplificada y dibuje el diagrama del
circuito simplificado y su diagrama de tiempos.

Simplificación

A̅(B̅CD + BC̅D
̅ + BC̅D + BCD
̅ + BCD)

A̅(B(C̅D
̅ + C̅D + CD
̅ + CD) + B̅CD)

A̅(B(C̅(D
̅ + D) + C(D
̅ + D) + B̅CD)

A̅(B(C̅ + C) + B̅CD)

A̅(B + B̅CD)

Diagrama del circuito simplificado

Representación Software Proteus

diagrama de tiempos
 ESCUELA PROFESIONAL INGENIERÍA EN TELECOMUNICACIONES
Página: 8/10
SISTEMAS DIGITALES

PSD N° 2 SD
Tema: Lógica Combinacional
JP: Ing. Juan Carlos Cuadros

2. Implementar el siguiente circuito.

B S

Circuito 02

2.1 Escribir la expresión booleana de salida del circuito lógico combinacional  Circuito 02.

̅ + B + C)
̅ + C)(A
(A + B + C)(A + B

2.2 Elaborar la tabla de verdad del Circuito 02.

Tabla de verdad

A B C Salida

0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
0
ESCUELA PROFESIONAL INGENIERÍA EN TELECOMUNICACIONES
Página: 9/10
SISTEMAS DIGITALES

PSD N° 2 SD
Tema: Lógica Combinacional
JP: Ing. Juan Carlos Cuadros

2.3 Simplificar si es posible el Circuito 02, escriba la expresión booleana simplificada y dibuje el diagrama del circuito
simplificado y su diagrama de tiempos.

̅ + AC + BA + BB
(AA + AB ̅ + BC + CA + CB ̅ + B + C)
̅ + CC)(A

̅ + AC + AB + 0 + BC + AC + B
(A + AB ̅ + B + C)
̅C + C)(A

̅ + AB + BC + AC + B
(A + AB ̅ + B + C)
̅C + C)(A

̅ + 1 + B + C) + C(B + B
[A(B ̅ + B + C)
̅ + 1)](A

̅ + B + C)
[A + C](A

̅ + AB + AC + CA
AA ̅ + BC + CC

0 + AB + C

𝐴𝐵 + 𝐶

Diagrama del circuito simplificado

Representación Software Proteus

diagrama de tiempos
 ESCUELA PROFESIONAL INGENIERÍA EN TELECOMUNICACIONES
Página: 10/10
SISTEMAS DIGITALES

PSD N° 2 SD
Tema: Lógica Combinacional
JP: Ing. Juan Carlos Cuadros

V. CUESTIONARIO FINAL
1. Implemente el circuito 02 SOLO con puertas NAND (si es posible). Muestre su procedimiento.

Tabla de verdad

Tabla de verdad

A B C Salida

0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

VI. CONCLUSIONES, OBSERVACIONES Y RECOMENDACIONES

1. Se logró comprobar la veracidad de los teoremas del álgebra de booleana, además observar el cumplimiento del
principio de dualidad aplicados a los diferentes teoremas aplicados.

2. Se comprobó que cualquier teorema del álgebra booleana, puede transformarse en un segundo teorema válido,
solamente intercambiando el “+” por “.”y un “0” por un “1” o viceversa.

3. El álgebra Booleana es de suma importancia porque nos permite simplificar circuitos físicos de las conexiones
lógicas, además nos da una facilidad al momento de diseñar y analizar un sistema digital.

4. El circuito que debemos implementar en un diseño es el que utilice menos número de compuertas, por eficiencia,
menor complejidad, menor tiempo y menor costo del circuito a implementar, además por la facilidad de análisis del
circuito.

5. Cualquier circuito digital se puede implementar con compuertas AND, OR y NOT o por compuestas NAND y NOR,
como demostramos en esta práctica por la universalidad de las compuertas, por lo que además debemos
considerar, cuál de estos son los que utilizaran menos compuertas para implementarlo.