Beruflich Dokumente
Kultur Dokumente
2. Semestre de 2007
CMOS A 1
Circuitos lógicos-digitais
Família CMOS
CMOS A 2
1
Estrutura física do NMOS tipo enriquecimento
0.02 µm ≤ Espessura
do óxido ≤ 0.1 µm
Estado da arte:
L ≅ 0.045 µm
1 µm ≤ L ≤ 10 µm
2 µm ≤ W ≤ 500 µm Espessura
do óxido ≅ 1.5 nm
Fig. 5.1
CMOS A 3
Indução do canal
2
VGS > Vt e
VDS pequeno
Condutância controlada por VGS
VGS > Vt e
Estreitamento do canal
VDS ⇑
3
Corrente de dreno iD versus a tensão
dreno-fonte vDS , para vGS > Vt
W 1 2
iD = kn´ ( vGS − Vt ) vDS − vDS
L 2
Região de saturação:
Sendo que:
1 'W kn´ = µ n Cox
A
kn ( vGS − Vt )
2
iD = V 2
2 L
CMOS A Fig. 5.11 8
4
Mobilidade de elétrons: µn 580 cm 2 /Vs
Permissividade do óxido:
ε ox = 3,97ε 0
= 3,97 × 8,85 ×10−14 = 3,5 × 10−13 F/cm
Capacitância do óxido:
Cox = ε ox / tox
= 1, 75 fF/µm 2 para tox = 0, 02 µm
= 0,35 fF/µm 2 para tox = 0,1 µm
1 'W
kn ( vGS − Vt )
2
iD =
2 L
5
Característica iD - vDS para o PMOS
CMOS A 11
Simbologia
CMOS A 12
6
Seção transversal de um circuito
integrado CMOS substrato P
CMOS A 14
7
A função do substrato – O Efeito de Corpo
vSB
Vt corrigido: Parâmetro de efeito de corpo:
2qN Aε S
Vt = Vt 0 + γ 2φ f + VSB − 2φ f γ=
Cox
CMOS A 15
CMOS A 16
8
MOSFET tipo depleção
CMOS A 17
CMOS A 18
9
Inversor CMOS
simplificado
10
CMOS A Fig. 5.5721
CMOS A 22
11
Característica de transferência de tensão do inversor
CMOS quando QN e QP estão casados
Fig. 13.5
CMOS A 23
CMOS A 24
12
Característica de transferência de tensão
do inversor CMOS
Fig. 5.58
CMOS A 25
CMOS A 26
13
Análise do atraso de propagação de sinal no
inversor
Fig. 13.6
CMOS A 27
Operação dinâmica
Fig. 5.59
CMOS A 28
14
Conselhos para projetistas
• Minimizar a capacitância C
– Layout, dimensões mínimas
CMOS A 29
n+ diffusions
p+ diffusions
polysilicon contacts
CMOS A 30
15
Exercício A: Ache uma expressão para Vth em
função de VDD, Vtp, Vtn, k’p(W/L)p e k’n(W/L)n.
Para simplificar chame k’p(W/L)p=kp e
k’n(W/L)n=kn.
CMOS A 31
CMOS A 32
16
Exercício C: Um inversor MOS tem um tempo de
atraso na propagação de 1.2 ns quando carregado por
um circuito similar:
• a] Se a corrente disponível para carregar a capacitância de
carga é metade daquela disponível para descarregá-la, que
valores de tPLH e tPHL você espera?
• b] Se o atraso na propagação aumenta em 70% quando
uma capacitância externa de 1 pF é acoplada à saída do
inversor, qual o valor da capacitância combinada interna de
entrada e saída?
• c] Sem a capacitância externa de 1 pF e retirando-se o
inversor de carga observa-se uma redução de 40 % no
atraso de propagação. Qual a sua estimativa para os valores
das capacitâncias internas de saída e de entrada?
CMOS A 33
17