Eletrônica Digital 1° Módulo

Capítulo 4
CIRCUITOS COMBINACIONAIS
Prof. Nilton Costa Junior
INTRODUÇÃO

Circuitos combinacionais são aqueles
que possuem variáveis de entrada, um
circuito combinacional intermediário e
variáveis de saída, obtidas através do
processamento das variáveis de entrada
pelo circuito combinacional, ou seja:
VARIÁVEIS CIRCUITO VARIÁVEIS
DE COMBINACIONAL DE
ENTRADA SAÍDA
Interpretação de um problema
lógico de 4 variáveis de entrada

Exemplo: Supondo um serviço
bancário com prioridade de
atendimento do caixa, conforme
segue abaixo:
1. I: Idosos
2. G: Gestantes
3. D: Deficientes
4. P: Pessoas comuns
Interpretação de um problema
lógico de 4 variáveis de entrada

E que a presença de cada cliente é
convencionada como “1” e ausência
como “0”

Estabelecendo que cada cliente será
atendido dependendo de sua
prioridade e da presença ou não de
outros clientes de maior prioridade,
teremos a seguinte situação:
Interpretação de um problema
lógico de 4 variáveis de entrada
Variáveis de Circuito Variáveis de
entrada combinacional saída

Idoso ^

SI
Gestante ^
SG
Caixa
SD $$
Deficiente ^ SP

P. normal ^
Interpretação de um problema
lógico de 4 variáveis de entrada

Variáveis de entrada:

I

G

D

P

Convenções:

Presença do cliente: 1

Ausência do cliente: 0
Interpretação de um problema
lógico de 4 variáveis de entrada

Variáveis de saída:

SI

SG

SD

SP

Convenções

O cliente será atendido: 1

O cliente não será atendido: 0
 Interpretação de um problema
lógico de 4 variáveis de entrada
CT I G D P SI SG SD SP

Estabelecida as 0 0 0 0 0 0 0 0 0
convenções do circuito 1 0 0 0 1 0 0 0 1
lógico, podemos montar 2 0 0 1 0 0 0 1 0
a tabela da verdade ao 3 0 0 1 1 0 0 1 0
lado: 4 0 1 0 0 0 1 0 0
5 0 1 0 1 0 1 0 0

Para melhor 6 0 1 1 0 0 1 0 0
interpretação do mapa 7 0 1 1 1 0 1 0 0
de Karnaugh, as 8 1 0 0 0 1 0 0 0
9 1 0 0 1 1 0 0 0
variáveis de entrada 10 1 0 1 0 1 0 0 0
serão alteradas, ficando: 11 1 0 1 1 1 0 0 0

I=A; G=B; D=C; P=D 12 1 1 0 0 1 0 0 0
13 1 1 0 1 1 0 0 0
14 1 1 1 0 1 0 0 0
15 1 1 1 1 1 0 0 0
Interpretação de um problema
lógico de 4 variáveis de entrada

Simplificação por Karnaugh:
SI C C SG C C
0 0 0 0 B 0 0 0 0 B
A A
0 0 0 0 1 1 1 1
B B
1 1 1 1 0 0 0 0
A A
1 1 1 1 B 0 0 0 0 B
D D D D D D
SI = A = I SG = A.B = I.G
Interpretação de um problema
lógico de 4 variáveis de entrada

Simplificação por Karnaugh
SD C C SP C C
0 0 1 1 B 0 1 0 0 B
A A
0 0 0 0 0 0 0 0
B B
0 0 0 0 0 0 0 0
A A
0 0 0 0 B 0 0 0 0 B
D D D D D D
SI = A.B.C = I.G.D SG = A.B.C.D = I.G.D.P
Interpretação de um problema
lógico de 4 variáveis de entrada

Circuito combinacional obtido:
I SI

U1A U3A
SG
G
U2A
U1B
U2C
SD
D

U2D
U1C U2B SP

P
Códigos

Existem vários tipos de códigos digitais
além do código binário estudado
anteriormente.

A seguir serão apresentados alguns dos
principais códigos empregados na
eletrônica digital.
Código BCD8421 (Binary Coded
Decimal) BCD8421
Decimal

O código BCD8421 A B C D
representa uma 0 0 0 0 0
codificação do 1 0 0 0 1
sistema decimal em 2 0 0 1 0
binário, conforme a 3 0 0 1 1
tabela ao lado 4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
Código BCD de 4 Bits

Existem outros Dec BCD7421 BCD5211 BCD2421
códigos BCD: 0 0000 0000 0000

BCD7421 1 0001 0001 0001

BCD5211 2 0010 0011 0010
3 0011 0101 0011

BCD2421 4 0100 0111 0100

Estes códigos 5 0101 1000 1011
são mostrados na 6 0110 1001 1100
7 1000 1011 1101
tabela ao lado:
8 1001 1101 1110
9 1010 1111 1111
Código Excesso de 3
Exc. 3
Decimal

O código Exc.3 é a A B C D
transformação do 0 0 0 1 1
número decimal no 1 0 1 0 0
binário, somando-se 2 0 1 0 1
3 unidades a este, 3 0 1 1 0
conforme a tabela 4 0 1 1 1
ao lado: 5 1 0 0 0
6 1 0 0 1
7 1 0 1 0
8 1 0 1 1
9 1 1 0 0
Código Gray Decimal
Gray
A B C D
0 0 0 0 0

O código Gray tem 1 0 0 0 1
como principal 2 0 0 1 1
3 0 0 1 0
característica a 4 0 1 1 0
variação de apenas 5 0 1 1 1
6 0 1 0 1
“1 bit” de um 7 0 1 0 0
número para o 8 1 1 0 0
outro, conforme 9 1 1 0 1
10 1 1 1 1
mostra a tabela ao 11 1 1 1 0
lado: 12 1 0 1 0
13 1 0 1 1
14 1 0 0 1
15 1 0 0 0
Código de 2 entre 5 Bits
Decimal 2 entre 5

Trata-se de um A B C D E
código que possui 0 0 0 0 1 1
sempre 2 bits 1 0 0 1 0 1
iguais a “1” dentro 2 0 0 1 1 0
de 5 bits, 3 0 1 0 0 1
conforme mostra a 4 0 1 0 1 0
tabela ao lado: 5 0 1 1 0 0
6 1 0 0 0 1
7 1 0 0 1 0
8 1 0 1 0 0
9 1 1 0 0 0
Código Jhonson
Decimal Jhonson

O código Jhonson A B C D E
é um código que 0 0 0 0 0 0
será utilizado na 1 0 0 0 0 1
construção do 2 0 0 0 1 1
contador Jhonson, 3 0 0 1 1 1
conforme mostra a 4 0 1 1 1 1
tabela ao lado: 5 1 1 1 1 1
6 1 1 1 1 0
7 1 1 1 0 0
8 1 1 0 0 0
9 1 0 0 0 0
Código 9876543210

Este código Dec 9 8 7 6 5 4 3 2 1 0
representa cada 0 0 0 0 0 0 0 0 0 0 1
número decimal 1 0 0 0 0 0 0 0 0 1 0
como apenas 2 0 0 0 0 0 0 0 1 0 0
3 0 0 0 0 0 0 1 0 0 0
uma saída 4 0 0 0 0 0 1 0 0 0 0
ativada (1) e as 5 0 0 0 0 1 0 0 0 0 0
demais saídas 6 0 0 0 1 0 0 0 0 0 0
desativadas (0), 7 0 0 1 0 0 0 0 0 0 0
conforme mostra 8 0 1 0 0 0 0 0 0 0 0
a tabela ao lado 9 1 0 0 0 0 0 0 0 0 0
Codificadores e Decodificadores

Codificadores e decodificadores são circuitos
responsáveis pela transferência de um código
para outro código. Por exemplo, numa
calculadora o código decimal do teclado é
codificado em binário (linguagem utilizada pelo
processador) e depois de processado o cálculo, o
resultado em binário deverá ser decodificado de
binário para decimal, para ser mostrado ao
usuário. Veja este exemplo na figura a seguir:
Codificadores e Decodificadores

7 8 9
PROCES-
4 5 6 CODIFI- SADOR DECODIFI-
1 2 3 CADOR ARITMÉ- CADOR
TICO
0
DECIMAL BINÁRIO BINÁRIO DECIMAL
Codificador Decimal Para Binário
BCD8421
ch A B C D
ch0
0 0 0 0 0
ch1 A 1 0 0 0 1
ch2 B 2 0 0 1 0
CODIFICADOR
DEC/BCD8421 3 0 0 1 1
C 4 0 1 0 0
ch9 D 5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
ch 8 1 0 0 0
1
9 1 0 0 1
0
Codificador Decimal Para Binário
BCD8421
ch0 ch1ch2 ch3 ch4 ch5 ch6 ch7 ch8 ch9

U1A
A
U2A
B
U2B
C
U3A
D
 Decodificador Binário BCD8421
para Decimal
BCD8421 CÓDIGO DECIMAL 9876543210
s0 A B C D S9 S8 S7 S6 S5 S4 S3 S2 S1 S0
s1 0 0 0 0 0 0 0 0 0 0 0 0 0 1
s2 0 0 0 1 0 0 0 0 0 0 0 0 1 0
A s3 0 0 1 0 0 0 0 0 0 0 0 1 0 0
B DEC. s4
C BIN/DEC s5
0 0 1 1 0 0 0 0 0 0 1 0 0 0
D s6 0 1 0 0 0 0 0 0 0 1 0 0 0 0
s7 0 1 0 1 0 0 0 0 1 0 0 0 0 0
s8 0 1 1 0 0 0 0 1 0 0 0 0 0 0
s9
0 1 1 1 0 0 1 0 0 0 0 0 0 0
1 0 0 0 0 1 0 0 0 0 0 0 0 0
1 0 0 1 1 0 0 0 0 0 0 0 0 0
Decodificador Binário BCD8421
para Decimal

Simplificação por Karnaugh
S9 C C S8 C C
0 0 0 0 B 0 0 0 0 B
A A
0 0 0 0 0 0 0 0
B B
X X X X X X X X
A A
0 1 X X B 1 0 X X B
D D D D D D
S9 = A.D S8 = A.D
Decodificador Binário BCD8421
para Decimal

Simplificação por Karnaugh
S7 C C S6 C C
0 0 0 0 B 0 0 0 0 B
A A
0 0 1 0 0 0 0 1
B B
X X X X X X X X
A A
0 0 X X B 0 0 X X B
D D D D D D
S7 = B.C.D S6 = B.C.D
Decodificador Binário BCD8421
para Decimal

Simplificação por Karnaugh
S5 C C S4 C C
0 0 0 0 B 0 0 0 0 B
A A
0 1 0 0 1 0 0 0
B B
X X X X X X X X
A A
0 0 X X B 0 0 X X B
D D D D D D
S5 = B.C.D S4 = B.C.D
Decodificador Binário BCD8421
para Decimal

Simplificação por Karnaugh
S3 C C S2 C C
0 0 1 0 B 0 0 0 1 B
A A
0 0 0 0 0 0 0 0
B B
X X X X X X X X
A A
0 0 X X B 0 0 X X B
D D D D D D
S3 = B.C.D S2 = B.C.D
Decodificador Binário BCD8421
para Decimal

Simplificação por Karnaugh
S1 C C S0 C C
0 1 0 0 B 1 0 0 0 B
A A
0 0 0 0 0 0 0 0
B B
X X X X X X X X
A A
0 0 X X B 0 0 X X B
D D D D D D
S1 = A.B.C.D S0 = A.B.C.D
Dec. BCD8421 para Decimal
A B C D

S9
S8
S7
S6
S5
S4
S3
S2
S1

S0
DEC. EXC. 3 PARA BCD8421
CT EXC. 3 BCD8421
A B C D S8 S4 S2 S1
0 0 0 1 1 0 0 0 0
1 0 1 0 0 0 0 0 1
A DEC. s8 2 0 1 0 1 0 0 1 0
B EXC.3 s4
3 0 1 1 0 0 0 1 1
C PARA s2
D BCD8421 4 0 1 1 1 0 1 0 0
s1
5 1 0 0 0 0 1 0 1
6 1 0 0 1 0 1 1 0
7 1 0 1 0 0 1 1 1
8 1 0 1 1 1 0 0 0
9 1 1 0 0 1 0 0 1
DEC. EXC. 3 PARA BCD8421

Simplificação por Karnaugh
S8 C C S4 C C
X X 0 X B X X 0 X B
A A
0 0 0 0 0 0 1 0
B B
1 X X X 0 X X X
A A
0 0 1 0 B 1 1 0 1 B
D D D D D D
S8 = A.B+A.C.D S4 = B.D + B.C + B.C.D
DEC. EXC. 3 PARA BCD8421

Simplificação por Karnaugh
S2 C C S1 C C
X X 0 X B X X 0 X B
A A
0 1 0 1 1 0 0 1
B B
0 X X X 1 X X X
A A
0 1 0 1 B 1 0 0 1 B
D D D D D D
S2 = C.D+C.D = C + D S1 = D
DEC. EXC. 3 PARA BCD8421
A B C D

S8

S4

S2

S1
Circuitos Aritméticos

Dentre os diversos circuitos combinacionais com
finalidade específica, os “Circuitos
Aritméticos”, são aqueles utilizados
principalmente na construção de Unidade
Lógica Aritmética (ULA) dos
microprocessadores ou circuitos integrados
dedicados a realização cálculos aritméticos. Os
principais circuitos aritméticos são:
– Meio Somador
– Somador Completo
– Meio Subtrator
– Subtrator completo
Meio Somador

Soma de um bit:
0 0 1 11
+0 +1 +0 +1
0 1 1 0

S: Bits de Saída
TS: Bit de Transferência de Saída
Meio Somador

Representação em bloco e tabela da
verdade do meio somador:
Entradas Saídas
A B S TS
A S 0 0 0 0
½SOM
B TS 0 1 1 0
1 0 1 0
1 1 0 1
Meio Somador

A partir da tabela da verdade obtemos as
expressões lógicas das saídas S e TS e o
circuito do Meio Somador:

A
S= A + B

B
TS=A . B
Somador Completo:

Num Somador Completo, além do bit de
Transferência de Saída (TS), existe uma
entrada de Transferência de Entrada
(TE) que será utilizada para receber o TS
de um circuito somador anterior:
A S
SOM
TE TS

B
Somador Completo

Representação da Entradas Saídas
tabela da verdade do
somador completo: A B TE S TS
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
A S 0 1 1 0 1
SOM 1 0 0 1 0
TE TS
1 0 1 0 1
B 1 1 0 0 1
1 1 1 1 1
Somador Completo

Utilizando o diagrama de Karnaugh para
descobrir as expressões de S e TS,
teremos:
S B B TS B B
A 0 1 0 1 A 0 0 1 0
A 1 0 1 0 A 0 1 1 1
TE TE TE TE TE TE
S= A + B + TE TS = B.TE + A.TE + A.B
Somador Completo

Circuito do Somador Completo:
A
B S = A + B + TE
TE

TS = B.TE +
A.TE + A.B
SOMADOR DE NÚMEROS
BINÁRIOS COM VÁRIOS BITS

A soma de números binários que contenham dois
ou mais bits pode ser realizada por um circuito
digital somador, construído com circuitos “Meio
Somador” e “Somador Completo”, contendo
tantos circuitos somadores quanto números de
bits a serem somados.

O circuito somador do bit menos significativo
sempre será um Meio Somador, e os demais,
serão Somadores Completos.
SOMADOR DE NÚMEROS
BINÁRIOS DE VÁRIOS BITS
SOMADOR BINÁRIO DE 3 BITS:

A 011 A S A S A S
½SOM
0 SOM
1 SOM
0
B TS TE TS TE TS
B 010
B B
+
S 101
Meio Subtrator

Subtração de um bit:
0 0 1 1
1
- 0 - 1 - 0 - 1
0 1 1 0

S: Bit de Saída
TS: Bit de Transferência de Saída
Meio Subtrator

Representação em bloco e tabela da
verdade do meio subtrator:
Entradas Saídas
A B S TS
A S 0 0 0 0
½SUB
B TS 0 1 1 1
1 0 1 0
1 1 0 0
Meio Subtrator

A partir da tabela da verdade obtemos as
expressões lógicas das saídas S e TS e o
circuito do Meio Subtrator:

A
S= A + B

B
TS=A . B
Subtrator Completo:

Num Subtrator Completo, além do bit de
Transferência de Saída (TS), existe uma
entrada de Transferência de Entrada
(TE) que será utilizada para receber o TS
de um circuito subtrator anterior:
A S
SUB
TE TS

B
Subtrator Completo

Representação da
Entradas Saídas
tabela da verdade do
subtrator completo: A B TE S TS
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
A S 0 1 1 0 1
SUB
1 0 0 1 0
TE TS
1 0 1 0 0
B 1 1 0 0 0
1 1 1 1 1
Subtrator Completo

Utilizando o diagrama de Karnaugh para
descobrir as expressões de S e TS,
teremos:
S B B TS B B
A 0 1 0 1 A 0 1 1 1
A 1 0 1 0 A 0 0 1 0
TE TE TE TE TE TE
S= A + B + TE TS = B.TE + A.TE + A.B
Subtrator Completo

Circuito do Subtrator Completo:
A
B S = A + B + TE
TE

TS = B.TE +
A.TE + A.B
SUBTRATOR DE NÚMEROS
BINÁRIOS DE VÁRIOS BITS

A subtração de números binários que contenham
dois ou mais bits pode ser realizada por um
circuito digital subtrator, construído com
circuitos “Meio Subtrator” e “Subtrator
Completo”, contendo tantos circuitos subtratores
quanto números de bits a serem subtraídos.

O circuito subtrator do bit menos significativo
sempre será um Meio Subtrator, e os demais,
serão Subtratores Completos.
 SUBTRATOR DE NÚMEROS
BINÁRIOS DE VÁRIOS BITS
SUBTRATOR BINÁRIO DE 3 BITS:

A 110 A S A S A S
½SUB
0 SUB
1 SUB 0
B TS TE TS TE TS
B 011
B B
-
S 011
MULTIPLEXADORES E
DEMULTIPLEXADORES (MUX e DEMUX)

Os MUX e DEMUX são circuitos
combinacionais com aplicação específica
na transmissão e recepção de dados
digitais, utilizando somente uma única via
de transmissão (canal).

Do lado do transmissor fica o MUX e do
lado do receptor fica o DEMUX
MULTIPLEXADORES E
DEMULTIPLEXADORES (MUX e DEMUX)

O funcionamento do MUX e DEMUX é
baseado no chaveamento sincronizado do
canal de comunicação, compartilhando o
canal a cada instante com uma
determinada entrada do MUX e respectiva
saída do DEMUX, e permitindo a
transmissão de dados de vários bits.

Este tipo de funcionamento é também
conhecido como multiplexação no tempo.
MULTIPLEXADORES E
DEMULTIPLEXADORES (MUX e DEMUX)

Como exemplo, podemos ver os componentes
básicos de um sistema de transmissão
multiplexado de dados binários de 4 bits:
MUX DEMUX
I0 I0
I1 S CANAL DE E I1
I2 TRANSMISSÃO I2
I3 I3
AB AB
SELEÇÃO E
CONTADOR A
SINCRONIZAÇÃO
DE 2 BITS B
MULTIPLEX (MUX)
MUX
I0
I1 S Seleção Saída
I2
I3 A B S
AB
0 0 I0
0 1 I1
S = I0 Sel = A.B
S = I1 Sel = A.B
1 0 I2
S = I2 Sel = A.B 1 1 I3
S = I3 Sel = A.B
MULTIPLEX (MUX)

I0

I1 S
I2

I3

A B
DEMULTIPLEX (DEMUX)
DEMUX
I0
E I1 Seleção Saídas
I2
I3 A B I0 I1 I2 I3
AB
0 0 E 0 0 0
Sel = A.B I0 = E 0 1 0 E 0 0
Sel = A.B I1 = E 1 0 0 0 E 0
Sel = A.B I2 = E
1 1 0 0 0 E
Sel = A.B I3 = E
DEMULTIPLEX (DEMUX)
Io
E
I1

I2

I3

A B