Sie sind auf Seite 1von 28

UNIDAD 1: TAREA 1 – SISTEMA DE NUMERACIÓN Y SIMPLIFICACIÓN DE

FUNCIONES LÓGICAS

ELIUD MEJÍA
FREDY RAMÍREZ ARROYAVE
COD: 70117266
LUIS FABIAN GONZÁLEZ TORRES
COD: 1044505031

GRUPO: 243004_46

CARLOS AUGUSTO FAJARDO


TUTOR DEL CURSO

ELECTRÓNICA DIGITAL
ESCUELA DE CIENCIAS BÁSICAS, TECNOLOGÍA E INGENIERÍA
UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA
MEDELLÍN (ANT.)
28 DE SEPTIEMBRE DE 2019
INTRODUCCIÓN

En el presente informe (Unidad 1: Tarea 1 – Sistema de numeración y simplificación de

funciones lógicas) de la unidad 1 propuesto por el curso de Electrónica Digital, de la Universidad

Nacional Abierta y a Distancia (UNAD) se desarrollarán ejercicios de carácter analítico y

descriptivo, los ejercicios planteados en la Guía, los están basados en una actividad individual.

El trabajo consta de diferentes ejercicios de carácter individual, las cuales están proyectadas

en: la compresión y aplicación de lo previa mente estudiado por el integrante, en los cuales el

alumno desarrollara diferentes ejercicios otorgados por el curso sobre los sistemas de numeración

y métodos de simplificación por medio de conversiones matemáticas y mapas de Karnough, al

igual la solución de circuitos lógicos por medio de la simulación; como paso final del desarrollo

individual, la argumentación ante los compañeros por medio del foro destinado para el desarrollo

de la actividad.

El proyecto está enfocado en: consultar y auto gestionar los conceptos y procedimientos

operativos necesarios para llegar a la solución de problemas, el cual le permitirá adquirir nociones

básicas sobre escenarios de la vida cotidiana, las cuales ayudaran a como darles un debido

planteamiento desde la perspectiva lógica.


OBJETIVOS

Objetivo General.

Analizar de manera descriptiva sobre el concepto básico de la electrónica digital, acerca de las

compuertas lógicas y sus tablas de la verdad o códigos binarios, aparte de simular los resultados

por medio de EDA Playground, con el fin de obtener habilidades en el manejo de los diferentes

tipos de conexiones y descripción de los mismos.

Objetivos Específicos.

 Identificar de manera asertiva la conversión de sistemas numéricos, algebra de Boole y

familiarizarse con los mapas de Karnaugh.

 Ejecutar los diferentes procesos a realizar de la guía; como resolver los ejercicios de

sistemas numéricos, la aplicación de métodos de simplificación para hallar las funciones

lógicas.

 Dar a conocer los conocimientos adquiridos por medio de la simulación de las diferentes

compuertas lógicas, los cuales muestran como evidencia el resultado de los ejercicios

realizados.
EJERCICIOS A RESOLVER

1. Realice las siguientes conversiones de base 10 a la base indicada (Secciones 3.3 y 3.5 del

libro de Muñoz):

a) 1252.45 𝑎 𝐻𝑒𝑥𝑎𝑑𝑒𝑐𝑖𝑚𝑎𝑙

R/ Para la parte entera:

1252
16 78 16 4 16
132 ⁄ ⁄ ⁄
0078 14 04 4 0
4

El residuo de estas divisiones nos da el resultado en entero y estos se miran en la tabla de

conversiones, donde muestra a que equivale cada número, quedando de la forma:

4𝐸4

La parte fraccionaria:

0.45 ∗ 16 = 7.2

0.2 ∗ 16 = 3.2

Así que, el número convertido es:

4𝐸4.73

Comprobación

4 ∗ 162 + 𝐸 ∗ 161 + 4 ∗ 160 + 7 ∗ 16−1 + 3 ∗ 16−2

= 1024 + 224 + 4 + 0.4375 + 0.01171875

≈ 1252,45

Ilustración 1:Tabla de
conversión de Hexadecimal al
Decimal.
b) 651.12 𝑎 𝐵𝑖𝑛𝑎𝑟𝑖𝑜

R/ Para la parte entera:

2 2 2 2 2 2
651 | 325 | 162 | 81 | 40 | 20 |
325 162 81 40 20 10

2 2 2 2
10 | 5 | 2 | 1 |
5 2 1 0

Contando desde el 651, cuando el resultado es par vale 0 y cuando es impar vale 1, y se

lee de abajo para arriba, así que:

1010001011

La parte fraccionaria:

0.12 ∗ 2 = 0.24 0.24 ∗ 2 = 0.48 0.48 ∗ 2 = 0.96 0.96 ∗ 2 = 1.92

Así que el número convertido es:

1010001011.0001

c) 78.4541 𝑎 𝐻𝑒𝑥𝑎𝑑𝑒𝑐𝑖𝑚𝑎𝑙

R/ Para la parte entera:

78 16 4 16
⁄ ⁄
14 04 4 0

El residuo de estas divisiones nos da el resultado en entero y estos se miran en la tabla de

conversiones a que equivale casa número, así que queda de la forma:

4𝐸

La parte fraccionaria:

0.4541 ∗ 16 = 7.2556 0.2556 ∗ 16 = 4.2496 0.2496 ∗ 16 = 3.9936

0.9936 ∗ 16 = 15.8976 0.8976 ∗ 16 = 14.3616 0.3616 ∗ 16 = 5.7856


0.7856 ∗ 16 = 12.5696 0.5696 ∗ 16 = 9.1136 0.1136 ∗ 16 = 1.8176

0.8176 ∗ 16 = 13.0816

Así que el número convertido es:

4𝐸. 743𝐹𝐸5𝐶91𝐷14

d) 12𝐴𝐵 𝑎 𝐵𝑖𝑛𝑎𝑟𝑖𝑜

R/ De acuerdo a la tabla de conversión, se busca el equivalente de cada digito en binario.

1 = 0001 2 = 0010 𝐴 = 1010 𝐵 = 1011

Así que la forma como se lee, es:

1001010101011

Comprobación: 12𝐴𝐵(16) = 4779(10)

1011 = 1 + 2 + 8 = 11

1010 = 25 + 27 = 32 + 128 = 160

0010 = 29 = 512

0001 = 212 = 4096

4096 + 512 + 160 + 11 = 4779

Ilustración 2:Tabla de conversión de


Hexadecimal a Binario.
2. Convierta los siguientes números a complemento a 2 con el número bits indicados

(Sección 3.7.2 del libro de Muñoz).

a) −18 𝑐𝑜𝑛 6 𝑏𝑖𝑡𝑠.

R/ se pasa el número a binario:

2 2 2 2 2
18 | 9 | 4 | 2 | 1 |
9 4 2 1 0

Contando desde el 18, cuando el resultado es par vale 0 y cuando es impar vale 1, y se

lee de abajo para arriba, así que:

10010

Con la magnitud a 6 bits: 010010

Se cambian los 1 por 0 y viceversa: 101101

Se suma 1:

101101
+1
101110

Así que la conversión queda: 101110

b) 65 𝑐𝑜𝑛 8 𝑏𝑖𝑡𝑠

R/ se pasa el número a binario:

2 2 2 2 2 2 2
65 | 32 | 16 | 8 | 4 | 2 | 1 |
32 16 8 4 2 1 0

Contando desde el 65, cuando el resultado es par vale 0 y cuando es impar vale 1, y se

lee de abajo para arriba, así que:

1000001
Con la magnitud a 8 bits: 01000001

Así que la solución queda de la misma manera por ser par: 01000001

c) −85 𝑐𝑜𝑛 8 𝑏𝑖𝑡𝑠

R/ se pasa el número a binario:

2 2 2 2 2 2 2
85 | 42 | 21 | 10 | 5 | 2 | 1 |
42 21 10 5 2 1 1

Contando desde el 85, cuando el resultado es par vale 0 y cuando es impar vale 1, y se

lee de abajo para arriba, así que:

1010101

Con la magnitud a 8 bits: 01010101

Se cambian los 1 por 0 y viceversa: 10101010

Se suma 1:

10101010
+1
10101011

Así que la conversión queda: 10101011

d) −32 𝑐𝑜𝑛 6 𝑏𝑖𝑡𝑠

R/ se pasa el número a binario:

2 2 2 2 2 2
32 | 16 | 8 | 4 | 2 | 1 |
16 8 4 2 1 1

Contando desde el 85, cuando el resultado es par vale 0 y cuando es impar vale 1, y se

lee de abajo para arriba, así que:

100000
Con la magnitud a 6 bits: 100000

Se cambian los 1 por 0 y viceversa: 011111

Se suma 1:

011111
+1
100000

Así que la conversión queda: 100000

3. Sea la siguiente función Booleana (Secciones 2.3 y 2.4 del libro de Muñoz):

𝐹 (𝐴, 𝐵, 𝐶, 𝐷) = ∑(0,2,4,6,8,10,14)

Para dar solución, se realizan las tablas de la verdad de cuatro variables.

Tabla 1::Tabla de la verdad para resolver por medio de Karnaught del ejercicio # 3
a) Utilizando mapas de Karnaught encuentre la mínima expresión Suma de Productos.

R/ 𝐹 = 𝐴̅𝐵̅𝐶̅ 𝐷
̅ + 𝐴̅𝐵̅𝐶𝐷
̅ + 𝐴̅𝐵𝐶̅ 𝐷
̅ + 𝐴̅𝐵𝐶𝐷
̅ + 𝐴𝐵̅𝐶̅ 𝐷
̅ + 𝐴𝐵̅𝐶𝐷
̅ + 𝐴𝐵𝐶𝐷

Tabla 2:Suma de productos, mapa de Karnaught.

Grupos

(𝟎, 𝟐, 𝟒, 𝟔) ̅𝑫
𝑨 ̅

(𝟎, 𝟐, 𝟖, 𝟏𝟎) ̅𝑫
𝑩 ̅

(𝟐, 𝟔, 𝟏𝟎, 𝟏𝟒) ̅


𝑪𝑫

Tabla 3: Grupo formados, mediante la solución del mapa de Karnaught

̅𝑫
𝐹 (𝐴, 𝐵, 𝐶, 𝐷) = 𝑨 ̅+𝑩
̅𝑫̅ + 𝑪𝑫
̅

a) Utilizando mapas de Karnaught encuentre la mínima expresión Producto de Sumas.

R/ 𝐹 = 𝐴̅𝐵̅𝐶̅ 𝐷 + 𝐴̅𝐵̅𝐶𝐷 + 𝐴̅𝐵𝐶̅ 𝐷 + 𝐴̅𝐵𝐶𝐷 + 𝐴𝐵̅𝐶̅ 𝐷 + 𝐴𝐵̅𝐶𝐷 + 𝐴̅𝐵̅ 𝐶𝐷 + 𝐴𝐵𝐶̅ 𝐷 +

𝐴𝐵𝐶𝐷

Tabla 4:Producto de sumas, mapa de Karnaught.

Grupos
(𝟏, 𝟑, 𝟓, 𝟕, 𝟗, 𝟏𝟏, 𝟏𝟑, 𝟏𝟓) ̅
𝑫

(𝟏𝟐, 𝟏𝟑) ̅ +𝑩
𝑨 ̅ +𝑪

Tabla 5: Grupo formados, mediante la solución del mapa de Karnaught

̅+𝑩
𝐹(𝐴, 𝐵, 𝐶, 𝐷) = (𝑨 ̅ + 𝑪) ∗ 𝑫
̅

b) Implemente en VHDL ambas expresiones usando el software EDA Playground. En el

informe debe incluir una impresión de pantalla de la descripción en VHDL y la

simulación.

R/

Suma de productos:

Ilustración 3: Seudocódigo elaborado para la solución del ejercicio 3 (Suma de Productos), comprobación mediante la

simulación del resultado obtenido.


Ilustración 4:Comportamiento de compuertas lógicas del resultado obtenido (Suma de Productos).

Producto de Sumas

Ilustración 5: Seudocódigo elaborado para la solución del ejercicio 3 (Productos de Sumas), comprobación mediante la

simulación del resultado obtenido.


Ilustración 6:Comportamiento de compuertas lógicas del resultado obtenido (Producto de Sumas).

c) Construir el esquemático de la función simplificada para la suma de productos.

Ilustración 7: Simulación de las compuertas lógicas por medio del software LogicSim.
4. Sea la siguiente función Boole (Secciones 2.3 y 2.4 del libro de Muñoz):

𝐹 (𝐴, 𝐵, 𝐶, 𝐷) = ∏(1,3,5,7,8,15,14,10,9)

Para dar solución, se realizan las tablas de la verdad de cuatro variables.

Tabla 6:Tabla de la verdad para resolver por medio de Karnaught del ejercicio # 4
a) Utilizando mapas de Karnaught encuentre la mínima expresión Suma de Productos.

R/ 𝐹 = 𝐴̅𝐵̅𝐶̅ 𝐷 + 𝐴̅𝐵̅𝐶𝐷 + 𝐴̅𝐵𝐶̅ 𝐷 + 𝐴̅𝐵𝐶𝐷 + 𝐴𝐵̅𝐶̅ 𝐷


̅ + 𝐴𝐵̅𝐶̅ 𝐷 + 𝐴𝐵̅𝐶𝐷
̅ + 𝐴𝐵𝐶𝐷
̅+

𝐴𝐵𝐶𝐷

Tabla 7:Suma de productos, mapa de Karnaught.

Grupos

(𝟎, 𝟐, 𝟒, 𝟔) ̅𝑫
𝑨 ̅

(𝟏𝟐, 𝟏𝟑) ̅
𝑨𝑩𝑪

(𝟏𝟏) ̅ 𝑪𝑫
𝑨𝑩

Tabla 8:: Grupo formados, mediante la solución del mapa de Karnaught

̅𝑫
𝐹 (𝐴, 𝐵, 𝐶, 𝐷) = 𝑨 ̅ + 𝑨𝑩𝑪
̅ + 𝑨𝑩
̅ 𝑪𝑫

b) Utilizando mapas de Karnaught encuentre la mínima expresión Producto de Sumas.

R/ 𝐹 = 𝐴̅𝐵̅𝐶̅ 𝐷
̅ + 𝐴̅𝐵̅𝐶𝐷
̅ + 𝐴̅𝐵𝐶̅ 𝐷
̅ + 𝐴̅𝐵𝐶𝐷
̅ + +𝐴𝐵̅𝐶𝐷
̅ + 𝐴𝐵𝐶𝐷 + 𝐴𝐵̅𝐶𝐷 + 𝐴𝐵𝐶̅ 𝐷
̅+

𝐴𝐵𝐶̅ 𝐷

Tabla 9:Producto de Sumas, mapa de Karnaught.


Grupos

(𝟏, 𝟑, 𝟓, 𝟕) ̅
𝑨+𝑫

(𝟏𝟓, 𝟏𝟒) ̅ +𝑩
𝑨 ̅ +𝑪
̅

(𝟏𝟎, 𝟏𝟒) ̅ +𝑪
𝑨 ̅+𝑫

(𝟖, 𝟗) ̅ +𝑩+𝑪
𝑨

Tabla 10: Grupo formados, mediante la solución del mapa de Karnaught

̅ ) ∗ (𝑨
𝐹 (𝐴, 𝐵, 𝐶, 𝐷) = (𝑨 + 𝑫 ̅+𝑩
̅+𝑪
̅ ) ∗ (𝑨
̅+𝑪
̅ + 𝑫 ) ∗ (𝑨
̅ + 𝑩 + 𝑪)

c) Implemente en VHDL ambas expresiones usando el software EDA Playground. En el

informe debe incluir una impresión de pantalla de la descripción en VHDL y la

simulación.

R/

Suma de Productos

Ilustración 8: Seudocódigo elaborado para la solución del ejercicio 3 (Suma de Productos), comprobación mediante la

simulación del resultado obtenido.


Ilustración 9:Comportamiento de compuertas lógicas del resultado obtenido (Suma de Productos).

Producto de Sumas

Ilustración 10: Seudocódigo elaborado para la solución del ejercicio 3 (Producto de Sumas), comprobación mediante la

simulación del resultado obtenido.


Ilustración 11:Comportamiento de compuertas lógicas del resultado obtenido (Producto de Sumas).

5. El área de mantenimiento está evaluando el funcionamiento de un motor eléctrico de una

máquina de torno, la máquina está en proceso de actualización, por tanto, el área de

ingeniería a programado repotenciar la máquina cambiando el mando de conexión que se

hacía con contactores, a un sistema digital, de manera que la máquina siga prestando su

servicio, con una baja inversión en el proceso de mejora. a. Tener tres pulsadores P1, P2,

P3.

a) Si se pulsa P1 conecte el motor con los bobinados estrella

b) Si pulsa P2 conecte el motor con los bobinados en triángulo.

c) Si se pulsa P3 se desconecte el sistema.

d) Si se pulsa dos pulsadores, el motor no se activa, pero se enciende una alarma de peligro.

e) Estado en 1 es activo, estado 0 es apagado.


Para esto se le ha solicitado al ingeniero@ diseñar un circuito que permita reemplazar el

sistema de conmutador con las siguientes especificaciones:

a) Encuentre una tabla de verdad que modele el funcionamiento del circuito. Esta tabla

tendrá tres entradas (para cada interruptor) y tres salidas (bobinas para cada tipo de

conexión y una alarma).

R/

a) Si se pulsa P1 conecte el motor con los bobinados estrella.

Tabla 11: Tabla de la verdad, función de entrada y salida del Pulsador 1


b) Si pulsa P2 conecte el motor con los bobinados en triángulo.

Tabla 12: Tabla de la verdad, función de entrada y salida del Pulsador 2.

c) Si se pulsa P3 se desconecte el sistema.

Tabla 13: Tabla de la verdad, función de entrada y salida del Pulsador 3.


d) Si se pulsa dos pulsadores, el motor no se activa, pero se enciende una alarma de

peligro.

Tabla 14: Tabla de la verdad, función de entrada y salida al presionar o activar más de 2 pulsadores al mismo tiempo.

b) Simplifique dicha tabla de verdad usando Karnaught e impleméntela en VHDL.

a) Si se pulsa P1 conecte el motor con los bobinados estrella.

Tabla 15:Producto de Sumas, mapa de Karnaught para el Pulsador 1.

Grupos

(𝟒) ̅̅̅̅ 𝑷𝟑
𝑷𝟏𝑷𝟐 ̅̅̅̅

Tabla 16: Grupo formados, mediante la solución del mapa de Karnaught

̅̅̅̅ ̅̅̅̅
𝐹1(𝐴, 𝐵, 𝐶 ) = 𝑷𝟏𝑷𝟐 𝑷𝟑
b) Si pulsa P2 conecte el motor con los bobinados en triángulo.

Tabla 17:Producto de Sumas, mapa de Karnaught para Pulsado 2.

Grupos

(𝟐) ̅̅̅̅ 𝑷𝟐 𝑷𝟑
𝑷𝟏 ̅̅̅̅

Tabla 18: Grupo formados, mediante la solución del mapa de Karnaught

𝐹2(𝐴, 𝐵, 𝐶 ) = ̅̅̅̅
𝑷𝟏 𝑷𝟐 ̅̅̅̅
𝑷𝟑

c) Si se pulsa dos pulsadores, el motor no se activa, pero se enciende una alarma de

peligro.

Tabla 19:Producto de Sumas, mapa de Karnaught para 2 pulsadores o más.

Grupos

(𝟑, 𝟕) 𝑷𝟐𝑷𝟑

(𝟓, 𝟕) 𝑷𝟏𝑷𝟑

(𝟔, 𝟕) 𝑷𝟏𝑷𝟐

Tabla 20: Grupo formados, mediante la solución del mapa de Karnaught

𝐹3(𝐴, 𝐵, 𝐶 ) = 𝑷𝟐𝑷𝟑 + 𝑷𝟏𝑷𝟑 + 𝑷𝟏𝑷𝟐


c) Simule su diseño en EDA PLAYGROUND para comprobar el correcto funcionamiento

de su circuito.

R/

Ilustración 12: Seudocódigo elaborado para la solución del ejercicio 5 (Suma de Productos), comprobación mediante la

simulación del resultado obtenido.

Ilustración 13:Comportamiento de compuertas lógicas del resultado obtenido (Suma de Productos).


6. Sea la siguiente función Booleana, en donde los primeros términos son los mintérminos

(m) y los segundos (d) son condiciones libres (Sección 2.4.3):

𝐹 (𝐴, 𝐵, 𝐶, 𝐷) = ∑(0,4,8,5,7,15) + ∑ (12,13,14)


𝑑

Para dar solución, se realizan las tablas de la verdad de cuatro variables.

Tabla 21:Tabla de la verdad para resolver por medio de Karnaught del ejercicio # 4

a) Encuentre la mínima expresión SOP, usando mapas de Karnaught.

Tabla 22: Suma de Productos, mapa de Karnaught.


Grupos

(𝟎, 𝟒, 𝟖, 𝟏𝟐) ̅𝑫
𝑪 ̅

(𝟏𝟓, 𝟏𝟒) 𝑩𝑫

Tabla 23: Grupo formados, mediante la solución del mapa de Karnaught

̅𝑫
𝐹 (𝐴, 𝐵, 𝐶, 𝐷) = 𝑪 ̅ + 𝑩𝑫

b) Implemente en VHDL la expresión usando el software EDA Playground. En el informe

debe incluir una impresión de pantalla de la descripción en VHDL y la simulación

R/

Tabla 24: Seudocódigo elaborado para la solución del ejercicio 6 (Suma de Productos), comprobación mediante la simulación

del resultado obtenido.


Tabla 25:Comportamiento de compuertas lógicas del resultado obtenido (Suma de Productos).
CONCLUSIONES

 Al estudiar al material bibliográfico que otorga la universidad, cabe resaltar la buena

información que se encuentra allí, pero posee una falencia, la cual no da muy claro la

solución o la conversión de unos números binarios, así que es necesario apoyarse en

material consultado en la Web, por esta razón los ejercicios son diferentes a como se

solucionan en el libro.

 Para la verificación de los ejercicios realizados, es bueno saber entender o interpretar la

simulación, ya que en esta nos muestra lo que está escrito o planteado en la tabla de la

verdad. Al notar que se mueve el cursor nos muestra las mismas salidas de la tabla.

 Se adquieren conocimientos como la conversión de números Binario, Hexadecimales,

Octales, a su vez es fácil de interpretar los mapas de Karnaugh mediante las tablas de la

verdad y como conocimiento final, la capacidad de programas y dibujar circuitos lógicos

y su aplicación en la vida cotidiana.


BIBLIOGRAFÍA

Muñoz, J. (2012). Introducción a los Sistemas Digitales: Un enfoque usando Lenguajes de

Descripción de Hardware. (Capítulos 1, pp. 19-66). Madrid. Recuperado

de: https://openlibra.com/es/book/introduccion-a-los-sistemas-digitales

Palmer, James E., and David E. Perlman (1995). Introducción a los sistemas digitales, McGraw-

Hill Interamericana. (Capítulos 2 y 3, pp. 1-69). ProQuest Ebook Central, Recuperado

de: https://bibliotecavirtual.unad.edu.co:2538/lib/unadsp/detail.action?docID=3192137

Fajardo, C. (2019, junio 14), Registro y prueba del software EDA Playground. [Archivo de video],

Recuperado de: https://youtu.be/2j1Knwkxlwc

Sandra, S. (2018, Noviembre 15), Fundamentos de Sistemas Digitales. Recuperado

de: http://hdl.handle.net/10596/22561

Chu, P. P. (2006). RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and

Scalability. Hoboken, N.J.: Wiley-IEEE Press. Recuperado

de: http://bibliotecavirtual.unad.edu.co:2051/login.aspx?direct=true&db=e000xww&AN

=158127&lang=es&site=ehost-live

Das könnte Ihnen auch gefallen