DISEÑO DE AMPLIFICADOR

MULTIETAPAS

En la practica consiste en realizar un

amplificador multietapas que garantice una
impedancia de entrada a la entrada y una potencia
en la carga de 4W.

Etapa 1 tip 41. Con beta de 50

Amplificador clase AB

𝑉𝑜𝑚𝑎𝑥 = √2 ∗ 𝑅𝑙 ∗ 𝑃𝑙(𝐴𝐶) = 8.94𝑉

𝑉𝑐𝑐 = 𝑉𝑜𝑚𝑎𝑥 − 𝑉𝑐𝑒(𝑠𝑎𝑡) = 10.44 ≅ 11𝑉

𝑉𝑜𝑚𝑎𝑥
𝐼𝑜𝑚𝑎𝑥 = = 894𝑚𝐴
𝑅𝑙
𝐼𝑜𝑚𝑎𝑥
𝐼𝑏𝑝 = = 17.88𝑚𝐴
𝐵
Figura 1. Amplificador de potencia clase AB
De tal manera podemos calcular la resistencia
R2, suponiendo que el voltaje en el dio es de En esta parte se garantiza la potencia a la salida,
𝑉𝑑 = 0.7𝑉. donde los diodos cumplen la función de reducir
la temperatura en el circuito, esta temperatura
𝑉𝑐𝑐 − 𝑉𝑜𝑚𝑎𝑥 − 𝑉𝑑
𝑅2 = = 76.06Ω ocurre debido a la alta corriente que circula
𝐼𝑏𝑝
dentro del montaje.

Una vez obtenidos estos valores se procede a

Etapa 2. 2n2222, con beta de 100
determinar la corriente ICQ y la corriente que
circula por las resistencias Ix. 𝑅𝑙 = 40.55Ω
𝐼𝐶𝑄 = 0.01 ∗ 𝐼𝑜𝑚𝑎𝑥 = 8.94𝑚𝐴 𝐴𝑣 = 5
𝐼𝐶𝑄 𝑉𝑐𝑐 = 11𝑉
𝐼𝐵𝑄 = = 178.8𝜇𝐴
𝐵
Por (M.T.P) entonces 𝑅𝑐 = 𝑅𝑙
𝐼𝑥 = 10 ∗ 𝐼𝐵𝑄 = 1.788𝑚𝐴
−𝐵(𝑅𝑐||𝑅𝑙)
Donde la resistencia del diodo influye en la 𝐴𝑣 =
impedancia a la entrada del circuito (Zin). ℎ𝑖𝑒 + 𝐵𝑅𝑒
𝑉𝑐𝑐
26𝑚𝑉 Donde 𝐼𝐶𝑄 =
𝑅𝑓 = = 14.54Ω 𝑅𝑑𝑐+𝑅𝑎𝑐
𝐼𝑥
𝑍𝑖𝑛 = 40.55Ω 𝑅𝑑𝑐 = 𝑅𝑐 + 𝑅𝑒
𝑅𝑎𝑐 = (𝑅𝑐||𝑅𝑙) + 𝑅𝑒
Con una eficiencia del 63.89%.
26𝑚𝑉
𝐵ℎ𝑖𝑏 = 𝐵 ∗ = ℎ𝑖𝑒
𝐼𝐶𝑄

Como ℎ𝑖𝑏 << 𝑅𝑒

−(𝑅𝑐||𝑅𝑙)
𝑅𝑒 = = 4.05Ω
𝐴𝑣
15𝑉
𝐼𝐶𝑄 =
𝑅𝑐 + 𝑅𝑒 + (𝑅𝑐||𝑅𝑙) + 𝑅𝑒
= 159.59𝑚𝐴
 26𝑚𝑉 𝑅𝑙 = 36.94Ω
ℎ𝑖𝑏 = = 0.16Ω
𝐼𝐶𝑄
𝐴𝑣 = 20
26𝑚𝑉
ℎ𝑖𝑒 = 𝐵 ( ) = 16.29Ω 𝑉𝑐𝑐 = 11𝑉
𝐼𝐶𝑄
Por (M.T.P) entonces 𝑅𝑐 = 𝑅𝑙

Malla entrada −𝐵(𝑅𝑐||𝑅𝑙)

𝐴𝑣 =
𝑅𝑏 ℎ𝑖𝑒 + 𝐵𝑅𝑒
𝑉𝑏𝑏 = 𝐼𝑐 ( + 𝑅𝑒) + 𝑉𝑏𝑒 = 1.41𝑉
𝐵
𝑉𝑐𝑐
Donde 𝐼𝐶𝑄 =
𝑅𝑑𝑐+𝑅𝑎𝑐
Por criterio de estabilidad
𝑅𝑏 = 0.01 ∗ 𝐵 ∗ 𝑅𝑒 = 40.5Ω 𝑅𝑑𝑐 = 𝑅𝑐 + 𝑅𝑒
𝑅𝑎𝑐 = (𝑅𝑐||𝑅𝑙) + 𝑅𝑒
Una vez obtenido RB, se encuentran los
valores de las resistencias R1 y R2 26𝑚𝑉
𝐵ℎ𝑖𝑏 = 𝐵 ∗ = ℎ𝑖𝑒
𝐼𝐶𝑄
𝑅𝑏 ∗ 𝑉𝑐𝑐
𝑅1 = = 46.45Ω
𝑉𝑐𝑐 − 𝑉𝑏𝑏 Como ℎ𝑖𝑏 << 𝑅𝑒
𝑅𝑏 ∗ 𝑉𝑐𝑐
𝑅2 = = 315.957Ω −(𝑅𝑐||𝑅𝑙)
𝑉𝑏𝑏 𝑅𝑒 = = 1Ω
𝐴𝑣
15𝑉
La frecuencia se debe asegurar de 𝐼𝐶𝑄 =
20kHz 𝑅𝑐 + 𝑅𝑒 + (𝑅𝑐||𝑅𝑙) + 𝑅𝑒
= 191.604𝑚𝐴
1
𝐶= = 98.12𝑛𝐹 26𝑚𝑉
2𝜋 ∗ 𝑅𝑒𝑞 ∗ 𝑓
ℎ𝑖𝑏 = = 0.13Ω
𝐼𝐶𝑄
Donde la impedancia a la entrada correspondería
al valor de Rl en la siguiente etapa. 26𝑚𝑉
ℎ𝑖𝑒 = 𝐵 ( ) = 13.569Ω
𝑍𝑖𝑛 = 36.94Ω 𝐼𝐶𝑄

Malla entrada
𝑅𝑏
𝑉𝑏𝑏 = 𝐼𝑐 ( + 𝑅𝑒) + 𝑉𝑏𝑒 = 1.41𝑉
𝐵

Por criterio de estabilidad

𝑅𝑏 = 0.01 ∗ 𝐵 ∗ 𝑅𝑒 = 40.5Ω

Una vez obtenido RB, se encuentran los

valores de las resistencias R1 y R2

𝑅𝑏 ∗ 𝑉𝑐𝑐
𝑅1 = = 10.90Ω
𝑉𝑐𝑐 − 𝑉𝑏𝑏
Figura 2. Amplificador emisor común.

En esta etapa se garantiza la ganancia de voltaje, 𝑅𝑏 ∗ 𝑉𝑐𝑐

𝑅2 = = 120.87Ω
esta ganancia es provocada en la primera etapa, 𝑉𝑏𝑏
donde es necesario garantizar este ingreso de
tensión para lograr la potencia a la salida del Donde la impedancia a la entrada correspondería
diseño. Además se define la frecuencia de corte al valor de Rl en la siguiente etapa.
superior donde opera el sistema.
𝑍𝑖𝑛 = 9.19Ω

Etapa 3. 2n2222, con beta de 100

 −𝑔𝑚(𝑅𝑑||𝑅𝑙)
𝐴𝑣 = = |−1|
1 + 𝑔𝑚𝑅𝑠

Para hallar VGG

𝑉𝐺𝐺 = 𝑉𝐺𝑆𝑄 + 𝐼𝐷𝑄𝑅𝑠 = 5.4𝑉

d) Para hallar R1 y R2

𝑅𝐺𝑉𝑑𝑑
𝑅1 = = 1𝑀Ω
𝑉𝑑𝑑 − 𝑉𝐺𝐺
𝑅𝐺𝑉𝑑𝑑
𝑅2 = = 982.142𝑘Ω
𝑉𝐺𝐺
Para garantizar una frecuencia de 20Hz a la entra
Figura 3. Amplificador emisor común. se determinar el valor del capacitor.

Se implementa de nuevo el mismo diseño debido 1

𝐶= = 15.91𝑛𝐹
a que la ganancia de voltaje es muy alta para ser 2𝜋 ∗ 𝑅𝑒𝑞 ∗ 𝑓
genera en una sola etapa.

Etapa 4. Jfet, con beta de 100

a) Se elije un punto de operación (Q)

en la zona lineal del transistor

𝐼𝑑𝑠𝑠 = 15𝑚𝐴
𝑉𝑝 = −6𝑉

𝑉𝐺𝑆𝑄 = 0.3𝑉𝑝 = −1.8𝑉

20𝑚𝐴
𝐼𝐷𝑄 = = 7.5𝑚𝐴
2

1.42 ∗ 𝐼𝑑𝑠𝑠
𝑔𝑚 = = |−3.55𝑚℧|
𝑉𝑝 Figura 4. Diseño de un amplificador Jfet.

𝑉𝑑𝑑 En esta etapa se garantiza la impedancia a la

𝑉𝐷𝑆𝑄 = = 5.5𝑉 entrada 𝑍𝑖𝑛 = 500𝐾Ω, además se define la
2
frecuencia de corte menor, que se requiere para
b) Se determina la ecuación de la que el sistema opere.
malla de entrada de circuito
equivalente en DC

 Despejando (Q), 𝑉𝐺𝑆𝑄 =

𝑉𝐺𝐺 − 𝐼𝑑𝑅𝑠

𝑉𝐺𝑆𝑄
𝑅𝑠 = 2 ( ) = 480Ω
𝐼𝐷𝑄

Malla de entrada
𝑉𝐺𝐺 = 𝑉𝐺𝑆 + 𝐼𝑑𝑅𝑠

c) A partir de la malla de salida se

encontró el valor de RD

𝑉𝑑𝑑 − 𝑉𝐷𝑆𝑄
𝑅𝑑 = − 𝑅𝑠
𝐼𝐷𝑄
= 253.33Ω