3 Unidad III: FAMILIAS LÓGICA DE CIRCUITOS INTEGRADOS Y

COMBINACIÓN DE COMPUERTAS

3.1 Objetivos

3.1.1 Objetivo General

Determinar la expresión lógica de salida de los circuitos lógicos combinatorio, teniendo

en cuenta las característica eléctricas de cada familia que lo integran y, su respuesta de

acuerdo a las combinaciones lógicas de entrada

3.1.2 Objetivos Específicos

 Especificar las características eléctricas de las familias lógicas TTL y CMOS

 Implementar circuitos lógicos a partir de funciones lógicas

 Obtener expresiones lógicas a partir de circuitos lógicos combinatorios

 Evaluar los circuitos lógicos teniendo en cuenta las combinaciones de entrada.

3.2 Competencias

 Realiza seguimiento a los circuitos lógicos implementados y, detecta fallas en el

mismo.

 Obtiene circuitos lógicos a partir de las expresiones lógicas y evalúa su

comportamiento

3.3 Estrategias pedagógicas o actividades de aprendizaje

 Lectura, comprensión, análisis y apropiación del material expuesto.

 Foro de apoyo para dudas y preguntas a través de la plataforma virtual SPLAVIA.

 Tutoría presencial opcional de material de estudio.

 Realización de Ejercicios propuestos y seleccionados.

3.4 Recursos de aprendizaje

 Módulo de Circuitos Digitales I .

 Programa de Word y herramienta de editor de ecuaciones.

 Software de Simulación de circuitos lógicos.

 Sitios de internet.
3.5 lección 1: FAMILIAS LÓGICA DE CIRCUITOS INTEGRADOS

La familia lógica es un grupo de dispositivos lógicos integrados por compuertas que

comparten una tecnología en común y son compatibles eléctricamente. Por lo tanto se pueden

reemplazar entre sí, por lo que no requieren de etapas de interfaz entre ellas.

La selección de familias lógicas es un paso transcendental en el diseño de circuitos

digitales, algunos de estos requieren de altas velocidades, bajas potencias o costo reducido.

Por tal razón, es importante saber qué familia TTL o CMOS se adapta mejor a nuestras

necesidades.

3.5.1 Familia lógica TTL

Esta familia se caracteriza por su velocidad de operación y bajo costo. Están fabricados

por transistores bipolares y funciona bajo una Lógica Transistor Transistor de allí su nombre

“TTL”

Su nomenclatura se referencia de la siguiente forma:

AA 74 XX YY

Donde AA identifica al fabricante (SN: Texas instrumen, DM: National semiconductor, S:

signetics)

El numero 74 indica que es una tecnología TTL de tipo comercia.

XX: Especifica la subfamilia

YY: Especifica el tipo de compuerta

Si la nomenclatura de un integrado TTL es DM74LS00, se indica que es fabricado por

National semiconductor (DM, es tecnología TTL (74), cuya subfamilia es Schottky de baja

potencia ( LS)

Y es tipo NAND (00)

  TTL estándar

Se identifica porque las letras XX o su equivalente no están presente.( S7400). Estas se

caracterizan por su alta velocidad y alto consumo en potencia.

 TTL de Baja potencia

Se identifica por la letra L (DM74L00).Consumen diez veces menos potencia que la

estándar, pero es cuatro veces más lenta.

 TTL de alta velocidad

Se identifica por la letra H (SN74H00). Esta es dos veces más rápida que la

estándar, pero consume 2.5 veces más que esta.

 TTL Schottky

Se identifica por la letra S (DM74S04). Es cuatro veces más rápida que la estándar,

pero consume 1.8 veces más que esta. Se fabrican con diodos Schottky

TTL Schottky avanzada.

Se identifica por la letra AS (DM74AS04). Es la más rápida de todas las TTL y su

consumo en potencia esta entre la TTL estándar y la Schottky de baja potencia (LS).

 TTL Schottky avanzada de baja potencia

Se identifica por la letra ALS (DM74ALS04). Es ldos veces más rápida que la TTL

de baja potencia y su consumo en potencia es la mitad de la TTL de baja potencia (LS).

3.5.1.1 Factor de carga

Otra característica importante de las compuertas TTL está relacionada por su capacidad

de carga, es decir por la corriente máxima que puede entregar en función de la carga. Esto

está en función de la corriente que demanda una entrada de la fuente de alimentación y la

corriente que puede proporcionar la salida a la carga. Esto determina el máximo de entradas

de una compuerta que se puede conectar a la salida de otra compuerta de la misma

subfamilia. La siguiente figura muestra la conexión de una compuerta NAND con las

entradas de cuatro compuertas NAND.

Figura 3.1. Conexión fan out

Fuente. Muentes Tulio (2015)

Para la obtención del factor de carga se utilizan las siguientes formulas.

𝐼𝑂𝐿𝑚𝑎𝑥
Factor de carga de salida (bajo) = 𝐸𝑐. 3.1
𝐼𝐼𝐿𝑚𝑎𝑥

Dónde:

IOL es la corriente de salida en nivel bajo máxima

IIL es la corriente de entrada en nivel bajo máxima

𝐼𝑂𝐻𝑚𝑎𝑥
Factor de carga de salida (alto) = 𝐸𝑐. 3.2
𝐼𝐼𝐻𝑚𝑎𝑥

Donde IOH es la corriente de salida en nivel alto máxima

 Donde IIH es la corriente de entrada en nivel alto máxima

3.5.1.2 Disipación de potencia

Es importante conocer cuanta potencia consume un integrado de tecnología TTL

teniendo en cuenta las compuertas que están siendo utilizadas en un circuito.

𝑃𝐷(𝑝𝑟𝑜𝑚𝑒𝑑𝑖𝑜) = 𝑉𝐶𝐶 ∗ 𝐼𝐶𝐶 𝐸𝑐. 3.3

Donde VCC es el voltaje de alimentación del integrado y IIC la corriente promedio

𝐼𝐶𝐶𝐻 + 𝐼𝐼𝐶𝐿
𝐼𝐶𝐶 (𝑝𝑟𝑜𝑚𝑒𝑑𝑖𝑜) = 𝐸𝑐. 3.4
2

Donde

ICCH = corriente continua en alto

ICCL= corriente continua en bajo

3.5.1.3 Familia CMOS

La familia CMOS utiliza transistores de efecto de campo de semiconductor oxido de

metal –MOSFET. Estos son aceptados en el diseño por su bajo consumo en potencia y buena

inmunidad al ruido.

Su nomenclatura se referencia de la siguiente forma:

AA 40 XX YY

Donde AA identifica al fabricante ( SN: Texas instrumen, DM: National

semiconductor, S: signetics)

El numero 40 indica que es una tecnología CMOS

XX: Especifica la subfamilia

YY: Especifica el tipo de compuerta

Entre las subfamilias se encuentran:

 CMOS estándar.

Se caracterizan por su baja potencia y velocidad de operación. Su voltaje de

alimentación esta desde 3v hasta 18v.

Su serie es 40YYB, no se especifican letras XX, pero si el tipo de compuerta. La letra B

indica que está protegida contra la estática. Ej. 4000B es una compuerta estándar tipo NAD,

con protección antiestática.

 CMOS equivalente a TTL

Serie 74CYY, es funcionalmente equivalente a los de la serie TTL - 74L y tienen las

mismas distribuciones de pines. es un 50% más rápida que las CMOS estándar, pero

consumen más potencia.

 CMOS de alta velocidad

Serie 74HCYY, es funcionalmente equivalente a los TTL-74LS, tiene las mismas

distribuciones de pines y operan con alimentación o VDD de 2V a 6V. Es la tecnología que

proporciona mejor velocidad y consumo en potencia.

 CMOS de alta velocidad con entrada TTL

Serie 74HCTYY, es funcionalmente equivalente a la serie 74HC y opera con el mismo

rango de voltaje y poseen las mismas distribuciones de pines. Sus estradas son compatibles

con las TTL, el cual ofrece una interfaz directa.

3.5.2 Ejemplo sobre compuertas lógicas.

 ¿Cuantas compuertas NAND se pueden conectar a la salida de otra compuerta de la

misma familia? Calcular la potencia promedio de una compuerta NAND de las mismas

especificaciones.

Datos extraídos de la hoja de especificaciones del fabricante para una compuerta NAND

estándar

Tabla 3.1. Características eléctricas de la NAND

IOLmax 16 mA

IOH max 400 µA

IILmax 1,6 mA

IIHmax 40 µA

ICCH 8 mA

ICCL 22 mA

VCC 5V

Fuente: Tocci Ronald (2010)

Solución

Para el factor de carga se tiene que:

𝐼𝑂𝐿𝑚𝑎𝑥 16𝑚𝐴
Factor de carga de salida (bajo) = =
𝐼𝐼𝐿𝑚𝑎𝑥 1.6 𝑚𝐴

= 10 𝐸𝑐. 3.1

𝐼𝑂𝐻𝑚𝑎𝑥 400 µ𝐴
Factor de carga de salida (alto) = =
𝐼𝐼𝐻𝑚𝑎𝑥 40 µ𝐴

= 10 𝐸𝑐. 3.2

Nota: si los valores de fan out en bajo o en alto son diferentes, se debe tener en cuenta

el menor de estos.

Para obtener la potencia promedio se tiene:

 𝑃𝐷 (𝑝𝑟𝑜𝑚𝑒𝑑𝑖𝑜) = 𝑉𝐶𝐶 ∗ 𝐼𝐶𝐶 𝐸𝑐. 3.3

𝐼𝐶𝐶𝐻 + 𝐼𝐼𝐶𝐿 8𝑚𝐴 + 22𝑚𝐴

𝐼𝐶𝐶(𝑝𝑟𝑜𝑚𝑒𝑑𝑖𝑜) = = = 15 𝑚𝐴 𝐸𝑐. 3.4
2 2

El integrado NAND contiene custro compuertas por tal razón la corriente de una de

ellas es:

15 𝑚𝐴
𝐼𝐶𝐶 (𝑝𝑟𝑜𝑚𝑒𝑑𝑖𝑜) = = 3.75 𝑚𝐴
4

Por lo tanto potencia promedio para una de ellas es:

𝑃𝐷 (𝑝𝑟𝑜𝑚𝑒𝑑𝑖𝑜) = 5 𝑣 ∗ 3.75 𝑚𝐴 = 18.75 𝑚𝑊

3.5.3 Ejercicios sobre compuertas lógicas

1. Consultar las hojas de datos de las compuertas AND estándar y la schottky avanzada

y obtener las características que se muestran en la tabla siguiente.

Tabla 3.2. Características eléctricas de la AND

IOLmax

IOH max

IILmax

IIHmax

ICCH

ICCL

Fuente: Muentes Tulio (2015)

2 Obtener el fan out en bajo y fan out en alto y, la potencia promedio de una de las

compuertas de las familias TTL estándar y schottky avanzada

3.6 Lección 2: COMBINACIÓN DE COMPUERTAS

3.6.1 Expresiones booleanas a partir de circuitos lógicos.

Todo circuito lógico puede ser representado mediante una expresión lógica, sin

importar que tantas compuestas lo conformen. Lo importante es reconocer las expresiones

lógicas o Booleanas individuales de las compuertas que intervienen en el circuito.

Ejemplo el circuito de la figura 3.2 tiene dos entradas A y B y, una salida X. Si

observamos dicha figura, la expresión de salida de la compuerta NOT superior es 𝐴 y la

inferior es 𝐵; ahora para la compuerta AND superior, la expresión de salida es 𝐴 𝐵 y para la

inferior es 𝐴 𝐵. Estas dos expresiones lógicas corresponden a la entrada de la compuerta OR

del circuito, por lo tanto, esta compuerta OR realizará una operación OR entre dichas entrada,

dando como resultado la expresión de salida 𝑋 = 𝐴̅𝐵 + 𝐴𝐵̅ .

Obtener la expresión lógica o Booleana de salida de un circuito permite:

 Rediseño del circuito, ya que mediante algunas herramientas de simplificación tales

como: mapa de Karnaugh , teoremas de Booles se puede obtener un circuito más

simplificado.

 Evaluar la expresión de salida, teniendo en cuenta todas las combinaciones de entrada.

Con esto podemos hacer un buen seguimiento de entradas y salida y así poder determinas si

el circuito presenta algún tipo de fallas, una vez este se encuentre implementado.

Figura 3.2. Circuito lógico de dos entradas

 Fuente: Muentes Tulio (2015)

3.6.1.1 Evaluación de las salidas de los circuitos lógicos.

Todo circuito lógico se puede evaluar, partiendo de la expresión lógica de salida. Si

por ejemplo, la expresión de un circuito está dada por 𝑋 = (𝐴 + 𝐵). ( 𝐴

̅ + 𝐵), el valor de X

se puede obtener remplazando los valores de A y B en dicha expresión, y luego realizar las

operaciones lógicas correspondiente. Si la combinación de entrada es A=1, B= 0, la

expresión de salida es X=1, tal como se muestra en los siguientes pasos.

𝑋 = (1 + 0). ( 1̅ + 0),

𝑋 = (1). ( 1̅ ),

𝑋 = 0. ( 1̅ ),

𝑋 = 0.

𝑋 = 1.
 Teniendo en cuenta todas las combinaciones posible de entrada se puede tener

información detallada del funcionamiento del circuito lógico, en la tabla 3.3 se muestran

todas las combinaciones posibles y los valores de salida obtenidas del circuito combinatorio

correspondiente a la figura 3.2.

Tabla 3.3 valores de salida del lógico de la figura xx

A B X
0 0 1
0 1 1
1 0 1
1 1 1
Fuente: Muentes Tulio (2015)

Nota: Para evaluar las expresiones lógicas, tenga en cuenta los siguientes pasos:

 Primero Invierta todas las variables simples.

 Realice las operaciones lógicas que se encuentran dentro de los paréntesis.

 Si alguna expresión posee una barra, realice la operación que se encuentra debajo de esta

y, luego proceda con la operación de inversión.

3.6.1.2 Implementación de circuitos lógicos a partir de expresiones lógicas.

Si se puede obtener una expresión lógica a partir de un circuito, también se puede

obtener un circuito de una expresión lógica. Si por ejemplo, tenemos una expresión lógica

𝑋 = (𝐴 + 𝐵 ). ( 𝐴
̅ 𝐵 + 𝐶) , podemos notar que hay dos factores el primer de ellos está dado

por 𝐴 + 𝐵 , el cual corresponde a una operación NOR y el segundo factor está dado por

( 𝐴𝐵 + 𝐶);dentro de este último se encuentra la operación AND ( 𝐴𝐵 ) , la operación NOT

(𝐶) y entre estas dos se encuentra la operación OR (+).Nótese que entre los dos factores se

encuentra ubicada la operación lógica AND ( .), finalmente los dos factores están realizando
una operación de negación . Ahora para la implementación de un circuito lógica tenga en

cuenta los siguientes pasos.

 La compuerta de salida debe ser aquella que muestre la última operación a realizar dentro

de la expresión booleana. Para el ejemplo seria la NOT.

 Si en la expresión lógica hay factores o términos, determine qué tipo de operaciones están

realizando. Para el ejemplo existen dos factores que se están multiplicando, esta

corresponde a una compuerta AND, y será de dos entradas debido a que hay dos factores.

Colocarla seguido de la compuerta NOT que se encuentra a la salida.

 Verificamos que factor o términos aplicamos a la entrada de la compuerta, por ejemplo

si elegimos el factor ( 𝐴𝐵 + 𝐶), debemos elegir una OR de dos entradas, ya que hay una

suma lógica entre los términos 𝐴𝐵 𝑦 𝐶 . Esta compuerta OR debe tener entre una de

sus entradas una AND (𝐴𝐵 ) y en la otra entrada una NOT ( 𝐶 ). Ahora si elegimos por

(𝐴 + 𝐵) , podemos notar que corresponde a una NOR de dos entradas (A y B). En la

figura 3.3 se muestra la implementación del circuito.

Figura 3.3. . Implementación de un circuito a partir de una expresión Booleana.

Fuente: Muentes Tulio (2015)

3.6.2 Ejemplos de circuitos lógicos y funciones lógicas

Dado el circuito combinatorio de la siguiente figura encontrar la expresión lógica de salida

Figura 3.4. Circuito lógico combinatorio de dos entradas

 Fuente: Muentes Tulio (2015)

1. La expresión de la compuerta NOR situada a la izquierda cuyas entradas son A y B es

(A+B)’. Esta es la primera entrada de la compuerta AND situada a la derecha.

2. La expresión de la compuerta AND cuyas entradas son (A+B)’ y C es (A+B)’·C.

3. La salida de la compuerta AND es la primera entrada de la compuerta OR del extremo

derecho. Por lo tanto, la expresión de esta compuerta OR es [(A+B)’·C]+D.

3.6.3. Ejercicios sobre combinaciones de compuertas lógicas

1. Obtener la salida de la compuerta lógica X-OR de la Figura 3.5. Si las señales de entrada

varían de acuerdo a los diagramas de tiempo que se muestran a continuación.

Figura 3.5. Diagramas de tiempo para entrada de una X-OR

Fuente: Muentes Tulio (2015)

2. Determinar la expresión Booleana en la salida S del circuito combinatorio , mostrado

en el siguiente circuito

Figura 3.6. Circuito combinatorio de 3 entradas

 Fuente: Muentes Tulio (2015)

3. Determinar las expresión Booleana en la salida S del circuitos combinatorio ,

mostrado en el siguiente circuito

Figura 3.7. Circuito combinatorio de 3 entradas

Fuente: Muentes Tulio (2015)

4. Obtener la función de salida X y tabla de la verdad del siguiente circuito:

Figura 3.8. Circuito combinatorio de dos entradas

Fuente: Muentes Tulio (2015)

5. De acuerdo a la expresión lógica 𝑋 = (𝐴 + 𝐵) + (𝐴𝐵 + 𝐶. 𝐵). Obtener:

a) La implementación del circuito lógico, teniendo en cuenta sus variables de entradas y su

variable de salida.

b) Tabla de verdad, teniendo en cuenta todas las combinaciones posibles de entrada.

6. Construir mediante compuertas lógicas los circuitos correspondientes a las siguientes

funciones lógicas:

a) X= (ABC + A'C)D

b) X= [A+B(B'+C)]D'

c) X= (B+C')[A'+B'(C+D')