Beruflich Dokumente
Kultur Dokumente
Parcial - Escenario 4
Instrucciones
Historial de intentos
https://poli.instructure.com/courses/11381/quizzes/41527 1/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
Las respuestas correctas estarán disponibles del 24 de sep en 23:55 al 25 de sep en 23:55.
https://poli.instructure.com/courses/11381/quizzes/41527 2/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
Una compuerta NAND, pues la mamá le dice que no puede comer dos
cosas a la vez.
https://poli.instructure.com/courses/11381/quizzes/41527 3/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
Una compuerta XOR, pues es la que se activa únicamente cuando las dos
entradas son diferentes.
La siguiente expresión:
¯¯¯¯¯¯¯¯¯¯ ¯¯¯
¯
(W X + Y )
https://poli.instructure.com/courses/11381/quizzes/41527 4/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
https://poli.instructure.com/courses/11381/quizzes/41527 5/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
Utilizando las diferentes reglas del álgebra booleana, se podría decir que
la siguiente expresión: (((W + W X) + W X) + W
¯
Z ) Se puede reducir a:
¯
(W XY + W Z )
https://poli.instructure.com/courses/11381/quizzes/41527 6/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
¯
(W + Z )
(W + Z )
(X + Y + Z )
¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯
llegar a la expresión (W XY ).
¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯
https://poli.instructure.com/courses/11381/quizzes/41527 7/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
¯ ¯ ¯
Y = (A + B + C )(A + B + C )
¯
ABC . Aunque los términos son similares, en este caso se están
mostrando invertidos. Además, el circuito representa una expresión
Producto de Sumas.
https://poli.instructure.com/courses/11381/quizzes/41527 8/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
Se trata de una compuerta AND, puesto que la salida sólo está en ALTO
para todas las entradas en ALTO.
No es posible utlizar una compuerta AND, pues los datos tienen más de
dos entradas.
https://poli.instructure.com/courses/11381/quizzes/41527 10/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
Utilizar una compuerta AND, que detecte cuando todas las señales estén
en ALTO.
Usar la lógica de una XOR, para detectar que las diferentes puertas estén
o no obstruidas.
Hacer el montaje con una compuerta NAND, para tener una salida en bajo
si no hay obstrucciones.
https://poli.instructure.com/courses/11381/quizzes/41527 11/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
https://poli.instructure.com/courses/11381/quizzes/41527 12/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
https://poli.instructure.com/courses/11381/quizzes/41527 13/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
Y0 está en 1 y Y1 está en 1.
Y0 está en 1 y Y1 está en 0.
Y0 está en 0 y Y1 está en 1.
https://poli.instructure.com/courses/11381/quizzes/41527 14/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
Y0 está en 0 y Y1 está en 0.
https://poli.instructure.com/courses/11381/quizzes/41527 15/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
https://poli.instructure.com/courses/11381/quizzes/41527 16/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
Cambiar la compuerta XNOR por una XOR, de tal manera que el bit de
paridad no active la salida de error.
El circuito está bien así como está montado, pues detecta la paridad
impar.
https://poli.instructure.com/courses/11381/quizzes/41527 17/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
https://poli.instructure.com/courses/11381/quizzes/41527 18/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
https://poli.instructure.com/courses/11381/quizzes/41527 19/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
https://poli.instructure.com/courses/11381/quizzes/41527 20/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
La expresión completa es
¯ ¯ ¯ ¯ ¯ ¯ ¯ ¯ ¯
Y = A BC + A BC + A BC + ABC + ABC + ABC
https://poli.instructure.com/courses/11381/quizzes/41527 21/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
https://poli.instructure.com/courses/11381/quizzes/41527 22/23
23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
Calificación de la evaluación: 30 de 75
https://poli.instructure.com/courses/11381/quizzes/41527 23/23