DISEÑO DE SISTEMAS DIGITALES

EXAMEN 2P

Fecha: 2019/08/30 I termino 2019-2020

Nombre: _________________________________________________ Paralelo: __________

Problema #1: (5%)

¿Cuáles de las siguientes afirmaciones son los requisitos para un Real Time Operating System (RTOS)?

a) Control del usuario

b) Insensibilidad
c) Tolerancia a los fallos
d) Elevada potencia en la alimentación de energía
e) Determinismo
f) Sensibilidad
g) Potente sistema de disipación de temperatura
h) Fiabilidad
i) Todas las anteriores

Problema #2: (5%)

¿Cuál de las siguientes afirmaciones no es correcta, al momento de decidir usar Real Time Operating System
(RTOS)?

a) Para cumplir con compromisos temporales no definidos o variables.

b) Para asegurar que, una vez ocurrido un evento, la respuesta ocurra dentro de un tiempo acotado.
c) Cuando ninguna de las tareas requiere del procesador, el sistema ejecuta una tarea llamada idle u ociosa.
d) Para tener que manejar los temporizadores y esperas “a mano”.
e) Si las tareas se diseñan bien (con pocas o ninguna dependencia) es más fácil incorporarlas a otras
aplicaciones.
f) Ninguna de las anteriores.

Problema #3: (10%)

¿Completar la siguiente tabla relacionada a las ventajas vs desventajas de un FreeRTOS?

Ventajas de usar un RTOS Desventajas

• Reducción del tiempo de desarrollo • Desarrollar software para un RTOS requiere

• Refuerza conceptos de modularizarían
• Provee de métodos seguros de
Comunicaciones entre tareas
• Asegura la independencia entre tareas
• Facilita la extensibilidad y verificación
del diseño
de experiencia y planeamiento cuidadoso
• Controlar acceso a recursos utilizados por
más de una tarea
• Requieren más memoria RAM que un
Sistema sin RTOS

Problema #4: (5%)

Colocar los nombres correctos a la siguiente gráfica referente a la ejecución de una tarea de tiempo real, utilizar las
siguientes opciones:

• Tiempo de respuesta • Arranque

• Plazo de ejecución • Límite
• Ejecución de la tarea • Terminación
• Activación

vasanza 1
Respuesta:

Problema #5: (5%)

El Kernel del RTOS facilita a los distintos programas acceso seguro al hardware, realizar el diagrama de tiempo de
los estados de las tareas donde se indique claramente con líneas y texto cuando se realiza cada actividad:

• El momento en que se produce la interrupción.

• El instante en que el Kernel ejecuta un tick interrupt para seleccionar la siguiente tarea.
• La nueva tarea seleccionada se ejecuta cuando se completa la interrupción.

vasanza 2
Respuesta:

Problema #6: (5%)

La siguiente gráfica corresponde al diagrama de tiempo al transmitir un dato usando el protocolo de comunicación
RS-232, agregar los textos en las cajas de comentarios:

Respuesta:

vasanza 3
Problema #7: (5%)
En los siguientes diagramas de bloques funcionales, se muestra la escritura y lectura de datos usando el protocolo
de comunicación I2C (Inter-Integrated Circuit). Colocar los nombres que describen cada bloque:

Respuesta:

Problema #8: (10%)

Completar la siguiente tabla comparativa entre los protocolos de comunicación SPI vs I2C:

Respuesta:

vasanza 4
Problema #9: (20%)
Realizar el diagrama de circuito de hardware de un módulo de servocontrol, que cumpla con las siguientes
especificaciones:

1) El procesador central es EP1C12Q240, una serie de chips FPGA Cyclone producidos por Altera Company.
Principalmente completa la recepción de la entrada digital y la corrección de errores del módulo SDC del
módulo de detección de posición, recibe las instrucciones de control de posición y velocidad de la
computadora host, realiza la iteración de interpolación, completa el control PID de posición y velocidad,
cambia el control de entrada y salida, y se comunica con la computadora host.
2) Módulo SDC, que utiliza el convertidor digital de doble canal selsyn / resolutor M2S44RDC / SDC para
completar la extracción de posición y la conversión digital.
3) Módulo de comunicación de bus SPI, que utiliza un módulo de bus SPI personalizado dentro del FPGA
para comunicarse con la computadora host, para completar la interacción de información con la
computadora host.
4) SRAM: se adopta el chip SRAM asíncrono de alta velocidad ISSI IS61LV25616AL con capacidad de
256K * 16Bit. La señal de Word Enabler es independiente y puede operar en cada byte.
5) SDRAM: se adopta K4S32323232F de la compañía SAMSUNG, y su capacidad es de 2M * 32Bit.
6) FLASH: se adopta el Am29LV160D de AMD con una capacidad de 1M * 16Bit.
7) Módulo de control del bus: el controlador emite la señal del bus de datos. El chip de control de bus
SN74LVCC3245 se utiliza para el control de bus, que tiene las funciones de control de dirección,
aislamiento de señal y amplificación.
8) Interfaz AS: el dispositivo EPCS se programa directamente a través de la interfaz AS.
9) Interfaz JTAG: puede descargar la configuración a FPGA, programa de depuración, programa para Flash y
programa para dispositivo EPCS.

Referencia:
Lin, Y. (2019, March). Design of servo control system based on Nios soft core CPU. In IOP Conference Series:
Earth and Environmental Science (Vol. 242, No. 3, p. 032004). IOP Publishing.

Respuesta:

vasanza 5
Problema #10: (20%)
Dado la siguiente implementación de un sistema de procesador de cuatro núcleos en el SOPC Builder, realizar el
diseño del sistema de procesador de cuatro núcleos:

Referencia:
Wang, X. (2011, October). Multi-core system education through a hands-on project on fpgas. In 2011 Frontiers in
Education Conference (FIE) (pp. F2G-1). IEEE.

Respuesta:

vasanza 6
Problema #11: (10%)
De acuerdo con el siguiente código de un contador con su respectivo banco de prueba, dibuje el diagrama de
tiempo con los respectivos valores de señales desde su inicio hasta su fin:

vasanza 7