Beruflich Dokumente
Kultur Dokumente
• Polarização
• Fontes e sorvedouros de corrente
• Carga ativa
• Processamento e condicionamento de sinais
• Multiplicadores/divisores
1
Comparação em relação a área ocupada
para implementar um transistor e um
resistor integrado
• Facilidade de integração
• Ocupam pouca área (principalmente quando
comparados aos resistores)
• Estruturas que dependem de “casamento”
• Elevada impedância de saída
2
Espelho “Conversor” de corrente
Conversões internas: I →V =V → I
Fonte: Carlos Alberto dos Reis Filho, Tópicos em Circuitos Integrados Analógicos 5
VDD − VGS
I REF =
R
IO (W L )2
1 W =
= I D1 = kn´ (VGS − Vt ) (W L )1
2
I REF I REF
2 L 1
1 ´ W
IO = I D 2 = kn (VGS − Vt )
2
3
Deve-se garantir que os transistores
operem na saturação
1 W
iD = µn Cox ( vGS − Vt )
2
2 L
is ( t ) RS
Q 8
4
Impedância de saída
∂vDS VA' L
r0 = =
∂iD vGS =const.
ID
1 ´W
iD = k n ( vGS − Vt ) (1 + λ vDS )
2
2 L
Fonte: Sedra & Smith, Microelectronica, 5ª Edição 9
IO (W L )2 VO − VGS
= 1 +
I REF (W L )1 V ' L2 A2
5
Guias de corrente em tecnologia CMOS
6
Não idealidades
● Corrente de base
● Resistência de saída finita
m V −V
I 0 = I REF 1 + 0 BE
1+ m +1 VA 2
β
C1 C2
B1 B2
14
7
Espelhos básicos I e → VX = VX → I s
bipolar MOS
Fonte: Carlos Alberto dos Reis Filho, Tópicos em Circuitos Integrados Analógicos 15
Fonte: Ravazi, B., Design of Analog CMOS Integrated Circuits, McGrawHill, 2001 16
8
Espelho de corrente cascode
R0 = rout = g m3ro3ro 2
9
Espelho de corrente com degeneração de
emissor ou fonte
Ro
Ro = g m 2 ro 2 R
+Vee
C3
C1 E C2
C4
IREF IOUT
P+ (DP)
C1 E C2 B Sub
P+ P+
E P+ N+
N+ N-epi
Buried layer (N+)
P-Substrate
Active base region
10
Espelho de corrente bipolar sensível ao
estresse mecânico (resultados)
1.25
1.2
1.15
Mirror ratio m
1.1
Theoret.
1.05
Experim.
1 Curve fit
0.95
0.9
0.85
-200 -100 0 100 200
Stress [MPa]
80µm
IREF = 2.5 µA
VBE = 0.6 V
FIM
Q 22
11