Master Académique / Semestre 1 : Systèmes des télécommunications |1

Université DJILLALI LIABES de Sidi Bel Abbes 2017/2018

Faculté de Génie Electrique
Département des Télécommunications
Matière : Circuits programmables FPGA

TP1 : Introduction au langage VHDL.

Présentation de l’outil de développement : carte de développement et logiciel de
simulation.

 Objectifs :
L'objectif de cette séance est de se familiariser avec les outils de programmation des
composants logiques programmables. Nous utiliserons pour cela celui de la firme Altera : le
logiciel Max+plus II (version 10.1), associé à la carte de développement CIC-310. Nous
synthétiserons dans cette première séance, sur un circuit cible, les fonctions logiques de
bases. Nous aurons besoins pour cela d’implanter les portes logiques NOT, AND, OR et XOR.

 Présentation de carte de développement :

 Le système de développement CIC-310 CPLD/FPGA, illustré sur la figure 1, est un
système constitué de deux cartes : la carte de développement (Development Board)
et la carte d'expérimentation (Experiment Board).

Rédigée par Dr. DRIZ S. et Dr. FASSI B.

Figure 1 : Système de développement CIC-310 CPLD/FPGA

Master Académique / Semestre 1 : Systèmes des télécommunications |2

 Le CIC-310 permet aux étudiants d'apprendre la conception et la vérification de

systèmes numériques de manière efficace, tel que la :
 Conception de circuits logiques combinatoires (encodeurs/décodeurs,
multiplexeurs/démultiplexeurs, …) ;
 Conception de circuits logiques séquentiels ;
 Conception de circuits à bascules (compteurs, registres à décalage, …) ;
 Conception des unités arithmétiques et logiques (ALUs).
 La figure 2 montre, en détails, l’arrangement des différents composants sur la carte
d’expérimentation.

Rédigée par Dr. DRIZ S. et Dr. FASSI B.

Figure 2 : Structure de la carte d’expérimentation

 La figure 3 montre, en détails, l’arrangement des différents composants sur la carte de

développement.
Master Académique / Semestre 1 : Systèmes des télécommunications |3

Figure 3 : Structure de la carte de développement

 Présentation du logiciel de simulation

Rédigée par Dr. DRIZ S. et Dr. FASSI B.

Le logiciel MAX+PLUS II est un outil de développement qui permet la programmation
des circuits logiques reprogrammables fabriqués par le constructeur ALTERA. Il permet la
description d'un projet, sa compilation, sa simulation logique et temporelle, son analyse
temporelle et la programmation d'un circuit CPLD ou FPGA, dit circuit cible.

La programmation d’un tel circuit peut se faire en quatre phases :

1. Saisie de la description du circuit. Pour cela le logiciel permet d’utilise trois modes de
saisie :
 Description graphique sous la forme d’un schéma électronique. Le fichier
associé est de type : *.gdf (graphic design files) ;
 Description textuelle en utilisant un langage de programmation (dans notre cas
VHDL). Le fichier associé est de type : *.tdf (text design files) et *.vhd ;
 Description sous la forme de chronogrammes. Le fichier associé est de type :
*.wdf (waveform design files) et *.scf (simulator channel file) ;

2. Vérification de la description par compilation du circuit ;

3. Vérification du bon fonctionnement de la description par simulation logico-
temporelle ;
Master Académique / Semestre 1 : Systèmes des télécommunications |4

4. Programmation du circuit physique (carte de développement).

Pour cela, le menu principal du logiciel (illustré sur la figure 4) présente tous ces outils.

Figure 4 : Menu principal du logiciel MAX+PLUS II

 Travail demandé
1. Exécutez le programme MAX+PLUS II par un double clic sur son icône.

2. Création du projet

Pour créer un nouveau projet suivez les étapes suivantes :

 Pour débuter un projet, il faut sélectionner un nom de projet et un répertoire
(directory) où seront stockés les fichiers.
 Premièrement, choisissez la commande Name à partir du menu File\Project ;
 Appuyez sur le répertoire Max2work à partir de la hiérarchie des dossiers
disponibles (Directories) afin de choisir l’emplacement où enregistrer le projet ;
 Tapez le nom du projet, par exemple, « fpga_ex\ TP1 » sur le champ Project

Rédigée par Dr. DRIZ S. et Dr. FASSI B.

Name ;
 Validez votre choix en cliquant sur OK.

3. Saisie graphique

La phase suivante consiste à la saisie du projet sous forme d’un schéma électronique
(description graphique). Pour cela :
 Tout d’abord il faut créer un fichier en utilisant la commande New dans le menu
File ou bien cliquez directement sur l’icône montrant le symbole d’une nouvelle
page, disponible sur la barre d’outils d’accès rapide.
 Sélectionnez l’éditeur graphique (vérifiez que l’extension du fichier est
bien : .gdf) ;
 Validez ce choix par un OK.
 Une feuille de description vierge est apparait pour dessiner votre schéma.

4. Pour pouvoir apporter les composants logiques nécessaires à la description du circuit,

il faut :
 Appelez les composants avec un double cliquer n’importe où sur la feuille, ou
bien en utilisant le bouton droit de la sourie choisissez Enter Symbol ;
Master Académique / Semestre 1 : Systèmes des télécommunications |5

 Dans la bibliothèque des symboles disponibles, cliquez sur

c:\maxplus2\max2lib\prim, c’est la bibliothèque primitive réservée aux
éléments logiques de base (opérateurs booléens, bascules, broches d'entrée et
de sortie,...) ;
 Le composant voulu sera importer sur la feuille de description soit en cliquant
deux fois sur son nom qui figure dans la liste en bas (Symbol files) ou bien en
tapant directement son nom sur le champ : Symbol Name suivi d’un OK.
 Dessinez un simple circuit sous forme d’une porte NOT (par exemple).
 Pour connecter le circuit électronique en cours de définition, il est nécessaire
de rajouter des symboles input et output (en suivant les mêmes instructions
données dans le point précédent).
 Une fois les symboles sélectionnés sont sur la page, il suffit de les
interconnecter en positionnant la souris sur une extrémité du symbole,
d’enfoncer le bouton de la souris, de se déplacer et de relâcher le bouton à
l’extrémité de l’autre symbole ;

5. L’édition du nom de la broche d’entrée ou de sortie, se fait en cliquant avec le bouton

droit de la souris sur le symbole désiré (input ou output) et on sélectionne Edit Pin
Name. Un double clic sur la zone de texte du symbole donne le même résultat.

6. Refaire l’étape 4 avec une porte ET, OU et XOR dans le même projet. Sauvegardez le
projet sous le nom TP1.gdf (le même nom que le projet de préference).

7. Compilation

Pour vérifier la cohérence de votre schéma, il faut d’abord sélectionner le circuit (Device)
que vous désirez programmer. Pour ce faire :

Rédigée par Dr. DRIZ S. et Dr. FASSI B.

 Choisissez la commande Device dans le menu Assign et sélectionnez la famille
du circuit FLEX8000 et le type de circuit EPF8282ALC84-4.
 Désactiver l’option Show Only Fastest Speed Grades si c’est nécessaire.
 Du menu Assign choisissez Global Project Device Options et sélectionnez la
configuration Passive Serial.
 Toujours du menu Assign choisissez Global Project Logic Synthesis et
sélectionnez le style Fast.

8. Maintenant, du menu File choisissez Project Save&Check afin de vérifier les erreurs
dans le circuit. En cas d’erreurs, sélectionnez le message. La zone qui pose problème
apparaît sur le schéma surlignée en rouge. Corrigez l’erreur, puis refaites une
vérification

9. Compilez le projet en choisissant dans le menu File, Project Save&Compile.

10. Lorsque la compilation se passe sans erreur, il est alors possible de vérifier le
comportement logique du circuit fabriqué.
Master Académique / Semestre 1 : Systèmes des télécommunications |6

11. Création d’un symbole

Nous pouvons créer un symbole à partir du circuit réalisé en choisissant la commande

Create Default Symbol du menu File. Ouvrez un nouveau fichier graphique, cliquez
deux fois sur ce dernier et ouvrez le projet primit.

12. Préparation à la simulation : simulation logico-temporelle avec Waveform Editor

Afin de vérifier le bon fonctionnement de notre circuit, il faut passer à la phase de la

simulation logico-temporelle. Pour effectuer la simulation d’un schéma, il est
nécessaire de définir les signaux d’entrées. Pour cela, on utilise l’éditeur de courbes
waveform Editor (extension .scf) à partir du menu Max+plus II.

 Pour spécifier la liste des entrées et des sorties que l’on veut observer, il faut
cliquer avec le bouton droit de la sourie sur la feuille et choisir Enter Nodes
from SNF ou bien on sélectionne le menu Node, ensuite Enter Node from SNF ;
 Cliquez sur List (les entrées et les sorties apparaissent alors dans la fenêtre de
gauche)
 Cliquez sur le symbole => : les signaux seront transférés dans la fenêtre de
droite et seront alors visualisés dans l'éditeur de chronogrammes.
 Validez.
 Afin de définir la longueur temporelle des signaux, c’est à dire la durée de la
simulation, choisissez l’option END TIME du menu File et tapez 1µs (par
exemple).
 Pour définir le pas de simulation, sélectionnez l’option GRID SIZE du menu
Option et tapez 50 ns (par exemple).

Rédigée par Dr. DRIZ S. et Dr. FASSI B.

 Pour validez vos choix, sélectionnez l’option Fit in Window du menu View.
 Pour donner des valeurs aux entrées (éditer les chronogrammes), il suffit de
sélectionner des parties du vecteur d’entrée (ou toute la trace en cliquant dans
la colonne des noms, à gauche.) et de spécifier les valeurs avec les icônes qui
se trouvent sur la gauche de la fenêtre (0, 1, X, Z, INV pour inverser,...)
 Pour générer une horloge (clock) : sélectionnez toute la ligne de l’entrée
ensuite avec le bouton droit de la sourie choisissez Overwrite/ Clock. Définir la
valeur de départ et le facteur de multiplication puis validez.
 Une fois terminer, enregistrez le fichier sous le nom TP1.scf.

13. Simulation

 Simulez en passant par File/ Project ensuite Save and Simulate ou bien
directement par le menu Max+plus II / Simulator. Le simulateur calcule alors
les chronogrammes des signaux de sorties qui sont mis automatiquement dans
le même fichier de chronogrammes.
 Vérifiez les chronogrammes de sorties obtenus avec les tables de vérités
correspondantes à l’application.