UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

Facultad de Ingeniería Electrónica y Eléctrica

E.A.P. Ingeniería Electrónica

Laboratorio de Circuitos Digitales II

Informe Final Nº 4

TEMA : Contadores

CURSO : Circuitos Digitales II

DOCENTE : Ing. Casimiro Pariasca, Óscar

ESTUDIANTES : Obregón Tinoco Julio A. 12190105

Tapia Delgado Brayan G. 12190032

Vásquez Cueva Hubert S. 12190033

Lino Alvarado Alembert E. 12190018

SEMESTRE : 2014 – II

Lima, octubre de 2014

 UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

CIRCUITOS CONTADORES

I. OBJETIVO:
 Diseñar circuitos secuenciales autónomos (contadores) utilizando CI’s estándar.

II. MATERIALES y EQUIPO :

 Protoboard, cables de conexión, Opcional: módulos EB-205, TM-01
 CI TTL :
 2 CI 74LS90 (contador de décadas, de 0 a 9) - 1 CI 74LS93 (contador de
rizo, 4 bits)
 1 CI 74LS161 (contador binario con carga en paralelo) - 2 CI 74LS47
(decod BCD a 7 segmentos)
 1 CI 74LS193 (contador ascendente-descendente) - 1 CI 74LS154
(decodificador)
 2 CI 74LS76 (flip-flop JK) - 1 CI 74LS08
 1 CI 74LS160 (contador síncrono 4 bits) - 1 CI 74LS163 (contador
síncrono 4 bits)
 1 CI 74LS151 (multiplexor)
 2 display de 7 segmentos - Leds (varios)
 Resistencias : - 14 x 120 OHM, ½ Watt; - 2 x 47 ohm
 Fuente C.C. +5 voltios; VOM; ORC; Generador de Pulsos.

III. CUESTIONARIO FINAL:

1. Analice y explique el funcionamiento de los circuitos de la parte
experimental.

74LS90

INFORME FINAL Nº 4 2
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

Para obtener un contador de 0 a 9:

Usaremos como entrada de CLOCK el CP0 y la salida Q0 conectarlo hacia el
clock del segundo FF JK lo cual sería un contador asíncrono de 4 bits.
Como queremos que cuente hasta 9 (1001) entonces cuando se detecte el 10
(1010) instantáneamente debe cambiar a 0000.
Para ello usamos una compuerta AND en las salidas de Q3 y Q1 conectando la
salida del AND hacia la entrada MR1 Y MR2 los cuales estarían activas en alto
(H) y según la tabla las salidas son 0000.

Desactivando el PRESET y CLEAR nos queda:

La compuerta AND detecta el 1010 activando el CLEAR y reiniciando el conteo

del 0 hasta el 9.

INFORME FINAL Nº 4 3
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

74LS93
Contador 0-7 (3bits).

Para realizar el diseño debemos de tener en cuenta la tabla de estado y el circuito

interno del 74LS93.

Para obtener un contador de 0 a 7 usamos CP1 como entrada de CLOCK y

tomamos las salidas Q1, Q2, Q3 para obtener el contador de 3 bits. Tener en
cuenta que MR1 y MR2 no deben estar en alto si queremos realizar el conteo.

Desactivando MR1 y MR2 tenemos:

INFORME FINAL Nº 4 4
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

Contador 0-15(4bits).
Para obtener un contador de 0 a 15 usamos CP2 como entrada de CLOCK,
conectamos la salida de Q0 hacia la entrada de clock del segundo FF JK.

Tomamos las salidas Q0, Q1, Q2 y Q3 para obtener el contador de 4 bits. Tener en
cuenta que MR1 y MR2 no deben estar en alto si queremos realizar el conteo.

Desactivando MR1 y MR2 tenemos:

INFORME FINAL Nº 4 5
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

Contador BCD (0000-1001).

Para obtener un contador BCD usamos CP2 como entrada de CLOCK,
conectamos la salida de Q0 hacia la entrada de clock del segundo FFJK.
Tomamos las salidas Q0, Q1 y conectamos a las entradas MR1 y MR2 del CI
74LS93 de tal manera cuando se detecte en la salida 1010 inmediatamente retorne
a 0000 y realice de nuevo el conteo.

74LS161
Es un contador binario síncrono de 4 bits con carga paralela.
Veamos el diagrama de estados para analizar su funcionamiento:
DIAGRAMA DE ESTADOS

Como podemos ver este es un contador de 4 bits ASCENDENTE en el cual

cambiara de estado cada vez que se produzca un CLOCK. (Contador de 0-15).

INFORME FINAL Nº 4 6
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

TABLA LÓGICA:

Del circuito implementado y según la tabla notamos que cuando SR está activo, es
decir toma el estado L (bajo) entonces las salidas son 0.
Cuando PE esta en bajo y SR esta en alto se habilita la carga paralela.
Una vez ingresado el dato y teniendo SR=PE=CET=CEP en H (alto) realiza el
conteo ascendente a partir del dato ingresado.
Por ello cundo se ingresa el 6 y estableciendo el conteo después de 5 clocks se
obtiene el 11

74LS193
Es un contador en código BCD de MOD-16 que puede ser programado
fácilmente; es decir, cada salida puede programarse para cualquiera de los niveles
mediante la introducción de los datos deseados en los pines de entrada. La salida
va a cambiar independientemente de los impulsos de contaje o de la señal de reloj
(CLOCK). Estos contadores se han diseñado para ser conectado en cascada sin
la necesidad de circuitería externa.

Aquí si muestra el DIAGRAMA DE ESTADOS:

INFORME FINAL Nº 4 7
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

Configuración de los pines:

TABLA LÓGICA:

Del circuito implementado y según la tabla notamos que cuando MR está activo,
es decir toma el estado H (alto) entonces las salidas son 0.

Cuando PL esta en bajo y SR esta en bajo se tienen salidas 1 de cada flip-flop.

Contará ascendentemente activando en alto CPd y CLOCK en CPu.

Contará descendentemente activando en alto CPu y CLOCK en CPd.

INFORME FINAL Nº 4 8
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

ANÁLISIS EXPEIMENTAL
1) Uso del CI 74ls90
Realizar el diseño de un contador de 0 a 9 teniendo en cuenta solo las
conexiones de la parte superior del esquema adjunto. Comprobar su correcto
funcionamiento.

CONTADOR DE 0 – 9

Después de 5 clock:

Poniendo MR1=MR2=H (SALIDA 0)

MS1=MS3=H (SALIDA 9)

INFORME FINAL Nº 4 9
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

Si queremos un divisor de frecuencia entre 9, realizamos las siguientes conexiones

de tal manera cuando se detecte el 9 (1001) la salidas cambien a 0000 y se reinicie
el conteo.
Es un contador de 0000-1000.

OPCIONAL:
Implementamos el circuito contador de 0-99 utilizando 2 CI 74LS90.
Se puede decir que cuando en el contador de unidades 0-9 se detecte el numero en
decimal 10 (1010) inmediatamente este contador regresa a 0000 y
simultáneamente entra un clock en el contador de decenas cambiando de 0-1. Así
sucesivamente hasta llegar a visualizar en el display 99 en donde al siguiente
clock se visualiza en el display a 00.

INFORME FINAL Nº 4 10
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

2) Uso del CI 74ls93

Conecte el CI 74ls93 para que trabaje como contador de 3 bits usando la entrada
B y los FFs Qb, Qc, Qd. Verificar el funcionamiento conectando leds en las
salidas.

CONTADOR DE 0 – 7 (3bits)
Implementamos:
Teniendo en cuenta que las salidas son los 3 leds de la derecha.MSB=LED
ROJO.
Después de 5 clocks.

Ahora conecte el CI 74LS93 como un contador de 4 bits usando la entrada A y

conectando la salida Qa al terminal de entrada B.
Las entradas R1 yR2 deben estar a tierra. Los terminales 5 y 10 se conectan a la
fuente de 5Vc.c. Los pulsos se aplican a la entrada 14(A). La salida Qa
corresponde al bit menos significativo.
Se verificó el funcionamiento del contador conectando leds a las salidas.

INFORME FINAL Nº 4 11
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

CONTADOR DE 0 – 15 (4bits)
Implementamos:
Después de 7 clocks.
Poniendo MR1=MR2=H.

CONTADOR BCD (0-9)

Conectar el CI 74ls93 como contador BCD. La representación BCD emplea los
números binarios del 0000 al 1001 para codificar los números decimales del 0 al
9.
Implementamos:
Después de 9 clocks.

INFORME FINAL Nº 4 12
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

INFORME FINAL Nº 4 13
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

Formas de onda en compuerta NAND

Conectar el circuito de la figura 6 y verificar las formas de onda a la salida de la
compuerta NAND

Simulando en Proteus:

3) Uso del 74LS161

Contador binario con carga paralela
El CI 74LS161 es un contador binario sincrónico de 4 bits con carga paralela y
despeje asincrónico.
Verificar el funcionamiento del CI 74LS161, junto con una compuerta NAND de
2 entradas opere como contador BCD sincrónico que cuente de 0000 a 1001.
No utilizar la entrada de reset.
Utilice la compuerta NAND para detectar la cuenta 1001, lo que hará que se
carguen ceros en el contador.

INFORME FINAL Nº 4 14
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

Implementamos el circuito:
1. Iniciamos activando el CLEAR:

2. Desactivamos el CLEAR, activamos el pin 7 y 10 en alto para que inicie el

conteo.
3. Pasando 5 cloks.

4. Activamos el pin 9 (LOAD) en bajo e ingresamos los datos por el pin 3, 4, 5,6
(DATA INPUT).

INGRESANDO: 0110
Las salidas del contador nos muestra el valor ingresado: 0110

INFORME FINAL Nº 4 15
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

5. Desactivando el LOAD y activamos el pin 7 y 10 en alto para que inicie el

conteo a partir del dato ingresado.

Después de 5 clocks se obtiene: 1011 teniendo en cuenta MSB=LED ROJO.

4) Uso del 74LS193

Verificar el funcionamiento del CI74LS193.
a) Comprobar la cuenta ascendente y descendente.
Activamos el RESET: (MR=H)
Las salidas del contador son: 0000

INFORME FINAL Nº 4 16
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

Desactivamos el MR e Introducimos el CLOCK en CPu y dejamos el alto

CPd para realizar el conteo ascendente:
Después de 5 clocks:

Activamos el PRESET:
Las salidas del contador son: 1111
MSB=LED ROJO

Desactivamos el PRESET e introducimos el CLOCK en CPd y dejamos el alto

CPu para realizar el conteo descendente:
Después de 1 clock:
MSB=LED ROJO

INFORME FINAL Nº 4 17
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

b) Verificar la carga paralela del contador.

 Introducimos la carga paralela:
 Activamos el pin 11 para la carga paralela e introducimos los datos:
1010.
La salida del circuito es: 1010
MSB=LED ROJO

INFORME FINAL Nº 4 18
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

2. Los contadores tienen su cuenta máxima definida por el número de FF que

tienen. ¿Qué sucede cuando se desea llegar a una cuenta menor a ésta?
¿Cómo se implementarían los circuitos? Muestre ejemplos específicos de
contadores de módulo-n.

Se debe adicionar un arreglo circuital (circuito combinacional) de tal forma que

cuando detecte la salida máxima deseada en el contador, el contador reinicie su
cuenta a 0, es decir, limpie las salidas, esto podemos realizarlo generando una
señal para activar la entrada asíncrona CLEAR de los flip-flops.
Dependiendo si la entrada asíncrona del contador es activa en alto o en bajo se
deberá generar una señal HIGH o LOW para activarla y borrar la salida
reiniciando la cuenta.
Si la entrada se activa en bajo, como lo es en la mayoría de contadores
comerciales, el arreglo se puede implementar mediante compuertas NAND que
estén conectados a los terminales de salida del contador y conectamos de forma
que cuando se detecte que la salida del contador es la del módulo-n deseado, la
compuerta NAND debe genere una señal de 0 para poder activar las entradas
CLEAR de los flip-flops.

Ejemplos
CONTADOR DE RIZADO MOD-6.
Para conseguir este tipo de contador de bits, se utiliza una entrada de reset o
borrado la cual se activa inmediatamente después de la cuenta más alta que se
necesite, en este caso en la cuenta 110, colocando los flip-flops en 0 lógico.

Este trabajo de activar las entradas de reset de cada flip-flop lo realiza una puerta
NAND la cual da un 0 lógico a las entradas de reset. Al recibir en las entradas de
la NAND los 1 lógicos de las salidas del FF2 y del FF3 colocando en 0 lógico
todos los flip-flops y así el contador comienza de nuevo a contar desde 000 hasta
101 o inversamente si es de cuenta descendente.

INFORME FINAL Nº 4 19
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

C B A Cuenta decimal
0 0 0 0
0 0 1 1
0 1 0 2
0 1 1 3
1 0 0 4
1 0 1 5
1 1 0
RESET
1 1 1
Secuencia de un contador mod-6

CONTADOR DECADA (DECENAS)

Es uno de los más utilizados, está construido a base de 4 flip-flops JK y una
puerta NAND la cual pone en 0 los flip-flops al llegar la cuenta máxima (1010).
Como se sabe un contador de 4 bits, llega a una cuenta máxima binaria de 1111
que equivale a 16 en decimal, por lo que la puerta NAND debe activarse
inmediatamente después de la cuenta 1001, 9 en decimal para que el contador
sea mod-10.

Diagrama lógico de un contador década rizado

Entonces, como la cuenta inmediatamente después de 1001 es 1010, entonces se

conectan las entradas de la puerta NAND a las salidas de FF2 y FF4 que al
mandar los unos a las entradas de la NAND, la activan enviando un pulso a las
entradas de reset (borrado o CLR) de los flip-flops colocándolas en cero y
reiniciando la cuenta.

INFORME FINAL Nº 4 20
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

3. ¿Qué operación se efectúa en el contador ascendente-descendente de la

práctica cuando ambas entradas, arriba y abajo, están habilitadas? ¿Qué
modificación podría hacerse de modo que cuando ambas entradas sean 1, el
contador no cambie de estado, sino que permanezca en la misma cuenta?

En este caso no importaran las entradas las salidas siempre estarán en 0.La más
importante será el Reset ya que cualquiera que sea el valor que tome la salida
siempre será 0.
Para realizar la carga del valor de las entradas de datos se deberá meter un nivel
lógico bajo en la entrada. Un nivel lógico alto en la entrada CLR pone todas las
salidas a valor lógico bajo por lo que será necesario tenerla el CLR a un nivel
bajo para no activarla, con lo que se tendrá las salidas pre ajustadas a las
entradas.

Lo que se puede hacer es retroalimentar a carga la información de salida y

activarla en conjunto.

4. Diseñar un contador binario sincrónico de 4 bits con flip-flops tipo D.

El siguiente es un circuito contador síncrono de 4 bits diseñado con flip-flops

tipo JK que al tener las entradas unidas obtienen la respuesta igual a la del flip-
flop tipo D.

INFORME FINAL Nº 4 21
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

Cabe recordar que el circuito es síncrono debido a que el sistema se maneja por
un solo tren de pulsos.

Tenemos en número binario 1 en la salida.

Tenemos en número binario 2 en la salida.

INFORME FINAL Nº 4 22
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

5. Diseñar con flip-flops tipo T un contador que pase por la siguiente sucesión
binaria repetida: 0-1-3-7-6-4-...
Demuestre que si los estados binarios 010 y 101 se consideran condiciones
de indiferencia, el contador podría no funcionar correctamente. Encuentre
una forma de corregir el diseño.

INFORME FINAL Nº 4 23
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

6. Diseñar un sistema usando el registro de desplazamiento 74164 para

producir una salida 1 cuando las últimas seis entradas han sido 1 y de lo
contrario será cero.

INFORME FINAL Nº 4 24
Ing. Óscar Casimiro Pariasca
UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

7. Diseña un sistema, usando un contador 74161 que produzca un 1 en la

salida cuando la entrada ha sido 1 al menos 12 pulsos consecutivos.

INFORME FINAL Nº 4 25
Ing. Óscar Casimiro Pariasca
 UNMSM – FIEE LABORATORIO CIRCUITOS DIGITALES II

8. ANEXAR SUS ARCHIVOS DE SIMULACION CON EL PROTEUS u otro

simulador.

IV. CONCLUSIONES.

 ff

 gj

 LÑ

Conclusiones:
 Todos los contadores existentes con un determinado número MOD pueden ser
modificados para obtenerse circuitos secuenciales de diferente secuencia de
conteo.

 Se recomienda no usar directamente los LEDS directamente en la salida para ver

su estado lógico, ya que exige mucha corriente de salida a los integrados lo que
provoca errores en la salida. Para eso se recomienda usar la circuitería
presentada en el primer circuito de la respuesta a la pregunta 3.

 Los circuitos contadores son muy útiles en especial los de tipo sincrónico ya que
son muy veloces en comparación que su contraparte los asincrónicos, esta
velocidad como ventaja es fundamental para aplicaciones como en el monitoreo
de procesos industriales mediante el uso de sensores que por ejemplo pueden
“contar”las cajas que pasan en una faja transportadora, para ello deben ser muy
veloces y con gran numero MOD.

V. BIBLIOGRAFÍA

 "Sistemas digitales". Ronald J. Tocci. Ed. Prentice–Hall. (1995)

 "Fundamentos de sistemas digitales". Thomas L. Floyd. 7ª edición. Ed.

Prentice–Hall. (2000).

 "Sistemas electrónicos digitales". E. Mandado. Ed. Marcombo. (1998).

INFORME FINAL Nº 4 26
Ing. Óscar Casimiro Pariasca