UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

FACULTAD DE INGENIERÍA

Sumador de dos palabras de

cuatro bits.

Diseño digital moderno

Miguel Ángel Guzmán García

Profesora: Roberto Mandujano Wild

Semestre 2019-2
Objetivo:
Diseñar e implementar un sumador de dos palabras de 4 bits cada una con CLA (Carry Look
Ahead)

Materiales:
 1 Protoboard
 1 fuente de DC a 5V
 Cable / Jumpers
 1 dip-switch de 8 interruptores
 8 Encapsulados para las compuertas AND, OR y XOR.
 5 focos LED.

Introducción
EL sumador es un circuito digital que realiza la adición de números. En muchas computadoras
y otros tipos de procesadores se utilizan sumadores en las unidades aritméticas lógicas.
También se utilizan en otras partes del procesador, donde se utilizan para calcular
direcciones, índices de tablas, operadores de incremento y decremento y operaciones
similares.
Aunque los sumadores se pueden construir para muchas representaciones numéricas, tales
como decimal codificado en binario o exceso-3, los sumadores más comunes funcionan en
números binarios. En los casos en que se utiliza el complemento a dos o el complemento a
uno para representar números negativos, es trivial modificar un sumador para convertirlo en
un sumador-restador. Otras representaciones de números con signo requieren más lógica
alrededor del sumador básico.

CARRY LOOK AHEAD

Este sumador, llamado también sumador paralelo con acarreo anticipado, realiza la suma
aumentando la velocidad de proceso sobre la conexión en serie. Lo logra mediante la
generación de todos los bits de acarreo en el mismo proceso de calculo de las sumas parciales.

Al sumar dos informaciones se obtendrá el acarreo por dos posibilidades:

• Se genera acarreo en la propia etapa del sumador. Generado (A=B=1) Gj = Aj * Bj
• Proviene de la etapa anterior. Propagado Pj = Aj ⊕ Bj
Por tanto el acarreo producido en la etapa i-esima Ci será porque se genera o propaga y se
expresará:
Ci=Gi+ Pi Ci-1=Ai Bi + (Ai + Bi) Ci-
Desarrollo
Por facilidad, lo primero que implementa es la parte del sumador o mejor dicho; FAGP (Full
Adder Generador Propagador) después se implementó el CLA (Carry Look Ahead).

Para la primera parte se tiene que contamos con 2 entradas A, B y C. Las dos primeras son el
bit correspondiente de la primera y segunda palabra respectivamente, la entrada C representa
el acarreo de la suma del bit de cada palabra. Para implementar un FAGP nos debemos
basar en el siguiente diagrama lógico:

Las salidas (Si) van conectadas en este caso a unos focos LED para indicarnos si la salida de
cada FAGP es 1 o 0. Las salidas Gi y Pi están conectadas a un CLA devolviendo 3 entradas
Ci para los próximos FAGP y un ultimo Ci para indicar si la suma total quedo con acarreo o
no.
El CLA tiene 8 entradas, 2 por cada FAGP y 4 salidas, 3 para los FAGP y una para el acarreo
final.
La implementación quedó de la siguiente forma:
Conclusiones:
Al concluirse la implementación del sumador podemos decir que se cumplieron ampliamente
los objetivos de este proyecto, además de que a mitad del proyecto pudimos darnos cuenta
que la implementación podía concluirse con menos material y de mejor manera, sin embargo
era muy tarde para retroceder.

Como conclusión extra: hizo falta un mejor software de modelado, por eso la falta del patigrama.

Bibliografía:
http://oa.upm.es/45530/1/TFG_EDUARDO_BALLESTEROS_GRANDE.pdf

http://panamahitek.com/herramienta-de-control-para-arduino-el-triac-conmutador-para-
corriente-alterna/

https://makerselectronics.com/product/74139-ic