NIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERÍA ELECTRÓNICA Y

ELECTRICA
2019

INFORME N° 3

CURSO : Laboratorio Microelectrónica

TEMA : Informe Previo 3
PROFESOR : Ing. Alarcón Matutti Ruben
ALUMNOS :
ALARCON PALOMINO MARY
REYES ANGUIZ LUIS
RIVAS MENDOZA MANUEL
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA

PREGUNTA 1

Diseñar un circuito lógico universal (CLU) como se indica:

Caso de dos entradas A y B cada un de 1 bit . Es decir que la salida de Fi CLU puede generar
las 16 posibles funciones Fi(A,B) como : AB,A’B’ ,A ,B ,1,0, etc. Mediante la selección de 4
entradas S3 S2 S1 S0.

A B S1( C ) S2(D) S3( E) S4(F) OUT

0 0 0 0 0 0 0
0 0 0 0 0 1 0
0 0 0 0 1 0 0
0 0 0 0 1 1 0
0 0 0 1 0 0 0
0 0 0 1 0 1 0
0 0 0 1 1 0 0
0 0 0 1 1 1 1
0 0 1 0 0 0 1
0 0 1 0 0 1 0
0 0 1 0 1 0 0
0 0 1 0 1 1 1
0 0 1 1 0 0 0
0 0 1 1 0 1 1
0 0 1 1 1 0 0
0 0 1 1 1 1 1
0 1 0 0 0 0 0
0 1 0 0 0 1 1
0 1 0 0 1 0 0
0 1 0 0 1 1 0
0 1 0 1 0 0 1
0 1 0 1 0 1 1
0 1 0 1 1 0 0
0 1 0 1 1 1 0
0 1 1 0 0 0 0
0 1 1 0 0 1 0
0 1 1 0 1 0 0
0 1 1 0 1 1 0
0 1 1 1 0 0 0
0 1 1 1 0 1 1
0 1 1 1 1 0 0
0 1 1 1 1 1 1
1 0 0 0 0 0 0
1 0 0 0 0 1 1
1 0 0 0 1 0 0
1 0 0 0 1 1 0

ALARCON PALOMINO, MARY JHANIRA 1

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA

1 0 0 1 0 0 1
1 0 0 1 0 1 1
1 0 0 1 1 0 1
1 0 0 1 1 1 1
1 0 1 0 0 0 0
1 0 1 0 0 1 1
1 0 1 0 1 0 0
1 0 1 0 1 1 0
1 0 1 1 1 0 0
1 0 1 1 0 1 1
1 0 1 1 1 0 0
1 0 1 1 1 1 1
1 1 0 0 0 0 0
1 1 0 0 0 1 1
1 1 0 0 1 0 1
1 1 0 0 1 1 0
1 1 0 1 0 0 0
1 1 0 1 0 1 0
1 1 0 1 1 0 0
1 1 0 1 1 1 1
1 1 1 0 0 0 0
1 1 1 0 0 1 0
1 1 1 0 1 0 1
1 1 1 0 1 1 0
1 1 1 1 0 0 0
1 1 1 1 0 1 0
1 1 1 1 1 0 1
1 1 1 1 1 1 1

y = B'DEF + A'CDF + AB'E'F + AB'C'D + ADEF + A'B'CEF + BC'D'E'F + A'BC'DE' +

ABD'EF' + ABCEF' + A'B'CD'E'F'

ALARCON PALOMINO, MARY JHANIRA 2

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA

ALARCON PALOMINO, MARY JHANIRA 3

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA

2. Diseñe un circuito divisor expandible para números en binario natural: A (2n bits) / B (n
bits).
Diseño solo con circuitos combi nacionales (sin reloj).
Se debe mostrar el cociente y el residuo. Realice la simulación del Layout
automático.
a) Para números en binario natural.
b) Para números con signo en complemento a DOS.

El divisor expandible diseñado es un divisor completo, el cual consta de las siguientes

etapas: Restador, Cociente Q y residuo (r1, r0).
Como paso inicial diseñaremos el divisor expandible con n=2, es decir, A (4bits) / B
(2bits) con un circuito combinacional partiendo del siguiente diagrama de bloques:

El diagrama de bloques representa en el fondo el proceso de la división tal como la

conocemos.
El bloque base es un restador de 5 entradas y 3 salidas:

El funcionamiento de este se describe a continuación:

Si 𝐵 < 𝑏 entonces 𝑟 =< 𝐵1 𝐵0 > y 𝑄 = 0
Sino 𝑟 =< 𝐵2 𝐵1 𝐵0 > −< 𝑏1 𝑏0 > y 𝑄 = 1

ALARCON PALOMINO, MARY JHANIRA 4

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA

Entonces realizamos un mapa de Karnaught:

 Para 𝑄:

𝐵1 𝐵0 𝐵1 𝐵0
00 01 11 10 00 01 11 10
𝑏1 𝑏0 00 1 1 1 1 𝑏1 𝑏0 00 1 1 1 1
01 0 1 1 1 01 1 1 1 1
11 0 0 1 0 11 1 1 1 1
10 0 0 1 1 10 1 1 1 1
̅̅̅
𝐵2 𝐵2
𝑄 = ̅̅̅ ̅̅̅̅̅̅
𝐵2 (𝑏 ̅ ̅ ̅̅̅
1 𝑏0 + 𝐵1 𝐵0 + 𝑏1 𝐵0 + 𝑏1 𝐵1 + 𝐵1 𝑏0 ) + 𝐵2

 Para 𝑟0 :

𝐵1 𝐵0 𝐵1 𝐵0
00 01 11 10 00 01 11 10
𝑏1 𝑏0 00 0 1 1 0 𝑏1 𝑏0 00 0 1 1 0
01 0 0 0 1 01 1 0 0 1
11 0 1 0 0 11 1 0 0 1
10 0 1 1 0 10 0 1 1 0
̅̅̅
𝐵2 𝐵2
𝑟0 = ̅̅̅ ̅̅̅0 𝐵0 + 𝑏1 ̅̅̅
𝐵2 (𝑏 𝐵1 𝐵0 + 𝑏̅1 𝑏0 𝐵1 ̅̅̅ ̅̅̅0 𝐵0 + 𝑏0 ̅̅̅
𝐵0 ) + 𝐵2 (𝑏 𝐵0 )

𝐵1 𝐵0 𝐵1 𝐵0
00 01 11 10 00 01 11 10
𝑏1 𝑏0 00 0 0 1 1 𝑏1 𝑏0 00 0 0 1 1
01 0 0 1 0 01 1 0 1 0
11 0 0 0 1 11 0 1 0 1
10 0 0 0 0 10 1 1 0 0
̅̅̅
𝐵2 𝐵2
 Para 𝑟1 :

𝐵2 (𝑏̅1 𝐵1 𝐵0 + 𝑏̅1 ̅̅̅

𝑟1 = ̅̅̅ 𝐵0 ) + 𝐵2 (𝑏̅1 𝑏0 ̅̅̅
𝑏0 𝐵1 + 𝑏1 𝑏0 𝐵1 ̅̅̅ 𝐵1 + ̅̅̅
𝑏0 𝐵0 + 𝑏1 ̅̅̅
𝐵1 𝐵0 +
̅ ̅̅̅
𝑏1 𝑏0 𝐵1 𝐵0 )

ALARCON PALOMINO, MARY JHANIRA 5

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA

CocienteQ

Residuo r0

Residuo r1

ALARCON PALOMINO, MARY JHANIRA 6

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA

El bloque principal quedaría de la siguiente manera:

El diseño general del divisor binario seria la agrupación de cuatro bloques principales:

ALARCON PALOMINO, MARY JHANIRA 7

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA

Simulación en DSCH

• B=11 y d=3 entonces Q= 3 y r= 2

• B=10 y d=3 entonces Q=3 y r=1

• B=8 y d=3 entonces Q=2 y r=2

ALARCON PALOMINO, MARY JHANIRA 8

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA

• B=8 y d=3 entonces Q=2 y r=2

Simulación en Microwind

ALARCON PALOMINO, MARY JHANIRA 9

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA

PREGUNTA 3

Respecto a la pregunta 9 y 10 del laboratorio N° 2. Hacer el layout automático y similar

mediante el programa DCSH y Microwind. Para el layout automático con DCSH configurar el L y
W adecuado.

Pregunta 9:

Tabla ternaria

A B A OR B A AND B NOT A
T T T T F
T U T U F
T F T F F
U T T U U
U U U U U
U F U F U
F T T F T

ALARCON PALOMINO, MARY JHANIRA 10

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA

F U U F T
F F F F T

Circuito en el programa DSCH

Circuito generado automáticamente por DSCH en Microwind

Grafica en microwind

ALARCON PALOMINO, MARY JHANIRA 11

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA

PREGUNTA 3 PROBLEMA 10

Circuito en el programa DSCH

Circuito generado automáticamente por DSCH en Microwind

Grafica en microwind

ALARCON PALOMINO, MARY JHANIRA 12

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA

ALARCON PALOMINO, MARY JHANIRA 13