ELECTRONICA DIGITAL

PASO 2 – FUNDAMENTOS PARA EL DISEÑO DIGITAL

GRUPO: 243004_37

PRESENTADO A:

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

CCAV PITALITO
SEPTIEMBRE 2018

ACTIVIDADES A DESARROLLAR
Ejercicios a resolver.
1. Sea la siguiente función Boolea (Secciones 2.3 y 2.4 del libro de
Muñoz):

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑(5,7,9,10,11,13,15)

TABLA DE VERDAD

Item A B C D F
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 1
10 1 0 1 0 1
11 1 0 1 1 1
12 1 1 0 0 0
13 1 1 0 1 1
14 1 1 1 0 0
15 1 1 1 1 1

a) Utilizando mapas de Karnaugh encuentre la mínima expresión Suma

de Productos.
𝐹 = (𝐴̅ . 𝐵. 𝐶̅ . 𝐷) + (𝐴̅ . 𝐵. 𝐶. 𝐷) + (𝐴. 𝐵̅ . 𝐶̅ . 𝐷) + (𝐴. 𝐵̅ . 𝐶. 𝐷
̅ ) + (𝐴. 𝐵̅ . 𝐶. 𝐷) + (𝐴. 𝐵. 𝐶̅ . 𝐷) + (𝐴. 𝐵. 𝐶. 𝐷
̅)

CD
AB 00 01 11 10
00 0 0 0 0
01 0 1 1 0
11 0 1 1 0
10 0 1 1 1

𝐹 = 𝐵. 𝐷 + 𝐴. 𝐷 + 𝐴. 𝐵̅ . 𝐶
 b) Utilizando mapas de Karnaugh encuentre la mínima expresión
Producto de Sumas.
𝐹 = (𝐴 + 𝐵 + 𝐶 + 𝐷). (𝐴 + 𝐵 + 𝐶 + 𝐷 ̅ ). (𝐴 + 𝐵 + 𝐶̅ + 𝐷). (𝐴 + 𝐵 + 𝐶̅ + 𝐷
̅ ). (𝐴 + 𝐵̅ + 𝐶
+ 𝐷). (𝐴 + 𝐵̅ + 𝐶̅ + 𝐷). (𝐴̅ + 𝐵 + 𝐶 + 𝐷). (𝐴̅ + 𝐵̅ + 𝐶 + 𝐷). (𝐴̅ + 𝐵̅ + 𝐶̅ + 𝐷)

CD
AB 00 01 11 10
00 0 0 0 0
01 0 1 1 0
11 0 1 1 0
10 0 1 1 1

𝐹 = (𝐴. 𝐵) + (𝐶. 𝐷) + 𝐵̅ . 𝐶̅ . 𝐷)
La mínima expresión es:
𝐹 = 𝐵. 𝐷 + 𝐴. 𝐷 + 𝐴. 𝐵̅ . 𝐶
Implemente en VHDL ambas expresiones usando el software Vivado. En
el informe debe incluir un pantallazo de la descripción en VHDL y la
simulación.
2. Sea la siguiente función Boolea (Secciones 2.3 y 2.4 del libro de
Muñoz):

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∏(0,2,4,6, 8,12)

a) Utilizando mapas de Karnaught encuentre la mínima expresión

Suma de Productos.

CD
AB 00 01 11 10

# A B C D F 0 1 1 0 00

0 0 0 0 0 0 01
0 1 1 0
1 0 0 0 1 1
0 1 1 1
11
2 0 0 1 0 0
0 1 1 1 10
3 0 0 1 1 1

4 0 1 0 0 0
Suma de Productos: agrupar los unos
5 0 1 0 1 1
CD
6 0 1 1 0 0
AB 00 01 11 10
7 0 1 1 1 1 0 1 1 0 00
8 1 0 0 0 0 0 1 1 0 01

9 1 0 0 1 1
0 1 1 1
10 1 0 1 0 1 11
0 1 1 1
11 1 0 1 1 1 10

D
12 1 1 0 0 0

13 1 1 0 1 1

14 1 1 1 0 1

15 1 1 1 1 1
 CD
AB 00 01 11 10
0 1 1 0 00

0 1 1 0 01

0 1 1 1
11
0 1 1 1
10

AC

𝐹 = (𝐷)𝑜𝑟(𝐴 + 𝐶)

b) Utilizando mapas de Karnaught encuentre la mínima expresión

Producto de Sumas.

Producto de Sumas: agrupar los ceros

CD CD

AB 00 01 11 10 AB 00 01 11 10
00 0 1 1 0 0 1 1 0
00

0 1 1 0 0 1 1 0
01 01

0 1 1 1 0 1 1 1
11 11

0 1 1 1 0 1 1 1
10 10

𝐹 = (𝐶̅ + 𝐷
̅ )𝑜𝑟(𝐷
̅)
c) Implemente en VHDL ambas expresiones usando el software
Vivado. En el informe debe incluir un pantallazo de la descripción
en VHDL y la simulación.

𝐹 = (𝐷)𝑜𝑟(𝐴 + 𝐶)
𝐹 = (𝐶̅ + 𝐷
̅ )𝑜𝑟(𝐷
̅)
3. En una central solar se dispone de 4 grupos de paneles y se desea
monitorizar su funcionamiento. Para ello cada grupo dispone de un
sensor que se activa (1) si el grupo está funcionando correctamente y
se desactiva (0) en caso de que se detecte un fallo en el grupo. Diseñe
un circuito que a partir de la información proporcionada por estos
sensores active una señal cuando falle sólo uno de los grupos, otra
cuando fallen dos o más grupos.

a) Encuentre una tabla de verdad que modele el funcionamiento del

circuito. Esta tabla tendrá cuatro entradas (una por cada sensor) y
dos salidas (una cuando que indica cuando falla un grupo y otra
para indicar cuando está fallando más de un grupo).
TABLA DE VERDAD

Item A B C D F G
0 0 0 0 0 0 1
1 0 0 0 1 0 1
2 0 0 1 0 0 1
3 0 0 1 1 0 1
4 0 1 0 0 0 1
5 0 1 0 1 0 1
6 0 1 1 0 0 1
7 0 1 1 1 1 0
8 1 0 0 0 0 1
9 1 0 0 1 0 1
10 1 0 1 0 0 1
11 1 0 1 1 1 0
12 1 1 0 0 0 1
13 1 1 0 1 1 0
14 1 1 1 0 1 0
15 1 1 1 1 0 0

b) Simplifique dicha tabla de verdad usando Karnaught e impleméntela

en VHDL.
c) Simule su diseño en VIVADO para comprobar el correcto
funcionamiento de su circuito.
4. Sea la siguiente función Booleana, en donde los primeros términos son
los mintérminos (m) y los segundos (d) son condiciones libres (Sección
2.4.3):

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑(1,6,4,9,11) + ∑ (2,6,14)

𝑑

a. Encuentre la mínima expresión SOP, usando mapas de Karnaught.

# A B C D F
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 x
3 0 0 1 1 0
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 x
7 0 1 1 1 0
8 1 0 0 0 0
9 1 0 0 1 1
10 1 0 1 0 0
11 1 0 1 1 1
12 1 1 0 0 0
13 1 1 0 1 0
14 1 1 1 0 x
15 1 1 1 1 0

̅. 𝐷
A. B
CD
A/B 00 01 11 10
00 1 X
01 1 X
11 X
10 1 1
 ̅𝐷
̅ C.
B.

CD
A/B 00 01 11 10
00 1 X
01 1 X
11 X
10 1 1

̅ B.̅̅̅
A. D

CD
A/B 00 01 11 10
00 1 X
01 1 X
11 X
10 1 1

̅ BD
̅C̅𝐷) + (A
̅𝐷) + (B
F: (AB ̅)

b. Implemente en VHDL la expresión usando el software Vivado. En el

informe debe incluir un pantallazo de la descripción en VHDL y la
simulación
5. Realice las siguientes conversiones de base 10 a la base indicada
(Secciones 3.3 y 3.5 del libro de Muñoz):
a. 20323, 1562510 a Hexadecimal
Parte entera:
20323/16 = 1270,1875
20323 3
0,1875 ∗ 16 = 3
12070 6
1270/16 = 79,375 79 F
4 4
0,375 ∗ 16 = 6
79/16 = 4,9375
0,9375 ∗ 16 = 15 = 𝐹
Parte fraccionaria:
(𝟏𝟓𝟔𝟐𝟓𝟏𝟎)
0,1562510 ∗ 16 = 2,5000
0,5000 ∗ 16 = 8
La conversión de decimal a hexadecimal queda de la siguiente manera:
(𝟒𝑭𝟔𝟑, 𝟐𝟖)𝟏𝟔
b. 99,6250 a Binario
Parte entera:

99 2

1 49 2
1 24 2
0 12 2
0 6 2
0 3 2
1 1 2
1 0
Parte fraccionaria:
0,6250 ∗ 2 = 1,25
0,25 ∗ 2 = 0,5
0,5 ∗ 2 = 1
 La conversión de decimal a binario queda de la siguiente manera:
(𝟏𝟏𝟎𝟎𝟎𝟏𝟏, 𝟏𝟎𝟏)𝟐
c. 99,6250 a Hexadecimal
Parte entera:
99/16 = 6,1875
99 3
0,1875 ∗ 16 = 3
6 6
6=6

Parte fraccionaria:
(𝟔𝟐𝟓𝟎)𝟏𝟎
0,6250 ∗ 16 = 10 = 𝐴
La conversión de decimal a hexadecimal queda de la siguiente manera:
(𝟔𝟑, 𝑨)𝟏𝟔

d. 123,375 a Binario
Parte entera:

123 2

1 61 2
1 30 2
0 15 2
1 7 2
1 3 2
1 1 2
1 0
Parte fraccionaria:
0,375 ∗ 2 = 0,75
0,75 ∗ 2 = 1,5
0,5 ∗ 2 = 1
La conversión de decimal a binario queda de la siguiente manera:
(𝟏𝟏𝟏𝟏𝟎𝟏𝟏, 𝟎𝟏𝟏)𝟐
6. Convierta los siguientes números a complemento a 2 con el número
bits indicados (Sección 3.7.2 del libro de Muñoz).
a. −20 con 6 bits.

32 16 8 4 2 1
0 1 0 1 0 0

(101100)𝐶2
b. 19 con 6 bits

32 16 8 4 2 1
0 1 0 0 1 1

(010011)𝐶2

c. −28 con 6 bits

32 16 8 4 2 1
0 1 1 1 0 0

(100100)𝐶2
d. −54 con 7 bits

64 32 16 8 4 2 1
0 1 1 0 1 1 0

(1001010)𝐶2
 REFERENCIAS BIBLIOGRAFICAS

Muñoz, J. (2012). Introducción a los Sistemas Digitales: Un enfoque

usando Lenguajes de Descripción de Hardware. (Capítulos 2 y 3, pp. 19-
66). Madrid. Recuperado
de https://openlibra.com/es/book/introduccion-a-los-sistemas-digitales

Fajardo, C. (2016, diciembre 13), Una visión global al diseño digital.

[Archivo de video], Recuperado de https://youtu.be/Aj0klECFkZ4

Fajardo, C. (2017, Julio 13), Diseño de un circuito combinacional - Suma

de Productos [Archivo de video]. Recuperado
de https://youtu.be/ziPj9Yi-suc

Fajardo, C. (2017, Julio 13), Diseño Digital con Vivado: Detección de

errores [Archivo de video]. Recuperado de https://youtu.be/7MnDMs-
ObmI

Fajardo, C. (2017, Julio 12), Diseño de un circuito combinacional usando

el software Vivado [Archivo de video]. Recuperado
de https://youtu.be/6qZtOrevd38 (Archivo de Simulación)