Evaluacion Nacional Sistemas Digitales Secuenciales

1
Contexto: Este tipo de pregunta se desarrolla en torno a un (1) enunciado y cuatro (4)
opciones de respuesta (1, 2, 3, 4). Solo dos (2) de estas opciones responden
correctamente a la pregunta de acuerdo con la siguiente información.
Marque A si 1 y 2 son correctas.
Marque B si 1 y 3 son correctas.
Marque C si 2 y 4 son correctas.
Marque D si 3 y 4 son correctas.
De un cerrojo SR con compuertas NAND es correcto afirmar
1. El estado de set se obtiene con S=1 y R=0
3. El estado de Reset se obtiene con S=0 y R=1
Seleccione una respuesta.

a. Marque A si 1 y 2 son correctas.
b. Marque B si 1 y 3 son correctas.
c. Marque C si 2 y 4 son correctas.
d. Marque D si 3 y 4 son correctas.
opciones de respuesta (A, B, C, D). Solo una (1) de estas opciones responde
correctamente a la pregunta
????Para desplazar un bit entre un conjunto de cerrojos necesito

a. Usar cerrojos SR
b. Usar flip-flops
c. Usar sistemas de tecnología TTL
d. Usar sistemas de tecnologia CMOS
3
?La línea que hace que un contador permanezca en su estado actual se denomina:

a. Enable
b. Preset
c. Clock
d. Clear.
De un contador sincrónico se puede afirmar:
1. Todos los cambios ocurren en el mismo ciclo de reloj
2. El reloj de un flip es la salida del anterior flip-flop
3. Se usa un reloj común
4. Los cambios se producen con un retardo que se propaga

Enunciado:
¿Para un circuito integrado que usa la tecnología TTL, el valor mínimo para reconocer
un nivel alto es de?

a. 5 Voltios
b. 2.5 Voltios
c. 2 Voltios
d. 2.8 Voltios
De una tabla de estados se puede afirmar:
1. Indica las funciones lógicas que rigen el sistema
2. Indica la transición de un estado al siguiente
3. Se presentan los estados más importantes por los que pasa el sistema.
4. Se presentan todos los estados por los que pasa el sistema

????Un sistema combinacional se caracteriza porque

a. Su salida depende solo de sus entradas
b. Su salida depende de si misma
c. Su salida es controlada
d. Su salida depende de la combinación de entrada y de salida
Contexto: Este tipo de preguntas consta de dos proposiciones, así: una Afirmación y una
Razón, Unidas por la palabra PORQUE. El estudiante debe examinar la veracidad de
cada proposición y la relación teórica que las une. Para responder este tipo de preguntas
se debe leer toda la pregunta y señalar la respuesta elegida de acuerdo con las siguientes
instrucciones:
Marque A si la afirmación y la razón son VERDADERAS y la razón es una explicación

CORRECTA de la afirmación.
Marque B si la afirmación y la razón son VERDADERAS, pero la razón NO es una

explicación CORRECTA de la afirmación.
Marque C si la afirmación es VERDADERA, pero la razón es una proposición FALSA.
Marque D si la afirmación es FALSA, pero la razón es una proposición VERDADERA.
El estado prohibido en un Cerrojo SET-RESET se presenta cuando se dan al mismo

tiempo las ordenes de Set y Reset. PORQUE La señal de Set indica al Flip-Flop SR que
éste debe poner el estado de su salida en 1

a. Marque A si la afirmación y la razón son VERDADERAS y la razón es una
b. Marque B si la afirmación y la razón son VERDADERAS, pero la razón NO es
una explicación CORRECTA de la afirmación.
c. Marque C si la afirmación es VERDADERA, pero la razón es una proposición
FALSA.
d. Marque D si la afirmación es FALSA, pero la razón es una proposición
VERDADERA.
Contexto: Este tipo de preguntas consta de una afirmación VERDADERA (tesis) y dos
postulados también VERDADEROS, identificados con POSTULADO I y
POSTULADO II. Se debe analizar si los postulados se deducen lógicamente de la
afirmación y seleccionar la respuesta correcta, conforme a la siguiente instrucción:
Marque A si de la tesis se deducen los postulados I y II.

Marque B si de la tesis se deduce el postulado I.
Marque C si de la tesis sólo se deduce el postulado II.
Marque D si ninguno de los postulados se deduce de la tesis.
TESIS: Un flip-flop Maestro-Esclavo sólo puede cambiar de estado una vez por ciclo de
reloj. Este cambio se produce en uno de los flancos activos de la señal de reloj, bien sea
el flanco positivo o el negativo. Su comportamiento es el mismo que el de un cerrojo SR
sensible al nivel.
POSTULADO I: Se puede usar un flip-flop maestro esclavo como elemento de

desplazamiento de un bit en cascada para garantizar el corrimiento del dato de entrada
una vez cada ciclo de reloj siempre que se inicie en ceros el sistema.
POSTULADO II: Un flip-flop JK se puede desarrollar a partir de un flip-flop Maestro-

Esclavo realimentando las salidas a las entradas y con ello reemplazado el estado
prohibido por uno de conmutación.

a. Marque A si de la tesis se deducen los postulados I y II.
b. Marque B si de la tesis se deduce el postulado I.
c. Marque C si de la tesis sólo se deduce el postulado II.
d. Marque D si ninguno de los postulados se deduce de la tesis.
10
instrucciones:


Las señales Set y Reset interactuando juntas, permiten cambiar el estado de la salida del
flip-flop sin necesidad de desenergizar el circuito. PORQUE: Tanto la señal Set como la
señal Reset pueden cambiar el estado lógico alto en la salida (1) al estado lógico bajo
(0).
FALSA.
VERDADERA.
11
instrucciones:


Para conformar un Flip-Flop Tipo Toggle no basta con unir las entradas SR de un flip-
flop Set-Reset. PORQUE: Para conformar un flip-flop Toggle se deben unir las señales
de entrada del flip-flop JK

FALSA.
VERDADERA.
12

De un cerrojo Data se puede afirmar:
1. Permite conmutar la salida
2. Se puede construir a partir de un cerrojo SR y una inversora
3. Es equivalente a un flip-flop maestro esclavo
4. Funciona como un seguidor del dato de entrada

13
????Un sistema secuencial en el cual los valores de salida son generados tanto por los
estados del sistema como por las entradas del mismo se denomina:

a. Sistema secuencial Mealy.
b. Sistema secuencial escalado
c. Sistema secuencial Moore.
d. Sistema secuencial estable
14
? Un flip-flop maestro esclavo disparado por flanco permite

a. Conmutar cuando se tenga un 1 en la señal de reloj
b. Controlar el problema de capturar de señales de entrada durante el ciclo de reloj
c. Conmutar cuando se tenga un 1 en la señal de reloj
d. Funcionar como un cerrojo DATA.
15
????Un mapa de Karnaugh permite:

a. Obtener la función más simple para un sistema comblnacional
b. Ver con facilidad los estados por los cuales pasa un sistema secuencial
c. Mostrar la tabla de estados
d. Garantizar que el sistema tenga memoria
16
instrucciones:


Para cambiar el estado de la salida a bajo (0) en un Latch SET es necesario desenergizar
el circuito. PORQUE: En un cerrojo SET diseñado con compuertas OR, que tiene en
alto la señal de salida, basta con cambiar el estado de la entrada para cambiar el estado
de la salida.

FALSA.
VERDADERA.
17
Enunciado:
TESIS: Es sabido que un FLIP-FLOP JK tiene cuatro estados, el estado de no cambio

con J=k=0, el estado de Set con J=1 y K=0, el estado de Reset con J=0 y K=1 y el
estado de cambio con J=K=1.
POSTULADO I: Si el estado presente del FF es 1, la salida permanecerá en uno cuando

se aplique la señal de reloj y cunado J=K=0 ó cuando J=1 y K =0.
POSTULADO II: Si el estado presente del FF es 0, la salida cambiará a 1 cuando se

aplique la señal de reloj y cunado J=1 y K tenga cualquier nivel.

18
?Un contador cuyas entradas de reloj son conectadas en cascada se llama:

a. Flip-flop Maestro-Esclavo.
b. Registro de desplazamiento
c. Contador sincrónico
d. Contador asíncrono.
19
instrucciones:


La señal de control en los Flip-Flop permite borrar el estado de la salida. PORQUE Sin
importar cual sea la señal de entrada de un flip-flop, la señal de control debe de estar
activa para que pueda cambiar el estado de la señal de salida del Flip-Flop

FALSA.
VERDADERA.
20

Enunciado:
TESIS: Es sabido que un FLIP-FLOP JK tiene cuatro estados, el estado de no cambio

con J=k=0, el estado de Set con J=1 y K=0, el estado de Reset con J=0 y K=1 y el
estado de cambio con J=K=1.
POSTULADO I: Si el estado presente del FF es 0, la salida permanecerá en cero cuando

se aplique la señal de reloj y cunado J=K=0 ó cuando J=0 y K =1.
POSTULADO II: Si el estado presente del FF es 0, la salida cambiará a 1 cuando se

aplique la señal de reloj y cunado J=1 y K tenga cualquier nivel.

Continuar

Evaluacion Nacional Sistemas Digitales Secuenciales

Hochgeladen von

Dokumentinformationen

Originaltitel

Copyright

Verfügbare Formate

Dieses Dokument teilen

Dokument teilen oder einbetten

Freigabeoptionen

Stufen Sie dieses Dokument als nützlich ein?

Sind diese Inhalte unangemessen?

Copyright:

Verfügbare Formate

Evaluacion Nacional Sistemas Digitales Secuenciales

Hochgeladen von

Copyright:

Verfügbare Formate

1

Marque A si 1 y 2 son correctas.

Marque B si 1 y 3 son correctas.

Marque C si 2 y 4 son correctas.

Marque D si 3 y 4 son correctas.

De un cerrojo SR con compuertas NAND es correcto afirmar

1. El estado de set se obtiene con S=1 y R=0

2. El estado de set se obtiene con S=0 y R=0

3. El estado de Reset se obtiene con S=0 y R=1

4. El estado de set se obtiene con S=1 y R=1

Seleccione una respuesta.

????Para desplazar un bit entre un conjunto de cerrojos necesito

Seleccione una respuesta.

Seleccione una respuesta.

Marque A si 1 y 2 son correctas.

Marque B si 1 y 3 son correctas.

Marque C si 2 y 4 son correctas.

Marque D si 3 y 4 son correctas.

De un contador sincrónico se puede afirmar:

1. Todos los cambios ocurren en el mismo ciclo de reloj

2. El reloj de un flip es la salida del anterior flip-flop

3. Se usa un reloj común

4. Los cambios se producen con un retardo que se propaga

Seleccione una respuesta.

Seleccione una respuesta.

Marque A si 1 y 2 son correctas.

Marque B si 1 y 3 son correctas.

Marque C si 2 y 4 son correctas.

Marque D si 3 y 4 son correctas.

De una tabla de estados se puede afirmar:

1. Indica las funciones lógicas que rigen el sistema

2. Indica la transición de un estado al siguiente

4. Se presentan todos los estados por los que pasa el sistema

Seleccione una respuesta.

Seleccione una respuesta.

Marque A si la afirmación y la razón son VERDADERAS y la razón es una explicación

Marque B si la afirmación y la razón son VERDADERAS, pero la razón NO es una

Marque C si la afirmación es VERDADERA, pero la razón es una proposición FALSA.

Marque D si la afirmación es FALSA, pero la razón es una proposición VERDADERA.

El estado prohibido en un Cerrojo SET-RESET se presenta cuando se dan al mismo

Seleccione una respuesta.

Marque A si de la tesis se deducen los postulados I y II.

Marque C si de la tesis sólo se deduce el postulado II.

Marque D si ninguno de los postulados se deduce de la tesis.

POSTULADO I: Se puede usar un flip-flop maestro esclavo como elemento de

POSTULADO II: Un flip-flop JK se puede desarrollar a partir de un flip-flop Maestro-

Seleccione una respuesta.

Marque A si la afirmación y la razón son VERDADERAS y la razón es una explicación

Marque B si la afirmación y la razón son VERDADERAS, pero la razón NO es una

Marque C si la afirmación es VERDADERA, pero la razón es una proposición FALSA.

Marque D si la afirmación es FALSA, pero la razón es una proposición VERDADERA.

Marque A si la afirmación y la razón son VERDADERAS y la razón es una explicación

Marque B si la afirmación y la razón son VERDADERAS, pero la razón NO es una

Marque C si la afirmación es VERDADERA, pero la razón es una proposición FALSA.

Marque D si la afirmación es FALSA, pero la razón es una proposición VERDADERA.

Seleccione una respuesta.

Marque A si 1 y 2 son correctas.

Marque C si 2 y 4 son correctas.

Marque D si 3 y 4 son correctas.

De un cerrojo Data se puede afirmar:

1. Permite conmutar la salida

2. Se puede construir a partir de un cerrojo SR y una inversora

3. Es equivalente a un flip-flop maestro esclavo