Projet d’Électronique

Première Année

Maréchal Jérémie
Le Huu Dien Khue
Juin 2008

École Nationale d’Ingénieurs du Val de Loire

.
 3

Introduction
Dans le cadre du programme de formation de l’École Nationale d’Ingénieurs du Val de
Loire (ENIVL), la première année (second semestre), nous devions réaliser un mini-projet
d’électronique.
L’objectif est de nous mettre en situation professionnelle, c’est à dire de nous donner
les moyens de répondre à un cahier des charges fourni par des “clients” (ici c’est le sujet
donné par les enseignants de l’école).
Le projet consiste à étudier un dispositif complet, à interpréter un schéma électrique,
à concevoir et tester chacun des sous-ensembles électroniques puis à intégrer les différentes
parties afin de valider la fonctionnalité du système complet. Le projet est finalisé par
une recette qui vise à vérifier les caractéristiques du montage réalisé avec une matrice de
conformité en suivant une procédure de test rigoureuse. Le travail fait également l’objet
d’un rapport et une soutenance orale afin que les élèves soient capables de présenter le
contexte de l’étude, la méthode de travail et de mettre en avant les résultats obtenus.
Nous remercions à M. Jérôme Fortineau, M. Didier Constantin, M. Francesco Co-
lamartineau, Mme Anouch Hovsepian et spécialement notre professeur responsable M.
Frédéric Mabilat pour leur aide pendant la réalisation du projet.

ENIVL, Juin 2008

MARECHAL Jérémie – LE Huu Dien Khue
.
TABLE DES MATIÈRES 5

Table des matières

Introduction 3

1 Présentation 7

2 Analyse des fonctions 8

2.1 Fonction pour la lumière . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2.2 Fonction pour la sonnerie . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.3 Circuit complet . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

3 Déroulement pratique 16
3.1 Les premières idées . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
3.2 Commencer le câblage. Les premières difficultés . . . . . . . . . . . . . . . 16
3.3 Le problème le plus difficile à résoudre . . . . . . . . . . . . . . . . . . . . 17
3.4 Travailler avec ORCAD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
3.5 La plaquette – le dernier problème . . . . . . . . . . . . . . . . . . . . . . 18

4 Conclusion 20

A Annexes 21
.
 7

1 Présentation
Le détecteur de facteur permet de détecter l’arrivée du courrier dans la boı̂te aux lettres
et de l’annoncer à l’utilisateur. Il travaille avec le principe suivant :
– Mettre un signal sonore pendant un court instant pour indiquer que le facteur est
passé.
– Si l’utilisateur n’est pas à l’intérieur de la maison lorsque la sonnerie a retenti ou bien
ne l’a pas entendu, un signal de lumière doit aussi s’allumer. Ce signal ne s’éteint que
lorsque l’utilisateur a ouvert la porte de la boı̂te aux lettres et pris son courrier.
Modélisation du système :

Fonction pour la lumière / Lumière

i4
iiiiiii
iiii
iiii
Boı̂te aux lettres
UUUU
UUUU
UUUU
UUUU
*
Fonction pour la sonnerie / Sonnerie

Figure 1 – Modélisation du système

8 2. Analyse des fonctions

2 Analyse des fonctions

2.1 Fonction pour la lumière
L’idée est d’utiliser une boucle continue créée par un comparateur (car on veut que la
lumière s’allume jusqu’à l’ouverture de la porte). Nous avons proposé le schéma indiqué
sur la Figure 2 et choisi le composant LM311N pour le comparateur (voir Annexe A à la
page 21), Vcc = 10 V ainsi que les valeurs des composants.

Figure 2 – Schéma pour la lumière

Démarche :
♣ Au début (il n’y a pas de lettre), l’interrupteur K1 est fermé, V + = 0, tandis que
V − est toujours positif :

Figure 3 – Pont diviseur pour V −

R8 680
V− = Vcc = × 10 ≈ 0.92 V (pont diviseur)
R8 + R12 680 + 6700
2.1 Fonction pour la lumière 9

D’où  = V + − V − < 0, le potentiel de la sortie du comparateur doit être nul, donc

la lumière s’éteint.
Notons que, quand K1 s’ouvre, on a toujours un circuit constitué par Vcc , R4 et la
masse. Il faut donc diminuer le courant le plus possible en raison d’économie. Avec
Vcc = 10 V et R4 = 100 kΩ, l’intensité du courant est alors
Vcc 10
I= = = 0.1 mA (très petit !).
R4 100
♣ Juste après l’ouverture de K1 (l’arrivée de la lettre), un circuit constituant R2 , R3
et R4 en séries est établi :

Figure 4 – R2 , R3 et R4 après l’ouverture de K1 .

Par pont diviseur on a

R2
V+ = Vcc = 3.33 V
R2 + R3 + R4
Donc  = V + − V − > 0.
Remarque. L’existence de R2 est très importante. Imaginons qu’il n’y a pas R2 ,
alors V + reste toujours à 0 V, soit  est toujours négative, c.à.d Vs à la sortie du
comparateur reste à 0 V, la lumière ne peut donc pas s’allumer.
♣ Maintenant, avec  > 0, un nouveau circuit est établi comme indiqué sur la Figure
5 et 6.
Vs est différent de 0 soit la LED s’allume. On rappelle deux propriétés importantes
de la LED :
1. S’il y a un courant qui passe par elle, alors la tension à ses bornes vaut 2 V.
2. Pour la protéger, le courant passant doit être inférieur à 20 mA.
La première propriété donne Vs = 2 V. On va vérifier que, pour les valeurs choisies,
l’intensité passant par la LED est toujours inférieur à 20 mA. On représente I, I1 , I2
comme sur la Figure 6.

On a
Vcc − Vs
I1 =
R1
Vcc − Vs
I2 =
R2 + R3 + R4
10 2. Analyse des fonctions

Figure 5 – Après l’ouverture de l’interrupteur K1 .

Figure 6 – Schéma équivalent du schéma précédent

D’où
Vcc − Vs Vcc − Vs
I = I1 + I2 = +
R1 R2 + R3 + R4
8 8
= +
0.68 100 + 100 + 100
≈ 11.8 mA < 20 mA (c’est bon !)

(les potentiels sont en Volt et les résistances sont en Ohm)

♣ L’interrupteur K1 va se fermer vite, on a les schémas équivalents 7 et 8.

La propriété de la LED donne Vs = 2 V. Par pont diviseur :

R2 100
V+ = × Vs = × 2 = 1 V > 0.92 V = V −
R2 + R3 100 + 100
2.1 Fonction pour la lumière 11

Figure 7 – Après la ré-fermeture de K1 .

Figure 8 – Schéma équivalent du schéma précédent

D’où  reste positif.

Avec les intensités représentés sur la Figure 8 on a
Vcc − Vs
I1 =
R1
Vs
I2 =
R2 + R3
Et donc
Vcc − Vs Vs 8 2
I0 = I1 − I2 = − = − ≈ 11.8 mA < 20 mA .
R1 R2 + R3 0.68 200
La LED reste bien allumée en protégeant.
12 2. Analyse des fonctions

♣ En suite, lorsque K2 est ouvert (quand l’utilisateur ouvre la porte de la boı̂te aux
lettres pour prendre le courrier), il n’y a pas de courant passant par R2 et R3 (I2 = 0),
on a V + = 0 (car V + = I2 × R3 ), soit  < 0 et donc Vs = 0 : la LED s’éteint. Après
la fermeture de la porte, on revient à l’état initial.
On a le chronogramme suivant :

Figure 9 – Chronogramme entre la tension entre deux bornes de K1 et celle-ci de la LED

2.2 Fonction pour la sonnerie

On a besoin de créer une sonnerie brève. L’idée est d’utiliser un montage monostable.
Nous avons choisi le composant NE555P associant une porte de logique NON-AND (ou
NAND) pour réaliser cette fonction (le rôle de cette porte de logique sera évoqué dans
la démarche) et un buzzer KPE260 pour la sonnerie. En plus, nous avons utilisé un
potentiomètre pour régler la durée de la sonnerie. Le schéma proposé est présenté dans la
page suivante.
Notons la propriété suivante pour la porte logique NAND dans le circuit précédent : les
entrées Ve1 , Ve2 ne peuvent recevoir que deux valeurs : soit égale à 0, soit (approximatif)
égale à Vcc . En plus, si Ve1 = Ve2 = 0, alors Vs2 = Vcc , si Ve1 = Ve2 = Vcc , alors Vs2 = 0 (où
2.2 Fonction pour la sonnerie 13

Figure 10 – Schéma pour la sonnerie.

Vs2 est le potentiel à la sortie de la porte NAND).

Démarche :
♣ Au début (il n’y a pas de lettre), l’interrupteur K1 est fermé, les potentiels aux deux
bornes de la porte NAND sont nuls, soit à la sortie, le potentiel est égale à Vcc :
Vs2 = Vcc . Puisque Vs2 (=l’entrée de NE555) reste égale à Vcc , on a à la sortie de
NE555 : Vs3 = 0.
♣ Lorsque K1 est ouvert (l’arrivée de la lettre), on a Ve1 = Ve2 ≈ Vcc , soit Vs2 = 0.
L’ouverture de K1 est réalisée pendant un temps très court, puis il est fermé, soit
Vs2 = Vcc (maintenant Ve1 = Ve2 = 0). Donc, celle-ci vient de créer une chute de
tension (Vcc puis 0 puis revenir à Vcc ) sur les entrées de NE555. Par conséquent, à la
sortie de NE555, on a Vs3 qui reste à une constante de 10 V pendant une durée T où
T = 1.1 × R13 C (voir annexe).
Avec C = 33 µF et R13 peut varier entre 0 Ω et 100 kΩ, on peut régler T entre 0
et 3.63 secondes. (La tension aux bornes du buzzer doit être entre 3 V et 28 V (voir
annexe), donc, avec Vs3 max = 10 V, on le protège bien.)

Les chronogrammes de cette fonction sont présentés dans la page suivante.

14 2. Analyse des fonctions

Figure 11 – La tension à la sortie de NAND et celle du buzzer

Figure 12 – La tension à l’entrée de NAND et à la sortie du buzzer

2.3 Circuit complet 15

Remarque. Supposons qu’il n’y a pas de porte logique NAND (modélisée par le schéma
ci-dessous). Alors, au début, K1 se ferme, les potentiels à l’entrée et à la sortie de NE555
sont nuls.
Lorsqu’il y a du courrier, K1 s’ouvre
pendant une durée courte (le poten-
tiel à l’entrée est égale à Vcc ) et puis
fermée (le potentiel à l’entrée rede-
vient nul). Cela crée une augmen-
tation (mais pas une chute – ce que
l’on veut) de potentiel pendant une
durée courte à l’entrée de NE555, le
buzzer sonnera tout le temps (nous
avons vérifié expérimentalement). Figure 13 – Supposition sans porte logique NAND.

2.3 Circuit complet

Figure 14 – Le schéma complet

16 3. Déroulement pratique

3 Déroulement pratique
Nous avons passé environ 25 heures au total pour réaliser ce projet : 2 heures pour le
travail dirigé et le reste pour les travaux pratiques.

3.1 Les premières idées

Lors de la première séance, nous avons présenté à notre professeur et nos camarades
quelques idées que nous avons réfléchi avant d’envisager le circuit que nous allons effectuer.
Nous avons commencé d’abord par la partie concernant la lumière et proposé le schéma
suivant :

Figure 15 – Le premier schéma

Mais ici nous n’avions pas pensé au placement des interrupteurs. Il faut placer un inter-
rupteur (K1 ) normalement fermé et il s’ouvre à l’arrivée de la lettre, d’où la modification
de certains points. Finalement nous avons choisi le schéma dans la Figure 2.

3.2 Commencer le câblage. Les premières difficultés

Dans la séance suivante, nous avons proposé un schéma pour la sonnerie avec le mon-
tage monostable indiqué dans le cours (utiliser un ALI associé à quelques résistances et
condensateurs). On a donc changé le montage avec un NE555 mais sans porte logique
(voir la Figure 15). Nous n’avons pas vu le problème. Puis nous avons fait tous les calculs
nécessaires et commencé le câblage.
3.3 Le problème le plus difficile à résoudre 17

3.3 Le problème le plus difficile à résoudre

A la troisième séance, nous disposons de 4 heures pour faire avancer notre câblage mais
ici nous rencontrons un problème qui nous a beaucoup handicapé, c’était celui du NE555.
Ainsi nous n’avions pas pu faire évoluer considérablement le projet.
Suite à cet inconvénient, nous avons dû prendre sur notre temps libre pour faire avancer
le projet et résoudre le problème mais en vain. Après un moment de découragement au
cours de la séance suivante, nous avons demandé conseil à notre professeur sur le NE555
et surtout sur le mode de déclenchement, ce qui nous a permis de trouver la source de
notre problème. Nous l’avons corrigé en ajoutant un composant. Puis nous effectuons le
câblage du circuit, mais nous n’obtenons toujours pas le résultat souhaité : le monostable
reste à l’état haut (la période est infinie). Suite à cette défaillance nous avons démonté à
maintes reprises le câblage, changé des composants mais toujours en vain. Le problème ne
venait pas de là. Nous avons alors décidé de tester le schéma du monostable seul et nous
avons vérifié que le câblage est correct. Nous décidons alors de comprendre précisément le
principe du monostable et à quelle condition ce dernier pouvait revenir à l’état bas. Après
quelques réflexions, nous avons trouvé notre problème et décidé de placer devant l’entrée
du NE555 une porte logique NAND.
Maintenant, le résultat a été bon et correspond à celui souhaité.

Figure 16 – Le câblage complet

Nous avons ainsi terminé le câblage sur plaquette et pouvons maintenant nous attaquer
à la conception sur ordinateur avec le logiciel ORCAD.
18 3. Déroulement pratique

3.4 Travailler avec ORCAD

Nous commençons par dessiner les schémas sur ORCAD Capture. Il n’y avait pas de
grande difficulté pour cette partie qui a durée 3 heures au total (pour les dessiner ainsi que
les vérifier). Après finir les schémas sur ORCAD Capture, nous avons travaillé avec ORCAD
Layout avec l’aide d’un document de M. Colamartineau. Nous avons suivi pas à pas
du document, mais il reste encore quelques difficultés. Avec l’aide de MM. Constantin
et Colamartineau, nous sommes arrivés à achever cette partie.

Figure 17 – La compilation effectuée par ORCAD

3.5 La plaquette – le dernier problème

Figure 18 – Problème d’alimentation sur la NAND : Les pattes 1 et 3 sont inversées

Dès que nous avons reçu la plaquette, nous avons effectué soigneusement le soudure
des composants. Puis nous avons testé le fonctionnement. Malheureusement, ça ne marche
3.5 La plaquette – le dernier problème 19

pas ! Il s’est avéré que lors de la mise sous tension de celle-ci, seule la DEL fonctionnait
comme on le voulait. En revanche le buzzer ne fonctionnait pas comme nous le souhaitions.
Nous avons donc décidé de regarder le schéma sur la plaque et plus particulièrement
le câblage autour du NE555, nous remarquons ainsi que la patte 1 du NE555 n’était pas
relié à la masse, ce qui a été fait par nous à l’aide d’un fil. Nous pensions alors avoir
trouvé la solution mais il y avait encore un autre problème car notre circuit ne fonctionnait
toujours pas (c’est bizarre !). On a alors décidé de revoir tout le circuit sur la plaquette
et constaté que le câblage autour de la NAND n’était pas du tout celui que l’on avait fait
dans ORCAD, il y avait donc sans doute un problème de compilation. La patte 1 de la
porte NAND était inversée avec la patte numéro 3 ! (Voir Figure 18. Nous ne savons pas
du tout pourquoi il y a ce problème.)
Il a fallu, à l’aide d’un cutter couper les pistes du circuit, puis souder des fils pour câbler
la NAND de façon a ce que ses pattes soient reliées convenablement. Les lecteurs peuvent
voir ceci dans la Figure 19 et la plaquette finale dans la Figure 20.

Figure 19 – Face derrière de la plaquette. (1) Liaison interrompue par nous entre la patte
1 de la NAND et l’entrée du NE555, (2) Fil reliant les deux entrées de la NAND, (3) Fil
câblé à l’entrée de la NAND, (4) Liaison interrompue par nous entre les pattes 2 et 3 de la
NAND, (5) Fil reliant la sortie de la NAND à l’entrée du NE555, (6) Fil reliant la masse
au NE555.
20 4. Conclusion

Figure 20 – La plaquette finale

4 Conclusion
Nous avons réussi le projet qui nous a beaucoup appris de choses. Cela a été l’occasion
pour nous de travailler en groupe, d’organiser nos tâches avec autonomie et d’adapter nos
connaissances acquises lors de l’étude de quelques montages fondamentaux d’électronique
analogique.
 21

A Annexes