Cellule télé-enseignement UC1

Conception des
systèmes
digitaux avec le
langage VHDL-
Cours, TD et TP-
  

1.0

ÉQUIPE DE FORMATION

Février 2019
   
   

Table des  
matières
 

   

   

   

Introduction 5

I - Chapitre I: Introduction générale 7

A. A.Introduction..............................................................................................7

B. B.Caractéristiques.........................................................................................7
1. 1.Langage de simulation et de modélisation..........................................................................7
2. 2.Langage de conception....................................................................................................7

C. C.Bref historique...........................................................................................8

D. D.Différents niveaux d'utilisation du VHDL.......................................................8

1. 1.Spécification..................................................................................................................8

II - Chapitre II : les unités de conception 9

A. A.Introduction..............................................................................................9

III - B.L'entité 11

IV - C.L'architecture 13
   

3
   
   

Introduction    

   
   

   

Avant propos
Ce livre présente une étude détaillée sur l'utilisation du langage VHDL dans la conception
des systèmes digitaux, il est organisé en six chapitres permettant au lecteur d'apprendre
pas à pas le langage VHDL en commençant par un simple code jusqu'au partitionnement.
Le livre est riche d'exemples traitant les aspects théoriques, des mini-projets sont introduits
afin de permettre au lecteur de mobiliser les acquis à travers la conception des systèmes
complexes.
Il est destiné aux étudiants en Master automatique, contrôle et systèmes de
communications ainsi qu'aux étudiants en licence Informatique Industrielle et toute
discipline ayant relation avec les circuits logiques programmable.

5
   
   

Chapitre I:
I-

I
Introduction    

   
générale
 
   
 

   

A.Introduction 7
B.Caractéristiques 7
C.Bref historique 8
D.Différents niveaux d'utilisation du VHDL 8
   

   
   
 
   
 

   

A. A.Introduction

   

Le VHDL est l'abréviation de : Very High speed integrated circuit Hardware

Description Language, il a été développé pour la description matérielle des
systèmes digitaux complexes. Le VHDL est devenu un outil puissant pour la
simulation et la synthèse des circuits digitaux complexes grâce à sa simplicité.

B. B.Caractéristiques

1. 1.Langage de simulation et de modélisation

   

Le VHDL dispose de plusieurs caractéristiques et instructions pour décrire le

comportement des circuits digitaux; allant d'une simple porte logique jusqu'aux
micro-processeurs et les circuits personnalisés. ses instructions permettent aux
aspects électriques, tels que le temps de montée, le temps de descente et le retard,
d'être décrits précisément.
Les modèles de simulation peuvent être directement utilisés, après validation, pour
la conception matérielle d'un système digital.

2. 2.Langage de conception
   

Les langages de programmation de haut niveau (évolués) permettent uniquement

et pour des conceptions complexes d'être exprimées par un programme (il s'agit

7
 Chapitre I: Introduction générale

alors de la simulation), cependant le VHDL permet à toute conception d'être

implémentée sur un circuit logique programmable tel que CPLD, FPGA,...
Outre, le VHDL permet un fonctionnement concurrent autorisant une exécution
parallèle qui est très utilisée dans les systèmes digitaux, cette caractéristique
n'existe nullement dans un langage évolué.
C. C.Bref historique

   

Le VHDL a été développé à la demande du Ministère de la Défense Américaine en

mars 1980. Cette demande repose sur le développement d'un langage standard
pour mettre fin à toute dépendance vis-à-vis des fournisseurs de matériels et de
logiciels.
En 1983, les sociétés IBM, Texas Instrument et intermetrics se sont investies dans
ce projet, la première version 7.2 du langage VHDL a été publiée en 1985.
En mars 1986, un groupe dit VASG (VHDL Analysis and Standardization Group)
émanant de l'institut IEEE (Institute of Electrical and Electronics Engineers) est
chargé de la standardisation du langage, en 10 décembre 1987, la première norme
standard a été mise sur le marché, il s'agit de la norme IEEE1076-1987 ; puis en
septembre 1993 une autre mise à jour a été publiée, il s'agit de la norme
IEEE1076-1993, plusieurs norme ont été développées après.

D. D.Différents niveaux d'utilisation du VHDL

   

Étapes de conception

   

   
ressource image
Le VHDL intervient dans plusieurs points lors d'une conception, le schéma suivant
illustre les étapes de conception.

1. 1.Spécification
   

Il s'agit de l'approche de conception haut-bat" Top-Down approach", qui permet

le travail en groupe de concepteur.
Le concepteur doit définir l'interface pour chaque component dans le système
global et de décrire ces besoins et ces spécifications pour qu'il puisse travailler en
   
synergie à travers une vérification haut niveau.
   

8
   
   

Chapitre II : les

II -

II
unités de    

   
conception
 
   
 

   

A.Introduction 9
   

   
   
 
   
 

   

A. A.Introduction

   

Les unités de conception sont des modules ou des segments constituant une
conception VHDL et qui peuvent être compilés séparément et stockés dans une
bibliothèque.
Toute conception VHDL doit contenir obligatoirement les deux unités:
• Entité
• Architecture
Et elle peut contenir optionnellement les trois unités:
• Package
• Package body
   
• Configuration
   

9
   
   

III - B.L'entité III

   
   

 
   

   
   
 

   
   
   

   

C'est la vue externe du circuit; elle définit les signaux d'entrée et de sortie ainsi
que leurs modes: entrée, sortie, bidirectionnel ou buffer. Elle est définie par le mot
clé entity
Un code VHDL doit contenir au moins une entité; sa déclaration contient:
• Le nom de l'entité.
• Les entrées et les sorties et leurs modes et leurs types
• Optionnellement, types spéciaux pour une liste de paramètres (generic list) pour
   
faire passer des informations additionnelles entre les entités
   

11
   
   

IV - C.L'architecture IV
   
   

 
   

   
   
 

   
   
   

   

C'est une partie décrivant le fonctionnement du circuit et elle est obligatoirement

liée à une entité, elle est définie par le mot clé architecture.
 
   
   
 

Fondamental  : Fondamental
Un code VHDL peut contenir plusieurs architectures liées à une seule entité mais
une architecture doit être liée à une seule entité.
   
   

 
   
   
 

Exemple : Comaprateur de deux mots

Ecrire de code VHDL d'un comparateur de deux mots de 8bits avec :
• S=1 si A=B; 0 si non

   

 
   
    

Comparateur8bits
   
   

 
   
   
 

Syntaxe : Solution
ENTITY comparateur IS
PORT( a, b : IN bit_vector(0 to 7);
s : OUT bit);
END comparateur;
ARCHITECTURE fonctionnement OF comparateur IS
BEGIN
S <= '1' when A = B ELSE '0';
END fonctionnement;
-- : pour insérer un commentaire
Entity, architecture: mots clés
Is, port, in, out, end, begin, when, else: mots réservés
Bit, bit_vector: type de données

13
 C.L'architecture

Expemple1 et fonctionnement: noms de l'entité et de l'architecture

   
   

 
   
   
 

Remarque
1. L'architecture peut avoir des déclarations comme elle ne peut pas les avoir
2. Plusieurs types de données existent: bit, bit_vetor, boolean, integer, real,...
3. Le VHDL ce n'est pas un langage CASE-SENSITIVE, il ne fait pas la distinction
entre majuscule et minuscule.
   
   
   
   

14