Module : Architectures Avancées MREEA1

Travaux Dirigés N°1

Exercice 1 :

1/

Architecture RISC Architecture CISC

instructions simples ne prenant instructions complexes prenant

qu’un seul cycle
instructions au format fixe
décodeur simple (câblé)
beaucoup de registres
seules les instructions LOAD et
STORE ont accès à la mémoire
peu de modes d’adressage
compilateur complexe
plusieurs cycles
instructions au format variable
décodeur complexe (microcode)
peu de registres
toutes les instructions sont
susceptibles d’accéder à la mémoire
beaucoup de modes d’adressage
compilateur simple

2/ Expliquer brièvement les instructions suivantes

SUB $1,$2,$3 : soustraire le contenu de registre 2 du registre 3 et mettre le résultat dans

le registre 1
ORI $1,$2,10 : appliquer la fonction OR entre le contenu de registre 2 et la valeur 10 et
mettre le résultat dans le registre 1
SRL $1,$2,10 : effectuer un décalage vers la gauche 10 fois sur le contenu de registre 2 et
mettre le résultat dans le registre 1
LH $1, 40($3) : chargement de la valeur de la mémoire vers le registre 1 dont adresse est
déterminée par la somme de contenu de registre 3 par 40

Exercice 2

Soit le contenu initial de chaque registre et la mémoire de données

Dr Dhafer MEZGHANI Page 1

Module : Architectures Avancées MREEA1

SW $t1, ($t0) ;

LW $t1, ($t2) ;

LH $t1, 4($t3);

SH $t2, ($t0) :

Exercice 3 :
Dr Dhafer MEZGHANI Page 2
Module : Architectures Avancées MREEA1

Donner le format d’instruction de chaque instruction de chaque instruction

d’exercice 1 sous forme d’ensemble de champs. Présenter les valeurs en
décimale dans chaque champ du format. Tout en se basant sur annexe
fourni.
add $5,$6,$8 :
000000 00110 01000 00101 00000 100000

Sub $11,$23,$2 ;
000000 10101 00010 01011 00000 100010

LW $6,300($4) ;
100011 00100 00110 0000 0001 0010 1100

beq $4,$9,300
000100 00100 01001 0000 0001 0010 1100

Dr Dhafer MEZGHANI Page 3